專利名稱：一種通用芯片的開(kāi)發(fā)驗(yàn)證裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種通用芯片的開(kāi)發(fā)驗(yàn)證裝置，尤其涉及一種通用、高速、彈性、可擴(kuò)展的集成電路芯片的開(kāi)發(fā)驗(yàn)證平臺(tái)，屬于芯片設(shè)計(jì)技術(shù)領(lǐng)域。
背景技術(shù)：
從事芯片設(shè)計(jì)研發(fā)通常的做法是先在現(xiàn)場(chǎng)可編程門(mén)陣列上完成初始目標(biāo)設(shè)計(jì)，通過(guò)充分驗(yàn)證，測(cè)試，修改，直到各種性能滿足設(shè)計(jì)要求后，再向?qū)Ｓ眉呻娐愤M(jìn)行轉(zhuǎn)化。生產(chǎn)專用集成電路費(fèi)用昂貴，因此必須在現(xiàn)場(chǎng)可編程門(mén)陣列階段就必須經(jīng)過(guò)充分的驗(yàn)證，消除一切可能的問(wèn)題后，才能進(jìn)入專用集成電路階段。因此，必需有一個(gè)穩(wěn)定可靠，強(qiáng)大的現(xiàn)場(chǎng)可編程門(mén)陣列開(kāi)發(fā)驗(yàn)證裝置來(lái)支持目標(biāo)設(shè)計(jì)，保證設(shè)計(jì)、驗(yàn)證、系統(tǒng)測(cè)試各階段的工作能順利進(jìn)行。設(shè)計(jì)各種知識(shí)產(chǎn)權(quán)核如此，設(shè)計(jì)片上系統(tǒng)級(jí)芯片也是如此。
傳統(tǒng)的開(kāi)發(fā)驗(yàn)證裝置結(jié)構(gòu)簡(jiǎn)單。基本結(jié)構(gòu)是可編程門(mén)陣列加上專用的外圍電路，通過(guò)簡(jiǎn)單的串口，并口與計(jì)算機(jī)相連。見(jiàn)圖1。(虛線框內(nèi)是開(kāi)發(fā)驗(yàn)證裝置)這種結(jié)構(gòu)比較簡(jiǎn)單。由于采用專用外圍電路，對(duì)某一領(lǐng)域應(yīng)用比較方便，但是通用性不強(qiáng)。同時(shí)，由于串行口、并行口速度比較慢，很多應(yīng)用會(huì)受到限制。
同時(shí)，在設(shè)計(jì)時(shí)用戶可能會(huì)有以下需求1、在設(shè)計(jì)的初期階段，用戶可能會(huì)需要在硬件描述語(yǔ)言代碼實(shí)現(xiàn)以前就對(duì)整個(gè)設(shè)計(jì)有一個(gè)原型機(jī)的快速實(shí)現(xiàn)，用于評(píng)估設(shè)計(jì)是否能滿足要求。這就需要開(kāi)發(fā)驗(yàn)證平臺(tái)除了具有大容量的現(xiàn)場(chǎng)可編程門(mén)陣列外，還需要有強(qiáng)大外部器件進(jìn)行輔助設(shè)計(jì)，控制和顯示。
2、硬件描述語(yǔ)言代碼設(shè)計(jì)完成后，還需要對(duì)設(shè)計(jì)進(jìn)行各種驗(yàn)證，這對(duì)測(cè)試激勵(lì)信號(hào)也提出了更多要求。
3、不同目標(biāo)芯片的設(shè)計(jì)規(guī)模肯定是不一樣，從節(jié)約研發(fā)成本角度出發(fā)，所用現(xiàn)場(chǎng)可編程門(mén)陣列的規(guī)模應(yīng)該是可以選擇的。
4、對(duì)于需要協(xié)同工作的知識(shí)產(chǎn)權(quán)核或片上系統(tǒng)芯片設(shè)計(jì)，由于外部工作條件的不確定性，需要提供大量的擴(kuò)展接口，這樣用戶才能夠根據(jù)自己的需要設(shè)計(jì)擴(kuò)展板，滿足各種需要。
5、開(kāi)發(fā)驗(yàn)證平臺(tái)本身作為嵌入式系統(tǒng)的能力總是有限的，資源也不夠豐富，要想獲得更多的資源，必須能連接計(jì)算機(jī)，從而能夠利用計(jì)算機(jī)的豐富資源，這樣對(duì)測(cè)試和驗(yàn)證都是十分有利的。同時(shí)，連接速度應(yīng)該足夠快，以滿足實(shí)時(shí)性要求。

發(fā)明內(nèi)容
本實(shí)用新型的目的是提出一種通用芯片的開(kāi)發(fā)驗(yàn)證裝置，為用戶在研發(fā)過(guò)程中提供更有力的幫助，加速設(shè)計(jì)的實(shí)現(xiàn)、評(píng)估和測(cè)試。擴(kuò)展射頻板可用作無(wú)線通訊芯片的開(kāi)發(fā)驗(yàn)證平臺(tái)。
本實(shí)用新型提出的通用芯片的開(kāi)發(fā)驗(yàn)證裝置，包括(1)現(xiàn)場(chǎng)可編程門(mén)陣列，用于運(yùn)行裝置使用者設(shè)計(jì)的目標(biāo)代碼；(2)中央處理器，用于建立上述現(xiàn)場(chǎng)可編程門(mén)陣列與控制本驗(yàn)證裝置和顯示本驗(yàn)證裝置產(chǎn)生數(shù)據(jù)的計(jì)算機(jī)之間的數(shù)據(jù)通道、產(chǎn)生使上述現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)目標(biāo)代碼動(dòng)作的激勵(lì)信號(hào)以及控制數(shù)字信號(hào)處理器進(jìn)行高速數(shù)字信號(hào)處理；(3)數(shù)字信號(hào)處理器，用于對(duì)來(lái)自上述現(xiàn)場(chǎng)可編程門(mén)陣列和中央處理器的數(shù)據(jù)進(jìn)行高速處理；(4)調(diào)試電路，用于產(chǎn)生對(duì)上述現(xiàn)場(chǎng)可編程門(mén)陣列進(jìn)行調(diào)試的調(diào)試信號(hào)，顯示上述現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)目標(biāo)代碼的動(dòng)作結(jié)果；(5)第一總線收發(fā)器，用于通過(guò)地址總線、控制線和數(shù)據(jù)總線控制上述現(xiàn)場(chǎng)可編程門(mén)陣列與中央處理器之間的雙向數(shù)據(jù)傳輸；(6)第二總線收發(fā)器，用于通過(guò)地址總線、控制線和數(shù)據(jù)總線控制上述現(xiàn)場(chǎng)可編程門(mén)陣列與數(shù)字信號(hào)處理器之間的雙向數(shù)據(jù)傳輸；(7)主機(jī)口總線轉(zhuǎn)換器，用于將上述中央處理器的數(shù)據(jù)和地址總線轉(zhuǎn)換成數(shù)字信號(hào)處理器的主機(jī)口總線，完成中央處理器與數(shù)字信號(hào)處理器之間的雙向數(shù)據(jù)傳輸。
本實(shí)用新型提出的通用芯片開(kāi)發(fā)驗(yàn)證裝置，具有以下優(yōu)點(diǎn)1、通用性。將高性能的現(xiàn)場(chǎng)可編程門(mén)陣列，中央處理器，數(shù)字信號(hào)處理器有機(jī)結(jié)合，三個(gè)部分之間可以實(shí)現(xiàn)高速的總線數(shù)據(jù)通訊。從而協(xié)同完成芯片設(shè)計(jì)，評(píng)估，測(cè)試任務(wù)。對(duì)于不同應(yīng)用領(lǐng)域的設(shè)計(jì)，采用外接擴(kuò)展設(shè)計(jì)的方法，而基礎(chǔ)平臺(tái)就一個(gè)，實(shí)現(xiàn)了設(shè)計(jì)通用性。
2、彈性。現(xiàn)場(chǎng)可編程門(mén)陣列門(mén)數(shù)規(guī)模大小可以選擇，用戶可根據(jù)自己設(shè)計(jì)的規(guī)模選擇相應(yīng)規(guī)模的現(xiàn)場(chǎng)可編程門(mén)陣列，容量從1.5M-11M門(mén)可選。
3、可擴(kuò)展性。本設(shè)計(jì)留有大量的擴(kuò)展口，方便用戶擴(kuò)展功能。這些擴(kuò)展接口也可以用作數(shù)據(jù)測(cè)試通道。
4、易于測(cè)試和觀察測(cè)試結(jié)果。本設(shè)計(jì)留有超過(guò)400個(gè)測(cè)試通道，方便用戶測(cè)試。本設(shè)計(jì)還提供了帶觸摸屏的彩色液晶屏，可以用來(lái)做用戶輸入和顯示結(jié)果。
5、實(shí)現(xiàn)目標(biāo)設(shè)計(jì)與計(jì)算機(jī)高速數(shù)據(jù)交換。由于以太網(wǎng)控制器建立了和計(jì)算機(jī)的高速數(shù)據(jù)通道，通過(guò)以太網(wǎng)，用戶的大量工作可以先在計(jì)算機(jī)上完成，快速實(shí)現(xiàn)原型設(shè)計(jì)。當(dāng)設(shè)計(jì)完成后，可以利用計(jì)算機(jī)產(chǎn)生測(cè)試激勵(lì)信號(hào)，方便設(shè)計(jì)工作的驗(yàn)證。
6、高速信號(hào)處理能力。適合高速數(shù)字信號(hào)處理。對(duì)于需要高速處理的任務(wù)，高速度的數(shù)字信號(hào)處理器提供了有力支持。
7、通過(guò)實(shí)現(xiàn)嵌入式操作系統(tǒng)，能更有效滿足用戶需求。


圖1是已有的芯片開(kāi)發(fā)驗(yàn)證裝置的結(jié)構(gòu)框圖。
圖2是本實(shí)用新型設(shè)計(jì)的通用芯片開(kāi)發(fā)驗(yàn)證裝置的結(jié)構(gòu)框圖。
圖3是本驗(yàn)證裝置中所用的現(xiàn)場(chǎng)可編程門(mén)陣列及附屬電路的電路框圖。
圖4是本驗(yàn)證裝置中所用的中央處理器及附屬電路的電路框圖。
圖5是本驗(yàn)證裝置所用的數(shù)字信號(hào)處理器及附屬電路的電路框圖。
圖6是本驗(yàn)證裝置中的調(diào)試電路的電路框圖。
圖7是本驗(yàn)證裝置中所用的第一總線收發(fā)器的電路框圖。
圖8是本驗(yàn)證裝置中所用的第二總線收發(fā)器的電路框圖。
圖9是本驗(yàn)證裝置中所用的主機(jī)口總線轉(zhuǎn)換器的電路框圖。
具體實(shí)施方式
本實(shí)用新型提出的通用芯片的開(kāi)發(fā)驗(yàn)證裝置，其結(jié)構(gòu)框圖如圖2所示，包括現(xiàn)場(chǎng)可編程門(mén)陣列，用于運(yùn)行裝置使用者設(shè)計(jì)的目標(biāo)代碼；中央處理器，用于建立上述現(xiàn)場(chǎng)可編程門(mén)陣列與控制本驗(yàn)證裝置和顯示本驗(yàn)證裝置產(chǎn)生數(shù)據(jù)的計(jì)算機(jī)之間的數(shù)據(jù)通道、產(chǎn)生使上述現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)目標(biāo)代碼動(dòng)作的激勵(lì)信號(hào)以及控制數(shù)字信號(hào)處理器進(jìn)行高速數(shù)字信號(hào)處理；數(shù)字信號(hào)處理器，用于對(duì)來(lái)自上述現(xiàn)場(chǎng)可編程門(mén)陣列和中央處理器的數(shù)據(jù)進(jìn)行高速處理；調(diào)試電路，用于產(chǎn)生對(duì)上述現(xiàn)場(chǎng)可編程門(mén)陣列進(jìn)行調(diào)試的調(diào)試信號(hào)，顯示上述現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)目標(biāo)代碼的動(dòng)作結(jié)果；第一總線收發(fā)器，用于通過(guò)地址總線、控制線和數(shù)據(jù)總線控制上述現(xiàn)場(chǎng)可編程門(mén)陣列與中央處理器之間的雙向數(shù)據(jù)傳輸；第二總線收發(fā)器，用于通過(guò)地址總線、控制線和數(shù)據(jù)總線控制上述現(xiàn)場(chǎng)可編程門(mén)陣列與數(shù)字信號(hào)處理器之間的雙向數(shù)據(jù)傳輸；主機(jī)口總線轉(zhuǎn)換器，用于將上述中央處理器的數(shù)據(jù)和地址總線轉(zhuǎn)換成數(shù)字信號(hào)處理器的主機(jī)口總線，完成中央處理器與數(shù)字信號(hào)處理器之間的雙向數(shù)據(jù)傳輸。
上述開(kāi)發(fā)驗(yàn)證裝置中的現(xiàn)場(chǎng)可編程門(mén)陣列，其電路框圖如圖3所示，包括(1)多個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列，用于運(yùn)行裝置使用者設(shè)計(jì)的目標(biāo)代碼，多個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列之間通過(guò)互連線連接；(2)配置存儲(chǔ)器，用于存儲(chǔ)裝置使用者設(shè)計(jì)的目標(biāo)代碼，配置存儲(chǔ)器與現(xiàn)場(chǎng)可編程門(mén)陣列相連；(3)擴(kuò)展接口，用于裝置使用者根據(jù)實(shí)際使用需要擴(kuò)展功能，擴(kuò)展接口與現(xiàn)場(chǎng)可編程門(mén)陣列相連；(4)時(shí)鐘，用于產(chǎn)生目標(biāo)代碼運(yùn)行所需的時(shí)鐘信號(hào)，時(shí)鐘與現(xiàn)場(chǎng)可編程門(mén)陣列相連；(5)測(cè)試通道，用于測(cè)試目標(biāo)代碼的運(yùn)行結(jié)果，測(cè)試通道與現(xiàn)場(chǎng)可編程門(mén)陣列相連。
上述開(kāi)發(fā)驗(yàn)證裝置中的中央處理器，其電路框圖如圖4所示，包括(1)中央處理器，用于運(yùn)行裝置使用者的控制處理程序，控制以太網(wǎng)與計(jì)算機(jī)之間的數(shù)據(jù)通信，控制第一總線收發(fā)器與現(xiàn)場(chǎng)可編程門(mén)陣列之間的數(shù)據(jù)通信，控制主機(jī)口總線轉(zhuǎn)換器與數(shù)字信號(hào)處理器之間的數(shù)據(jù)通信，并對(duì)數(shù)據(jù)進(jìn)行處理，控制真彩色液晶屏顯示控制處理結(jié)果、顯示裝置使用者界面，控制觸摸屏接收裝置使用者的輸入，控制串口與計(jì)算機(jī)通訊，中央處理器分別與非易失存儲(chǔ)器、同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器、真彩色液晶屏、觸摸屏、以太網(wǎng)控制器，串口、現(xiàn)場(chǎng)可編程門(mén)陣列、第一總線收發(fā)器、主機(jī)口總線轉(zhuǎn)換器相連；(2)非易失存儲(chǔ)器，用于存儲(chǔ)上述裝置使用者控制處理程序，非易失存儲(chǔ)器與中央處理器相連；(3)同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器，用于臨時(shí)存放上述控制處理程序和上述控制處理程序運(yùn)行中產(chǎn)生的數(shù)據(jù)，同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器與中央處理器相連；(4)真彩色液晶屏，用于顯示上述控制處理程序的結(jié)果和裝置使用者控制圖形界面，真彩色液晶屏與中央處理器相連；(5)觸摸屏，用于裝置使用者輸入各種程序運(yùn)行所需信息，觸摸屏與中央處理器相連；(6)以太網(wǎng)控制器，用于建立中央處理器與計(jì)算機(jī)之間的高速數(shù)據(jù)連接，以太網(wǎng)控制器與中央處理器、計(jì)算機(jī)相連；(7)串口，用于實(shí)現(xiàn)中央處理器與計(jì)算機(jī)的通訊連接，串口與中央處理器、計(jì)算機(jī)相連。
上述開(kāi)發(fā)驗(yàn)證裝置中的數(shù)字信號(hào)處理器，其電路框圖如圖5所示，包括(1)數(shù)字信號(hào)處理器，用于對(duì)來(lái)自上述現(xiàn)場(chǎng)可編程門(mén)陣列和中央處理器的數(shù)據(jù)進(jìn)行高速處理，數(shù)字信號(hào)處理器與非易失存儲(chǔ)器、同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器、并行-串行數(shù)據(jù)轉(zhuǎn)換控制器、現(xiàn)場(chǎng)可編程門(mén)陣列、總線轉(zhuǎn)換接口相連；(2)非易失存儲(chǔ)器，用于存儲(chǔ)裝置使用者編寫(xiě)的高速數(shù)據(jù)處理程序，非易失存儲(chǔ)器與數(shù)字信號(hào)處理器相連；(3)同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器，用于臨時(shí)存儲(chǔ)上述高速數(shù)據(jù)處理程序和處理的數(shù)據(jù)，同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器與數(shù)字信號(hào)處理器相連；(4)并行-串行數(shù)據(jù)轉(zhuǎn)換控制器，用于完成數(shù)字信號(hào)處理器和用于控制本開(kāi)發(fā)驗(yàn)證裝置和顯示本裝置所產(chǎn)生數(shù)據(jù)的計(jì)算機(jī)之間的通訊，并行-串行數(shù)據(jù)轉(zhuǎn)換控制器與數(shù)字信號(hào)處理器、計(jì)算機(jī)相連。
上述開(kāi)發(fā)驗(yàn)證裝置中的調(diào)試電路，其電路框圖如圖6所示，包括(1)復(fù)雜可編程邏輯器件，用于裝置使用者對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列的輸入和輸出的控制，復(fù)雜可編程邏輯器件與按鍵、指示燈、數(shù)碼管、現(xiàn)場(chǎng)可編程門(mén)陣列相連；(2)按鍵，用于裝置使用者對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列的輸入，按鍵與復(fù)雜可編程邏輯器件相連；(3)指示燈，用于指示現(xiàn)場(chǎng)可編程門(mén)陣列的輸出，指示燈與復(fù)雜可編程邏輯器件相連；(4)數(shù)碼管，用于指示現(xiàn)場(chǎng)可編程門(mén)陣列的輸出，數(shù)碼管與復(fù)雜可編程邏輯器件相連。
上述開(kāi)發(fā)驗(yàn)證裝置中的第一總線收發(fā)器，其電路框圖如圖7所示，包括
(1)復(fù)雜可編程邏輯器件，用于控制中央處理器與現(xiàn)場(chǎng)可編程門(mén)陣列之間的數(shù)據(jù)總線、地址總線和控制線的輸入輸出方向，復(fù)雜可編程邏輯器件與中央處理器、現(xiàn)場(chǎng)可編程門(mén)陣列、總線收發(fā)驅(qū)動(dòng)器相連；(2)總線收發(fā)驅(qū)動(dòng)器，用于完成上述數(shù)據(jù)總線、地址總線和控制線的信號(hào)驅(qū)動(dòng)，總線收發(fā)驅(qū)動(dòng)器分別與復(fù)雜可編程邏輯器件、中央處理器、現(xiàn)場(chǎng)可編程門(mén)陣列相連。
上述開(kāi)發(fā)驗(yàn)證裝置中的的第二總線收發(fā)器，其電路框圖如圖8所示，包括(1)復(fù)雜可編程邏輯器件，用于控制數(shù)字信號(hào)處理器與現(xiàn)場(chǎng)可編程門(mén)陣列之間的數(shù)據(jù)總線、地址總線和控制線的輸入輸出方向，復(fù)雜可編程邏輯器件分別與數(shù)字信號(hào)處理器、現(xiàn)場(chǎng)可編程門(mén)陣列和總線收發(fā)驅(qū)動(dòng)器相連；(2)總線收發(fā)驅(qū)動(dòng)器，用于完成上述數(shù)據(jù)總線、地址總線和控制線的信號(hào)驅(qū)動(dòng)，總線收發(fā)驅(qū)動(dòng)器與復(fù)雜可編程邏輯器件、數(shù)字信號(hào)處理器、現(xiàn)場(chǎng)可編程門(mén)陣列相連。
上述開(kāi)發(fā)驗(yàn)證裝置中的主機(jī)口總線轉(zhuǎn)換器，其電路框圖如圖9所示，包括(1)復(fù)雜可編程邏輯器件，用于完成中央處理器的數(shù)據(jù)總線、地址總線和控制線與數(shù)字信號(hào)處理器之間的主機(jī)口總線轉(zhuǎn)換，復(fù)雜可編程邏輯器件分別與中央處理器、數(shù)字信號(hào)處理器和總線收發(fā)驅(qū)動(dòng)器相連，。
(2)總線收發(fā)驅(qū)動(dòng)器，用于完成中央處理器的數(shù)據(jù)總線，地址總線，控制線到數(shù)字信號(hào)處理器主機(jī)口總線的信號(hào)驅(qū)動(dòng)，總線收發(fā)驅(qū)動(dòng)器分別與復(fù)雜可編程邏輯器件、數(shù)字信號(hào)處理器和中央處理器相連。
以下介紹本實(shí)用新型的一個(gè)實(shí)施例本驗(yàn)證裝置中的現(xiàn)場(chǎng)可編程門(mén)陣列為中心的目標(biāo)設(shè)計(jì)模塊，其結(jié)構(gòu)框圖如圖3所示，現(xiàn)場(chǎng)可編程門(mén)陣列及附屬電路部分包括XILINX公司VirtexII系列的第一現(xiàn)場(chǎng)可編程門(mén)陣列和第二現(xiàn)場(chǎng)可編程門(mén)陣列，第一現(xiàn)場(chǎng)可編程門(mén)陣列可選容量300萬(wàn)門(mén)-800萬(wàn)門(mén)，第二現(xiàn)場(chǎng)可編程門(mén)陣列可選容量150萬(wàn)-300萬(wàn)門(mén)。用于實(shí)現(xiàn)用戶的設(shè)計(jì)。用戶可以根據(jù)自己設(shè)計(jì)的規(guī)模選擇一個(gè)或兩個(gè)以及相應(yīng)規(guī)模的現(xiàn)場(chǎng)可編程門(mén)陣列，有利節(jié)約開(kāi)發(fā)成本。兩個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列通過(guò)216根互連線連接，以實(shí)現(xiàn)現(xiàn)場(chǎng)可編程門(mén)陣列之間的數(shù)據(jù)交換。其中175根連接到設(shè)備主擴(kuò)展接口。
同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(64MB)，使用兩片K9F1208；同步靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(9Mb)，使用CY7C1354B。在用戶設(shè)計(jì)需要大量的外部存儲(chǔ)器時(shí)，或測(cè)試存儲(chǔ)控制器時(shí)使用。
兩片配置存儲(chǔ)器(32M×2)，采用型號(hào)XCF32P。用于配置現(xiàn)場(chǎng)可編程門(mén)陣列。
四個(gè)全局時(shí)鐘輸入。用于提供現(xiàn)場(chǎng)可編程門(mén)陣列工作所需時(shí)鐘。
主擴(kuò)展接口，從擴(kuò)展接口。用于使用者根據(jù)需要擴(kuò)展自己的電路接口，完成和外部的數(shù)據(jù)交換。
測(cè)試通道。用于測(cè)量，觀察測(cè)試數(shù)據(jù)輸出?，F(xiàn)場(chǎng)可編程門(mén)陣列有專用的226個(gè)專用數(shù)據(jù)測(cè)試通道可以連接邏輯分析儀或進(jìn)行外部擴(kuò)展。
本驗(yàn)證裝置中的中央處理器為中心的控制處理模塊，其結(jié)構(gòu)框圖如圖4所示，中央處理器及附屬電路包括
中央處理器使用S3C2410-ARM9處理器，擴(kuò)展兩片同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器K4S561632C(共64MB)，一片非易失存儲(chǔ)器K9F1208(64MB)，構(gòu)成中央處理器部分最小系統(tǒng)，控制程序在這里運(yùn)行?；谥醒胩幚砥鞑糠重S富的資源，可以運(yùn)行嵌入式操作系統(tǒng)，通過(guò)總線連接到現(xiàn)場(chǎng)可編程門(mén)陣列，可以實(shí)現(xiàn)實(shí)時(shí)的軟件和系統(tǒng)仿真，通過(guò)發(fā)送測(cè)試數(shù)據(jù)到現(xiàn)場(chǎng)可編程門(mén)陣列形成，接收現(xiàn)場(chǎng)可編程門(mén)陣列輸出數(shù)據(jù)，中央處理器可以當(dāng)作外部的仿真和評(píng)估平臺(tái)來(lái)使用，對(duì)于加速設(shè)計(jì)過(guò)程和測(cè)試用戶設(shè)計(jì)，發(fā)揮了重要作用。
以太網(wǎng)控制器使用DM9000。通過(guò)以太網(wǎng)控制器完成系統(tǒng)到計(jì)算機(jī)的高速數(shù)據(jù)傳輸。
帶觸摸屏的彩色液晶屏，通過(guò)總線接到中央處理器。用于用戶的輸入和結(jié)果顯示。使用型號(hào)的是LQ035Q7DH01。
三個(gè)串口。通過(guò)串口完成和計(jì)算機(jī)通訊。使用的串口驅(qū)動(dòng)芯片是MAX3232。
如果本系統(tǒng)的仿真和評(píng)估能力還不夠，用戶可以通過(guò)100M的以太網(wǎng)連接到計(jì)算機(jī)，利用計(jì)算機(jī)的高速計(jì)算能力滿足設(shè)計(jì)，測(cè)試需求。而且，由于計(jì)算機(jī)通常是軟件開(kāi)發(fā)人員最熟悉的開(kāi)發(fā)平臺(tái)，可以減少人員培訓(xùn)時(shí)間，加速設(shè)計(jì)過(guò)程。
本驗(yàn)證裝置中的數(shù)字信號(hào)處理器為中心的數(shù)據(jù)處理模塊，其結(jié)構(gòu)框圖如圖5所示，數(shù)字信號(hào)處理器及附屬電路包括德州儀器(TI)公司的TMS320DSM642處理器，擴(kuò)展兩片同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器48LC4M32B2(共32MB)，一片非易失存儲(chǔ)器SST39VF040(512KB)構(gòu)成數(shù)字信號(hào)處理器部分最小系統(tǒng)，數(shù)據(jù)處理程序在這里運(yùn)行。利用數(shù)字信號(hào)處理器的高速處理能力和特有的數(shù)字信號(hào)處理的特點(diǎn)，可以對(duì)時(shí)間要求非?？量痰娜蝿?wù)提供有力支持。在設(shè)計(jì)初期，一些算法部分的設(shè)計(jì)可以先在數(shù)字信號(hào)處理器，中央處理器上進(jìn)行驗(yàn)證，這樣可以快速搭建設(shè)計(jì)原型，待各種算法，準(zhǔn)備工作完成后，再將設(shè)計(jì)過(guò)渡到現(xiàn)場(chǎng)可編程門(mén)陣列做硬件實(shí)現(xiàn)，從而加快設(shè)計(jì)進(jìn)程。
并行-串行數(shù)據(jù)轉(zhuǎn)換控制器使用TL16C752B。此芯片通過(guò)并行總線連接數(shù)字信號(hào)處理器，轉(zhuǎn)換成串行數(shù)據(jù)后與計(jì)算機(jī)通訊。
本驗(yàn)證裝置中的調(diào)試電路，其結(jié)構(gòu)框圖如圖6所示，為了方便目標(biāo)設(shè)計(jì)的測(cè)試，系統(tǒng)設(shè)計(jì)了以XILINX公司的復(fù)雜可編程邏輯器件XC95144XL為中心的調(diào)試模塊。按鍵，指示燈，數(shù)碼管都連接到這個(gè)復(fù)雜可編程邏輯器件上。此復(fù)雜可編程邏輯器件與第二現(xiàn)場(chǎng)可編程門(mén)陣列通過(guò)21根輸入輸出線連接。只需對(duì)復(fù)雜可編程邏輯器件做很少的邏輯編程，用戶就可以通過(guò)這些按鍵和指示燈，對(duì)目標(biāo)設(shè)計(jì)施加激勵(lì)，并且觀察目標(biāo)設(shè)計(jì)的運(yùn)行狀態(tài)。
本驗(yàn)證裝置中的第一總線收發(fā)器，其結(jié)構(gòu)框圖如圖7所示，第一總線收發(fā)器由復(fù)雜可編程邏輯器件和總線收發(fā)驅(qū)動(dòng)器組成，用于完成現(xiàn)場(chǎng)可編程門(mén)陣列到中央處理器的總線連接。復(fù)雜可編程邏輯器件使用ALTERA公司生產(chǎn)的EPM7032AETC44，總線收發(fā)驅(qū)動(dòng)器使用74LVT16245。復(fù)雜可編程邏輯器件控制總線收發(fā)驅(qū)動(dòng)器數(shù)據(jù)傳送方向，總線收發(fā)驅(qū)動(dòng)器完成信號(hào)驅(qū)動(dòng)。
本驗(yàn)證裝置中的第二總線收發(fā)器的結(jié)構(gòu)框圖如圖8所示，第二總線收發(fā)器由復(fù)雜可編程邏輯器件和總線收發(fā)驅(qū)動(dòng)器組成，用于完成現(xiàn)場(chǎng)可編程門(mén)陣列到數(shù)字信號(hào)處理器的總線連接。復(fù)雜可編程邏輯器件使用ALTERA公司生產(chǎn)的EPM7032AETC44，總線收發(fā)驅(qū)動(dòng)器使用74LVT16245。復(fù)雜可編程邏輯器件控制總線收發(fā)驅(qū)動(dòng)器數(shù)據(jù)傳送方向，總線收發(fā)驅(qū)動(dòng)器完成信號(hào)驅(qū)動(dòng)。
本驗(yàn)證裝置中的主機(jī)口總線轉(zhuǎn)換器，其結(jié)構(gòu)框圖如圖9所示，主機(jī)口總線轉(zhuǎn)換器由復(fù)雜可編程邏輯器件和總線收發(fā)驅(qū)動(dòng)器組成，用于完成中央處理器到數(shù)字信號(hào)處理器的總線連接。復(fù)雜可編程邏輯器件使用ALTERA公司生產(chǎn)的EPM7032AETC44，總線收發(fā)驅(qū)動(dòng)器使用74LVT16245。復(fù)雜可編程邏輯器件完成中央處理器的數(shù)據(jù)總線，地址總線到數(shù)字信號(hào)處理器的主機(jī)口總線的接口邏輯轉(zhuǎn)換，總線收發(fā)驅(qū)動(dòng)器完成信號(hào)驅(qū)動(dòng)。
由于用戶的目標(biāo)設(shè)計(jì)是多種多樣的，開(kāi)發(fā)驗(yàn)證的方法和使用的資源也不同，可能使用本開(kāi)發(fā)驗(yàn)證裝置的一個(gè)或幾個(gè)部分，所以這里無(wú)法完成所有的工作工程舉例。本例僅以本公司開(kāi)發(fā)無(wú)線收發(fā)機(jī)的知識(shí)產(chǎn)權(quán)核過(guò)程為例，說(shuō)明本開(kāi)發(fā)裝置的使用。
工作環(huán)境的建立為了完成數(shù)據(jù)的無(wú)線發(fā)射接收，設(shè)計(jì)了數(shù)/模，模/數(shù)轉(zhuǎn)換，射頻發(fā)射/接收板，安裝在現(xiàn)場(chǎng)可編程門(mén)陣列的擴(kuò)展接口上。
在計(jì)算機(jī)端運(yùn)行設(shè)計(jì)好的數(shù)據(jù)收發(fā)顯示、控制程序。在中央處理器上運(yùn)行控制程序，在數(shù)字信號(hào)處理器上運(yùn)行高速數(shù)字信號(hào)處理程序，在現(xiàn)場(chǎng)可編程門(mén)陣列實(shí)現(xiàn)無(wú)線收發(fā)機(jī)的目標(biāo)代碼-即知識(shí)產(chǎn)權(quán)核。
數(shù)據(jù)發(fā)送過(guò)程1、計(jì)算機(jī)將要發(fā)送的數(shù)據(jù)通過(guò)以太網(wǎng)發(fā)送到中央處理器。
2、中央處理器收到數(shù)據(jù)后，對(duì)于需要做高速數(shù)據(jù)處理的數(shù)據(jù)，中央處理器控制處理程序通過(guò)主機(jī)口總線轉(zhuǎn)換器將數(shù)據(jù)送到數(shù)字信號(hào)處理器，數(shù)字信號(hào)處理器收到數(shù)據(jù)后，完成對(duì)數(shù)據(jù)的高速數(shù)據(jù)處理，然后通過(guò)第二總線收發(fā)器將處理過(guò)的數(shù)據(jù)發(fā)送到現(xiàn)場(chǎng)可編程門(mén)陣列。對(duì)于速度比較低的數(shù)據(jù)或控制信號(hào)，中央處理器控制處理程序?qū)⒔邮盏降臄?shù)據(jù)通過(guò)第二總線收發(fā)器將數(shù)據(jù)發(fā)送到現(xiàn)場(chǎng)可編程門(mén)陣列。
3、現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)的目標(biāo)代碼將收到的數(shù)據(jù)作相應(yīng)處理，然后控制數(shù)/模，模/數(shù)轉(zhuǎn)換，射頻發(fā)射/接收板，將數(shù)據(jù)發(fā)射出去。
數(shù)據(jù)接收過(guò)程1、現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)的目標(biāo)代碼通過(guò)控制數(shù)/模，模/數(shù)轉(zhuǎn)換，射頻發(fā)射/接收板接收數(shù)據(jù)，現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)的目標(biāo)代碼收到數(shù)據(jù)后，作相應(yīng)的數(shù)據(jù)處理。對(duì)于需要做高速數(shù)據(jù)處理的數(shù)據(jù)，現(xiàn)場(chǎng)可編程門(mén)陣列通過(guò)第二總線收發(fā)器將數(shù)據(jù)發(fā)送到數(shù)字信號(hào)處理器，由數(shù)字信號(hào)處理器完成高速數(shù)據(jù)處理，然后，數(shù)字信號(hào)處理器將處理完成的數(shù)據(jù)通過(guò)主機(jī)口總線轉(zhuǎn)換器發(fā)送到中央處理器。對(duì)于速度比較低的數(shù)據(jù)或控制信號(hào)，現(xiàn)場(chǎng)可編程門(mén)陣列通過(guò)第一總線收發(fā)器將數(shù)據(jù)發(fā)送到中央處理器。
2、中央處理器收到中斷后，將數(shù)據(jù)通過(guò)以太網(wǎng)傳送到計(jì)算機(jī)。
3、計(jì)算機(jī)收到數(shù)據(jù)后，經(jīng)過(guò)處理將數(shù)據(jù)顯示出來(lái)。
本開(kāi)發(fā)驗(yàn)證裝置對(duì)開(kāi)發(fā)階段的支持用戶的最終設(shè)計(jì)目標(biāo)是現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)的目標(biāo)代碼，這段代碼是數(shù)據(jù)流中的一個(gè)環(huán)節(jié)，這個(gè)環(huán)節(jié)可能相對(duì)比較簡(jiǎn)單，也可以很復(fù)雜。
簡(jiǎn)單設(shè)計(jì)無(wú)須多言。對(duì)于復(fù)雜的設(shè)計(jì)，用戶可以將設(shè)計(jì)任務(wù)分解成幾個(gè)部分。一部分處理工作先放在中央處理器、數(shù)字信號(hào)處理器和計(jì)算機(jī)部分用軟件的方式完成，只在現(xiàn)場(chǎng)可編程門(mén)陣列中實(shí)現(xiàn)相對(duì)簡(jiǎn)單部分，當(dāng)這部分相對(duì)簡(jiǎn)單的設(shè)計(jì)穩(wěn)定后，再逐漸將原先由軟件完成的工作轉(zhuǎn)移到現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)完成，這樣就避免了系統(tǒng)內(nèi)各個(gè)部分相互干擾，難以調(diào)試的缺點(diǎn)，可以加快設(shè)計(jì)進(jìn)度。
本開(kāi)發(fā)驗(yàn)證裝置對(duì)驗(yàn)證階段的支持目標(biāo)設(shè)計(jì)的驗(yàn)證需要施加大量的測(cè)試激勵(lì)信號(hào)，在傳統(tǒng)的開(kāi)發(fā)驗(yàn)證結(jié)構(gòu)中，通常需要用硬件描述語(yǔ)言在現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)實(shí)現(xiàn)產(chǎn)生測(cè)試激勵(lì)信號(hào)。在本開(kāi)發(fā)驗(yàn)證裝置中，也可以采用這種方法。同時(shí)，還提供了另一種選擇，就是用計(jì)算機(jī)產(chǎn)生測(cè)試激勵(lì)信號(hào)，通過(guò)以太網(wǎng)傳送給中央處理器，然后由中央處理對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列施加測(cè)試激勵(lì)信號(hào)。這種方式比傳統(tǒng)的施加激勵(lì)的方式要靈活，用戶可以在不改變目標(biāo)設(shè)計(jì)的情況下隨時(shí)更改測(cè)試激勵(lì)信號(hào)，從而快速完成驗(yàn)證過(guò)程。
使用調(diào)試電路能在一定程度上幫助裝置使用者進(jìn)行驗(yàn)證，裝置使用者需要配置調(diào)試電路的復(fù)雜可編程邏輯器件，完成按鍵，指示燈，數(shù)碼管的控制邏輯，通過(guò)按鍵給現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)的目標(biāo)設(shè)計(jì)施加輸入，目標(biāo)設(shè)計(jì)的輸出可以通過(guò)指示燈，數(shù)碼管顯示出來(lái)。
更多的信號(hào)通過(guò)測(cè)試通道進(jìn)行觀察。通過(guò)連接測(cè)量?jī)x器到測(cè)試通道，裝置使用者能夠觀察到目標(biāo)設(shè)計(jì)的信號(hào)，狀態(tài)，從而分析設(shè)計(jì)缺陷，進(jìn)行修改。
權(quán)利要求1.一種通用芯片的開(kāi)發(fā)驗(yàn)證裝置，其特征在于該裝置包括(1)現(xiàn)場(chǎng)可編程門(mén)陣列，用于運(yùn)行裝置使用者設(shè)計(jì)的目標(biāo)代碼；(2)中央處理器，用于建立上述現(xiàn)場(chǎng)可編程門(mén)陣列與控制本驗(yàn)證裝置和顯示本驗(yàn)證裝置產(chǎn)生數(shù)據(jù)的計(jì)算機(jī)之間的數(shù)據(jù)通道、產(chǎn)生使上述現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)目標(biāo)代碼動(dòng)作的激勵(lì)信號(hào)以及控制數(shù)字信號(hào)處理器進(jìn)行高速數(shù)字信號(hào)處理；(3)數(shù)字信號(hào)處理器，用于對(duì)來(lái)自上述現(xiàn)場(chǎng)可編程門(mén)陣列和中央處理器的數(shù)據(jù)進(jìn)行高速處理；(4)調(diào)試電路，用于產(chǎn)生對(duì)上述現(xiàn)場(chǎng)可編程門(mén)陣列進(jìn)行調(diào)試的調(diào)試信號(hào)，顯示上述現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)目標(biāo)代碼的動(dòng)作結(jié)果；(5)第一總線收發(fā)器，用于通過(guò)地址總線、控制線和數(shù)據(jù)總線控制上述現(xiàn)場(chǎng)可編程門(mén)陣列與中央處理器之間的雙向數(shù)據(jù)傳輸；(6)第二總線收發(fā)器，用于通過(guò)地址總線、控制線和數(shù)據(jù)總線控制上述現(xiàn)場(chǎng)可編程門(mén)陣列與數(shù)字信號(hào)處理器之間的雙向數(shù)據(jù)傳輸；(7)主機(jī)口總線轉(zhuǎn)換器，用于將上述中央處理器的數(shù)據(jù)和地址總線轉(zhuǎn)換成數(shù)字信號(hào)處理器的主機(jī)口總線，完成中央處理器與數(shù)字信號(hào)處理器之間的雙向數(shù)據(jù)傳輸。
2.如權(quán)利要求1所述的開(kāi)發(fā)驗(yàn)證裝置，其特征在于其中所述的現(xiàn)場(chǎng)可編程門(mén)陣列包括(1)多個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列，用于運(yùn)行裝置使用者設(shè)計(jì)的目標(biāo)代碼，多個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列之間通過(guò)互連線連接；(2)配置存儲(chǔ)器，用于存儲(chǔ)裝置使用者設(shè)計(jì)的目標(biāo)代碼，配置存儲(chǔ)器與現(xiàn)場(chǎng)可編程門(mén)陣列相連；(3)擴(kuò)展接口，用于裝置使用者根據(jù)實(shí)際使用需要擴(kuò)展功能，擴(kuò)展接口與現(xiàn)場(chǎng)可編程門(mén)陣列相連；(4)時(shí)鐘，用于產(chǎn)生目標(biāo)代碼運(yùn)行所需的時(shí)鐘信號(hào)，時(shí)鐘與現(xiàn)場(chǎng)可編程門(mén)陣列相連；(5)測(cè)試通道，用于測(cè)試目標(biāo)代碼的運(yùn)行結(jié)果，測(cè)試通道與現(xiàn)場(chǎng)可編程門(mén)陣列相連。
3.如權(quán)利要求1所述的開(kāi)發(fā)驗(yàn)證裝置，其特征在于其中所述的中央處理器包括(1)中央處理器，用于運(yùn)行裝置使用者的控制處理程序，控制以太網(wǎng)與計(jì)算機(jī)之間的數(shù)據(jù)通信，控制第一總線收發(fā)器與現(xiàn)場(chǎng)可編程門(mén)陣列之間的數(shù)據(jù)通信，控制主機(jī)口總線轉(zhuǎn)換器與數(shù)字信號(hào)處理器之間的數(shù)據(jù)通信，并對(duì)數(shù)據(jù)進(jìn)行處理，控制真彩色液晶屏顯示控制處理結(jié)果、顯示裝置使用者界面，控制觸摸屏接收裝置使用者的輸入，控制串口與計(jì)算機(jī)通訊，中央處理器分別與非易失存儲(chǔ)器、同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器、真彩色液晶屏、觸摸屏、以太網(wǎng)控制器，串口、現(xiàn)場(chǎng)可編程門(mén)陣列、第一總線收發(fā)器、主機(jī)口總線轉(zhuǎn)換器相連；(2)非易失存儲(chǔ)器，用于存儲(chǔ)上述裝置使用者控制處理程序，非易失存儲(chǔ)器與中央處理器相連；(3)同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器，用于臨時(shí)存放上述控制處理程序和上述控制處理程序運(yùn)行中產(chǎn)生的數(shù)據(jù)，同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器與中央處理器相連；(4)真彩色液晶屏，用于顯示上述控制處理程序的結(jié)果和裝置使用者控制圖形界面，真彩色液晶屏與中央處理器相連；(5)觸摸屏，用于裝置使用者輸入各種程序運(yùn)行所需信息，觸摸屏與中央處理器相連；(6)以太網(wǎng)控制器，用于建立中央處理器與計(jì)算機(jī)之間的高速數(shù)據(jù)連接，以太網(wǎng)控制器與中央處理器、計(jì)算機(jī)相連；(7)串口，用于實(shí)現(xiàn)中央處理器與計(jì)算機(jī)的通訊連接，串口與中央處理器、計(jì)算機(jī)相連。
4.如權(quán)利要求1所述的開(kāi)發(fā)驗(yàn)證裝置，其特征在于其中所述的數(shù)字信號(hào)處理器包括(1)數(shù)字信號(hào)處理器，用于對(duì)來(lái)自上述現(xiàn)場(chǎng)可編程門(mén)陣列和中央處理器的數(shù)據(jù)進(jìn)行高速處理，數(shù)字信號(hào)處理器與非易失存儲(chǔ)器、同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器、并行-串行數(shù)據(jù)轉(zhuǎn)換控制器、現(xiàn)場(chǎng)可編程門(mén)陣列、總線轉(zhuǎn)換接口相連；(2)非易失存儲(chǔ)器，用于存儲(chǔ)裝置使用者編寫(xiě)的高速數(shù)據(jù)處理程序，非易失存儲(chǔ)器與數(shù)字信號(hào)處理器相連；(3)同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器，用于臨時(shí)存儲(chǔ)上述高速數(shù)據(jù)處理程序和處理的數(shù)據(jù)，同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器與數(shù)字信號(hào)處理器相連；(4)并行-串行數(shù)據(jù)轉(zhuǎn)換控制器，用于完成數(shù)字信號(hào)處理器和用于控制本開(kāi)發(fā)驗(yàn)證裝置和顯示本裝置所產(chǎn)生數(shù)據(jù)的計(jì)算機(jī)之間的通訊，并行-串行數(shù)據(jù)轉(zhuǎn)換控制器與數(shù)字信號(hào)處理器、計(jì)算機(jī)相連。
5.如權(quán)利要求1所述的開(kāi)發(fā)驗(yàn)證裝置，其特征在于其中所述的調(diào)試電路包括(1)復(fù)雜可編程邏輯器件，用于裝置使用者對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列的輸入和輸出的控制，復(fù)雜可編程邏輯器件與按鍵、指示燈、數(shù)碼管、現(xiàn)場(chǎng)可編程門(mén)陣列相連；(2)按鍵，用于裝置使用者對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列的輸入，按鍵與復(fù)雜可編程邏輯器件相連；(3)指示燈，用于指示現(xiàn)場(chǎng)可編程門(mén)陣列的輸出，指示燈與復(fù)雜可編程邏輯器件相連；(4)數(shù)碼管，用于指示現(xiàn)場(chǎng)可編程門(mén)陣列的輸出，數(shù)碼管與復(fù)雜可編程邏輯器件相連。
6.如權(quán)利要求1所述的開(kāi)發(fā)驗(yàn)證裝置，其特征在于其中所述的第一總線收發(fā)器包括(1)復(fù)雜可編程邏輯器件，用于控制中央處理器與現(xiàn)場(chǎng)可編程門(mén)陣列之間的數(shù)據(jù)總線、地址總線和控制線的輸入輸出方向，復(fù)雜可編程邏輯器件與中央處理器、現(xiàn)場(chǎng)可編程門(mén)陣列、總線收發(fā)驅(qū)動(dòng)器相連；(2)總線收發(fā)驅(qū)動(dòng)器，用于完成上述數(shù)據(jù)總線、地址總線和控制線的信號(hào)驅(qū)動(dòng)，總線收發(fā)驅(qū)動(dòng)器分別與復(fù)雜可編程邏輯器件、中央處理器、現(xiàn)場(chǎng)可編程門(mén)陣列相連。
7.如權(quán)利要求1所述的開(kāi)發(fā)驗(yàn)證裝置，其特征在于其中所述的第二總線收發(fā)器包括(1)復(fù)雜可編程邏輯器件，用于控制數(shù)字信號(hào)處理器與現(xiàn)場(chǎng)可編程門(mén)陣列之間的數(shù)據(jù)總線、地址總線和控制線的輸入輸出方向，復(fù)雜可編程邏輯器件分別與數(shù)字信號(hào)處理器、現(xiàn)場(chǎng)可編程門(mén)陣列和總線收發(fā)驅(qū)動(dòng)器相連；(2)總線收發(fā)驅(qū)動(dòng)器，用于完成上述數(shù)據(jù)總線、地址總線和控制線的信號(hào)驅(qū)動(dòng)，總線收發(fā)驅(qū)動(dòng)器與復(fù)雜可編程邏輯器件、數(shù)字信號(hào)處理器、現(xiàn)場(chǎng)可編程門(mén)陣列相連。
8.如權(quán)利要求1所述的開(kāi)發(fā)驗(yàn)證裝置，其特征在于其中所述的主機(jī)口總線轉(zhuǎn)換器包括(1)復(fù)雜可編程邏輯器件，用于完成中央處理器的數(shù)據(jù)總線、地址總線和控制線與數(shù)字信號(hào)處理器之間的主機(jī)口總線轉(zhuǎn)換，復(fù)雜可編程邏輯器件分別與中央處理器、數(shù)字信號(hào)處理器和總線收發(fā)驅(qū)動(dòng)器相連，。(2)總線收發(fā)驅(qū)動(dòng)器，用于完成中央處理器的數(shù)據(jù)總線，地址總線，控制線到數(shù)字信號(hào)處理器主機(jī)口總線的信號(hào)驅(qū)動(dòng)，總線收發(fā)驅(qū)動(dòng)器分別與復(fù)雜可編程邏輯器件、數(shù)字信號(hào)處理器和中央處理器相連。
專利摘要本實(shí)用新型涉及一種通用芯片的開(kāi)發(fā)驗(yàn)證裝置，屬于芯片設(shè)計(jì)技術(shù)領(lǐng)域。包括用于運(yùn)行目標(biāo)設(shè)計(jì)的現(xiàn)場(chǎng)可編程門(mén)陣列，用于控制和數(shù)據(jù)處理的中央處理器，用于對(duì)數(shù)據(jù)進(jìn)行高速處理的數(shù)字信號(hào)處理器，用于產(chǎn)生調(diào)試信號(hào)、顯示處理結(jié)果的調(diào)試電路，用于控制現(xiàn)場(chǎng)可編程門(mén)陣列與中央處理器之間數(shù)據(jù)傳輸?shù)牡谝豢偩€收發(fā)器及與數(shù)字信號(hào)處理器之間數(shù)據(jù)傳輸?shù)诙偩€收發(fā)器，用于將中央處理器的數(shù)據(jù)和地址總線轉(zhuǎn)換成數(shù)字信號(hào)處理器的主機(jī)口總線，完成雙向數(shù)據(jù)傳輸?shù)闹鳈C(jī)口總線轉(zhuǎn)換器。本驗(yàn)證裝置的優(yōu)點(diǎn)是資源豐富，能通過(guò)以太網(wǎng)連接到計(jì)算機(jī)，方便用戶快速完成設(shè)計(jì)；預(yù)留大量擴(kuò)展口和測(cè)試通道，方便用戶擴(kuò)展功能，觀察測(cè)試；實(shí)現(xiàn)嵌入式操作系統(tǒng)，滿足用戶需求。
文檔編號(hào)G06F17/50GK2935267SQ20062011904
公開(kāi)日2007年8月15日 申請(qǐng)日期2006年7月26日 優(yōu)先權(quán)日2006年7月26日
發(fā)明者趙振豐, 余大勇, 胡博 申請(qǐng)人:北京威訊紫晶科技有限公司