專利名稱：一種邏輯電路設(shè)計(jì)中的ram例化方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，更具體地說(shuō)，涉及一種邏輯電路設(shè)計(jì)中的RAM例化方法及裝置。
背景技術(shù)：
在ASIC(Application Specific Integrated Circuit，專用集成電路)和FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)等電路設(shè)計(jì)中，往往會(huì)大量使用RAM(random access memory，隨機(jī)存儲(chǔ)器)，例如使用RAM作為FIFO、數(shù)據(jù)緩存等，而這些RAM的存貯深度和存儲(chǔ)數(shù)據(jù)位寬也可能不同。
例化是指使用例化語(yǔ)句調(diào)用與設(shè)計(jì)代碼中例化名對(duì)應(yīng)的元件。在邏輯設(shè)計(jì)的代碼設(shè)計(jì)中一般只例化RAM的模型，這些例化名與綜合庫(kù)中RAM的單元名、相應(yīng)的輸入和輸出管腳相對(duì)應(yīng)。如圖1所示，是現(xiàn)有的設(shè)計(jì)中使用的例化名和RAM綜合庫(kù)中單元名的關(guān)系圖，例化名和RAM綜合庫(kù)中單元名通過(guò)RAM封裝文件相對(duì)應(yīng)。在邏輯設(shè)計(jì)的代碼中，如果例化的RAM單元(如RAM_0和RAM_1等)的深度、位寬或者類(lèi)型不同，即被認(rèn)為是不同的RAM單元，且每一不同的RAM單元具有一個(gè)RAM封裝文件，例如代碼中RAM_0對(duì)應(yīng)的封裝文件為RAM_0.v；RAM_1對(duì)應(yīng)的封裝文件為RAM_1.v。例化不同的RAM單元必須使用不同的封裝文件。這些RAM封裝文件對(duì)外提供設(shè)計(jì)中RAM使用的通用接口，內(nèi)部例化綜合庫(kù)中的RAM單元。在使用諸如DC(Design Compiler)的綜合工具將邏輯設(shè)計(jì)代碼綜合成實(shí)際電路時(shí)，除了讀入設(shè)計(jì)代碼，還要讀入RAM封裝文件，使綜合工具根據(jù)RAM封裝文件，調(diào)用綜合庫(kù)中對(duì)應(yīng)的RAM單元完成綜合過(guò)程。
由于上述方案中不同的RAM必須對(duì)應(yīng)一個(gè)RAM封裝文件，而在ASIC設(shè)計(jì)中往往會(huì)使用大量不同的RAM，為了做到一種RAM對(duì)應(yīng)一個(gè)RAM封裝文件，要求設(shè)計(jì)中使用的RAM名必須和RAM封裝文件中的RAM名相同，如對(duì)于圖1中的RAM_0，其邏輯設(shè)計(jì)代碼中使用RAM_0，則其封裝文件中的RAM名也必須為RAM_0。從而必須花費(fèi)時(shí)間和精力進(jìn)行封裝文件的設(shè)計(jì)，設(shè)計(jì)和維護(hù)工作量較大。
另外，由于現(xiàn)在邏輯設(shè)計(jì)通常由多人分工，同時(shí)設(shè)計(jì)的，每個(gè)設(shè)計(jì)人員都會(huì)維護(hù)自己的RAM列表和RAM封裝文件；如果不同的設(shè)計(jì)人員使用了相同的RAM，但是在代碼中各自對(duì)RAM的取名又不同，對(duì)RAM的封裝文件的管理帶來(lái)麻煩。
此外，由于每一種RAM對(duì)應(yīng)一種RAM封裝文件，這對(duì)RAM封裝文件的仿真帶來(lái)一定的困難。因?yàn)镽AM封裝文件相互之間無(wú)任何關(guān)聯(lián)，因此無(wú)法搭建一個(gè)測(cè)試環(huán)境進(jìn)行統(tǒng)一的仿真。如果為每一RAM搭建一種仿真環(huán)境，工作量巨大，耗時(shí)也太長(zhǎng)。目前通常的做法是將所有的RAM封裝文件在設(shè)計(jì)中搭建ASIC驗(yàn)證環(huán)境，進(jìn)行仿真，但這種仿真耗時(shí)太長(zhǎng)，而且仿真測(cè)試激勵(lì)無(wú)法遍歷到所有RAM，導(dǎo)致因檢測(cè)不充分而無(wú)法發(fā)現(xiàn)電路可能存在的缺陷。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例要解決的技術(shù)問(wèn)題在于，針對(duì)上述邏輯電路設(shè)計(jì)中由于RAM封裝文件多而導(dǎo)致設(shè)計(jì)和維護(hù)工作量大、仿真測(cè)試耗時(shí)的問(wèn)題，提供一種邏輯電路設(shè)計(jì)中的RAM例化方法及裝置。
本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是構(gòu)造一種邏輯電路設(shè)計(jì)中的RAM例化方法，包括以下步驟(a)讀取邏輯電路設(shè)計(jì)代碼，獲取代碼中標(biāo)識(shí)RAM單元的參數(shù)組；(b)通過(guò)所述參數(shù)組在綜合庫(kù)封裝文件中查找到與所述參數(shù)組對(duì)應(yīng)的RAM單元名，所述綜合庫(kù)封裝文件中的RAM單元名與綜合庫(kù)中的RAM單元相對(duì)應(yīng)；(c)根據(jù)所述RAM單元名選擇綜合庫(kù)中對(duì)應(yīng)的RAM單元進(jìn)行輸入輸出管腳的連接。
在本發(fā)明所述的邏輯電路設(shè)計(jì)中的RAM例化方法中，所述綜合庫(kù)封裝文件中包括不同參數(shù)組與不同RAM單元名間的對(duì)應(yīng)關(guān)系，且所述綜合庫(kù)封裝文件包括對(duì)應(yīng)于例化時(shí)使用的綜合庫(kù)中所有RAM單元的單元名。
在本發(fā)明所述的邏輯電路設(shè)計(jì)中的RAM例化方法中，在所述步驟(c)之后還包括(d)識(shí)別并刪除步驟(c)中未進(jìn)行輸入輸出管腳連接的RAM單元。
在本發(fā)明所述的邏輯電路設(shè)計(jì)中的RAM例化方法中，所述參數(shù)組中包括RAM類(lèi)型、RAM深度以及RAM位寬參數(shù)。
本發(fā)明還提供一種邏輯電路設(shè)計(jì)中的RAM例化裝置，包括有解釋模塊以及存儲(chǔ)有綜合庫(kù)封裝文件的存儲(chǔ)單元，所述綜合庫(kù)封裝文件中包括不同參數(shù)組與不同RAM單元名間的對(duì)應(yīng)關(guān)系，且所述綜合庫(kù)封裝文件包括對(duì)應(yīng)于例化中使用的綜合庫(kù)中所有RAM單元的單元名；所述解釋模塊讀取邏輯電路設(shè)計(jì)代碼中的參數(shù)組、在所述綜合庫(kù)封裝文件中通過(guò)所述參數(shù)組獲取對(duì)應(yīng)的RAM單元名、并根據(jù)所述RAM單元名獲取綜合庫(kù)中對(duì)應(yīng)的RAM單元進(jìn)行輸入輸出管腳的連接。
在本發(fā)明所述的邏輯電路設(shè)計(jì)中的RAM例化裝置中，還包括有優(yōu)化模塊，所述優(yōu)化模塊用于識(shí)別并刪除管腳未經(jīng)所述解釋模塊連接的RAM單元。
在本發(fā)明所述的邏輯電路設(shè)計(jì)中的RAM例化裝置中，所述參數(shù)組中包括RAM類(lèi)型、RAM深度以及RAM位寬參數(shù)。
本發(fā)明還提供一種生成邏輯電路的系統(tǒng)，包括例化裝置，所述例化裝置包括有解釋模塊以及存儲(chǔ)有綜合庫(kù)封裝文件的存儲(chǔ)單元，所述綜合庫(kù)封裝文件中包括不同參數(shù)組與不同RAM單元名間的對(duì)應(yīng)關(guān)系，且所述綜合庫(kù)封裝文件包括對(duì)應(yīng)于例化中使用的綜合庫(kù)中所有RAM單元的單元名；所述解釋模塊讀取邏輯電路設(shè)計(jì)代碼中的參數(shù)組并通過(guò)該參數(shù)組從所述綜合庫(kù)封裝文件獲取綜合庫(kù)中對(duì)應(yīng)的RAM單元后進(jìn)行輸入輸出管腳的連接。
在本發(fā)明所述的生成邏輯電路的系統(tǒng)中，所述例化裝置還包括優(yōu)化模塊，所述優(yōu)化模塊用于識(shí)別并刪除與所述邏輯電路設(shè)計(jì)代碼中參數(shù)組不對(duì)應(yīng)的RAM單元。
在本發(fā)明所述的生成邏輯電路的系統(tǒng)中，所述參數(shù)組中包括RAM類(lèi)型、RAM深度以及RAM位寬參數(shù)。
本發(fā)明邏輯電路設(shè)計(jì)中RAM例化方法、裝置及生成邏輯電路的系統(tǒng)，通過(guò)使用統(tǒng)一的綜合庫(kù)封裝文件，避免了RAM名沖突，并減少了RAM封裝文件的設(shè)計(jì)和維護(hù)工作量，提高了設(shè)計(jì)效率。而且由于采用參數(shù)化的設(shè)計(jì)，在設(shè)計(jì)電路的邏輯功能時(shí)，可以隨意使用RAM例化名，而不必考慮RAM的具體深度和寬度等信息。即使更換流片廠家，也不用修改邏輯設(shè)計(jì)。此外，本發(fā)明通過(guò)優(yōu)化刪除未連接的RAM單元，不會(huì)引入多有的邏輯資源導(dǎo)致設(shè)計(jì)門(mén)數(shù)增加，不用為每個(gè)RAM設(shè)計(jì)一個(gè)對(duì)應(yīng)的RAM封裝文件，因此減少了RAM封裝文件設(shè)計(jì)和維護(hù)的工作量。
此外，由于采用了統(tǒng)一的綜合庫(kù)封裝文件，可以方便搭建單獨(dú)的RAM仿真統(tǒng)一環(huán)境，對(duì)所有RAM進(jìn)行統(tǒng)一的仿真，減少了RAM仿真的工作量和仿真時(shí)間，并提高了RAM仿真覆蓋率，從而減少了ASIC設(shè)計(jì)在RAM上的失誤風(fēng)險(xiǎn)。


圖1是現(xiàn)有技術(shù)邏輯電路設(shè)計(jì)中RAM例化名和RAM綜合庫(kù)單元名的關(guān)系示意圖；圖2是本發(fā)明第一實(shí)施例中邏輯電路設(shè)計(jì)時(shí)RAM例化裝置的結(jié)構(gòu)示意圖；圖3是本發(fā)明第二實(shí)施例中邏輯電路設(shè)計(jì)時(shí)RAM例化裝置的結(jié)構(gòu)示意圖；圖4是使用本發(fā)明進(jìn)行例化的第一實(shí)施例示意圖；圖5是使用本發(fā)明進(jìn)行例化的第二實(shí)施例示意圖；圖6是本發(fā)明實(shí)施例中邏輯電路設(shè)計(jì)時(shí)RAM例化方法的流程圖。
具體實(shí)施例方式
如圖2所示，本發(fā)明第一實(shí)施例中邏輯電路設(shè)計(jì)時(shí)RAM例化裝置20讀取邏輯電路設(shè)計(jì)代碼并根據(jù)邏輯電路代碼中的參數(shù)組，通過(guò)所述參數(shù)組在封裝文件中獲取對(duì)應(yīng)的RAM單元，根據(jù)所述RAM單元名選擇RAM綜合庫(kù)中的RAM單元，并對(duì)RAM單元進(jìn)行輸入和輸出管腳的連接。該RAM例化裝置20包括有解釋模塊21以及存儲(chǔ)單元，該存儲(chǔ)單元中存儲(chǔ)有一個(gè)綜合庫(kù)封裝文件22。
綜合庫(kù)封裝文件22包括有設(shè)計(jì)代碼中使用的RAM參數(shù)組到綜合庫(kù)中RAM單元間的映射關(guān)系。在本實(shí)施例中，綜合庫(kù)封裝文件22包括有例化時(shí)使用的所有RAM單元的單元名，此時(shí)對(duì)應(yīng)的綜合庫(kù)封裝文件22的文件名為RAM.v。綜合庫(kù)封裝文件22例化邏輯電路設(shè)計(jì)中使用的所有RAM單元，即可調(diào)用RAM綜合庫(kù)中的所有RAM單元。在代碼設(shè)計(jì)時(shí)，不同的RAM例化都使用該綜合庫(kù)封裝文件22。在該綜合庫(kù)封裝文件22中，不同RAM通過(guò)參數(shù)組相區(qū)別，即一個(gè)參數(shù)組映射到綜合庫(kù)中的一個(gè)具體RAM單元。該參數(shù)組中包括RAM類(lèi)型(TYPE)、RAM深度(DEEPTH)以及RAM位寬參數(shù)(WIDTH)。
在進(jìn)行邏輯電路的代碼設(shè)計(jì)中例化RAM時(shí)，使用諸如Verilog等自動(dòng)化設(shè)計(jì)語(yǔ)言將參數(shù)具體值傳遞到綜合庫(kù)封裝文件中RAM #(TYPE，DEEPTH，WIDTH) U_RAM_0其中TYPE、DEEPTH、WIDTH是對(duì)應(yīng)具體RAM單元的具體值；U_RAM_0是設(shè)計(jì)代碼中使用的例化名，各個(gè)RAM例化名不同。在將邏輯設(shè)計(jì)電路的設(shè)計(jì)代碼綜合成電路時(shí)，解釋模塊21讀取邏輯電路設(shè)計(jì)代碼中的參數(shù)組，并在綜合庫(kù)封裝文件22中通過(guò)該參數(shù)組獲取對(duì)應(yīng)的RAM單元名，從而根據(jù)上述的RAM單元名獲取綜合庫(kù)中對(duì)應(yīng)的RAM單元，然后進(jìn)行該RAM單元輸入輸出管腳的連接。
由于代碼中RAM例化名實(shí)際對(duì)應(yīng)統(tǒng)一的綜合庫(kù)封裝文件22，而這個(gè)文件中又例化了所用到的所有RAM單元，則對(duì)應(yīng)代碼中的每個(gè)RAM例化名可通過(guò)傳入綜合庫(kù)封裝文件22中的參數(shù)值來(lái)選擇真正對(duì)應(yīng)的RAM單元進(jìn)行輸入和輸出管腳的連接，而其余與例化名不對(duì)應(yīng)的RAM單元的輸入和輸出管腳懸空。
由于ASIC綜合工具(如DC)一般不會(huì)自動(dòng)優(yōu)化掉沒(méi)有使用的RAM單元，因此綜合后的電路將會(huì)調(diào)用統(tǒng)一封裝文件中的所有RAM單元，導(dǎo)致電路面積變大。如圖4所示，代碼中的RAM_i綜合后的電路對(duì)應(yīng)所有RAM單元，但只有與RAM_i對(duì)應(yīng)的RAM單元的管腳正常連接，其余多余RAM的管腳均懸空。
因?yàn)橐话鉘AM的輸出管腳為數(shù)據(jù)線，輸出管腳都未連接的RAM就可以認(rèn)為是未使用的多余RAM，不會(huì)影響到設(shè)計(jì)的正確性。
如圖3所示，在本發(fā)明第二實(shí)施例中，RAM例化裝置30同樣包括有解釋模塊31以及存儲(chǔ)有綜合庫(kù)封裝文件32的存儲(chǔ)單元。在本實(shí)施例中，RAM例化裝置30還包括有優(yōu)化模塊33。在綜合時(shí)，優(yōu)化模塊33用于識(shí)別輸出管腳都未連接的RAM，并將這些未連接的RAM刪除。上述的識(shí)別及刪除可使用綜合工具提供的腳本命令實(shí)現(xiàn)。如圖5所示，為使用優(yōu)化模塊33在綜合時(shí)進(jìn)行優(yōu)化后的示意圖。
如圖6所示，是本發(fā)明實(shí)施例邏輯電路設(shè)計(jì)中RAM例化方法的流程圖。在本實(shí)施例中，通過(guò)一個(gè)統(tǒng)一的RAM封裝文件實(shí)現(xiàn)RAM綜合庫(kù)中RAM單元的調(diào)用，從而簡(jiǎn)化RAM封裝文件的設(shè)計(jì)。其具體包括以下步驟步驟S61讀取邏輯電路設(shè)計(jì)代碼，獲取代碼中標(biāo)識(shí)RAM單元的參數(shù)組。在本實(shí)施例中，每一參數(shù)組包括RAM類(lèi)型、RAM深度以及RAM位寬參數(shù)。
步驟S62通過(guò)綜合庫(kù)封裝文件調(diào)用綜合庫(kù)中的RAM單元，并在綜合庫(kù)封裝文件中使用所述參數(shù)組選擇與該參數(shù)組對(duì)應(yīng)的RAM單元名。在本實(shí)施例中，由于綜合庫(kù)封裝文件例化綜合庫(kù)中的所有RAM單元，因此在該步驟中將調(diào)用綜合庫(kù)中的所有RAM單元。在該綜合庫(kù)封裝文件中，通過(guò)不同的參數(shù)組來(lái)區(qū)分不同RAM單元，一個(gè)參數(shù)組映射到一個(gè)具體的RAM單元。
步驟S63根據(jù)所述RAM單元名選擇RAM綜合庫(kù)中的RAM單元，并對(duì)選擇的RAM單元進(jìn)行輸入輸出管腳的連接。而調(diào)用的其他RAM單元的管腳則懸空。
當(dāng)然除了使用RAM類(lèi)型、RAM深度以及RAM位寬參數(shù)標(biāo)識(shí)RAM單元外，在實(shí)際應(yīng)用中，也可使用其他參數(shù)組來(lái)標(biāo)識(shí)RAM單元。此外，在綜合工具不能自動(dòng)優(yōu)化沒(méi)有使用的RAM單元時(shí)，則可使用綜合工具的腳本命令識(shí)別輸出管腳都懸空的RAM單元，并刪除這些RAM單元。
上述的裝置和方法適用于專用集成電路、現(xiàn)場(chǎng)可編程門(mén)陣列等的例化。
經(jīng)過(guò)形式驗(yàn)證和工具驗(yàn)證，使用本發(fā)明的裝置和方法例化的邏輯電路，綜合后電路和綜合前的邏輯代碼的邏輯功能是一致的，因此本發(fā)明并沒(méi)有改變電路功能，是可行和可靠的。
上述的裝置及方法可應(yīng)用于生成邏輯電路的系統(tǒng)中，從而實(shí)現(xiàn)邏輯電路設(shè)計(jì)中的RAM單元例化。
以上所述，僅為本發(fā)明較佳的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種邏輯電路設(shè)計(jì)中的RAM例化方法，其特征在于，包括以下步驟(a)讀取邏輯電路設(shè)計(jì)代碼，獲取代碼中標(biāo)識(shí)RAM單元的參數(shù)組；(b)通過(guò)所述參數(shù)組在綜合庫(kù)封裝文件中查找到與所述參數(shù)組對(duì)應(yīng)的RAM單元名，所述綜合庫(kù)封裝文件中的RAM單元名與綜合庫(kù)中的RAM單元相對(duì)應(yīng)；(c)根據(jù)所述RAM單元名選擇綜合庫(kù)中對(duì)應(yīng)的RAM單元進(jìn)行輸入輸出管腳的連接。
2.根據(jù)權(quán)利要求1所述的邏輯電路設(shè)計(jì)中的RAM例化方法，其特征在于，所述綜合庫(kù)封裝文件中包括不同參數(shù)組與不同RAM單元名間的對(duì)應(yīng)關(guān)系，且所述綜合庫(kù)封裝文件包括對(duì)應(yīng)于例化時(shí)使用的綜合庫(kù)中所有RAM單元的單元名。
3.根據(jù)權(quán)利要求1所述的邏輯電路設(shè)計(jì)中的RAM例化方法，其特征在于，在所述步驟(c)之后還包括(d)識(shí)別并刪除步驟(c)中未進(jìn)行輸入輸出管腳連接的RAM單元。
4.根據(jù)權(quán)利要求1所述的邏輯電路設(shè)計(jì)中的RAM例化方法，其特征在于，所述參數(shù)組中包括RAM類(lèi)型、RAM深度以及RAM位寬參數(shù)。
5.一種邏輯電路設(shè)計(jì)中的RAM例化裝置，其特征在于，包括有解釋模塊以及存儲(chǔ)有綜合庫(kù)封裝文件的存儲(chǔ)單元，所述綜合庫(kù)封裝文件中包括不同參數(shù)組與不同RAM單元名間的對(duì)應(yīng)關(guān)系，且所述綜合庫(kù)封裝文件包括對(duì)應(yīng)于例化中使用的綜合庫(kù)中所有RAM單元的單元名；所述解釋模塊讀取邏輯電路設(shè)計(jì)代碼中的參數(shù)組、在所述綜合庫(kù)封裝文件中通過(guò)所述參數(shù)組獲取對(duì)應(yīng)的RAM單元名、并根據(jù)所述RAM單元名獲取綜合庫(kù)中對(duì)應(yīng)的RAM單元進(jìn)行輸入輸出管腳的連接。
6.根據(jù)權(quán)利要求5所述的邏輯電路設(shè)計(jì)中的RAM例化裝置，其特征在于，還包括有優(yōu)化模塊，所述優(yōu)化模塊用于識(shí)別并刪除管腳未經(jīng)所述解釋模塊連接的RAM單元。
7.根據(jù)權(quán)利要求5所述的邏輯電路設(shè)計(jì)中的RAM例化裝置，其特征在于，所述參數(shù)組中包括RAM類(lèi)型、RAM深度以及RAM位寬參數(shù)。
8.一種生成邏輯電路的系統(tǒng)，其特征在于，包括例化裝置，所述例化裝置包括有解釋模塊以及存儲(chǔ)有綜合庫(kù)封裝文件的存儲(chǔ)單元，所述綜合庫(kù)封裝文件中包括不同參數(shù)組與不同RAM單元名間的對(duì)應(yīng)關(guān)系，且所述綜合庫(kù)封裝文件包括對(duì)應(yīng)于例化中使用的綜合庫(kù)中所有RAM單元的單元名；所述解釋模塊讀取邏輯電路設(shè)計(jì)代碼中的參數(shù)組并通過(guò)該參數(shù)組從所述綜合庫(kù)封裝文件獲取綜合庫(kù)中對(duì)應(yīng)的RAM單元后進(jìn)行輸入輸出管腳的連接。
9.根據(jù)權(quán)利要求8所述的生成邏輯電路的系統(tǒng)，其特征在于，所述例化裝置還包括優(yōu)化模塊，所述優(yōu)化模塊用于識(shí)別并刪除與所述邏輯電路設(shè)計(jì)代碼中參數(shù)組不對(duì)應(yīng)的RAM單元。
10.根據(jù)權(quán)利要求8所述的生成邏輯電路的系統(tǒng)，其特征在于，所述參數(shù)組中包括RAM類(lèi)型、RAM深度以及RAM位寬參數(shù)。
全文摘要
本發(fā)明涉及一種邏輯電路設(shè)計(jì)中RAM例化方法，包括以下步驟(a)讀取邏輯電路設(shè)計(jì)代碼，獲取代碼中標(biāo)識(shí)RAM單元的參數(shù)組；(b)通過(guò)所述參數(shù)組在綜合庫(kù)封裝文件中查找到與所述參數(shù)組對(duì)應(yīng)的RAM單元名，所述綜合庫(kù)封裝文件中的RAM單元名與綜合庫(kù)中的RAM單元相對(duì)應(yīng)；(c)根據(jù)所述RAM單元名選擇綜合庫(kù)中對(duì)應(yīng)的RAM單元進(jìn)行輸入輸出管腳的連接。本發(fā)明還提供了一種對(duì)應(yīng)的邏輯電路設(shè)計(jì)中RAM例化裝置及一種對(duì)應(yīng)的生成邏輯電路的系統(tǒng)。本發(fā)明通過(guò)使用統(tǒng)一的綜合庫(kù)封裝文件，避免了RAM名沖突，并減少了RAM封裝文件的設(shè)計(jì)和維護(hù)工作量，提高了設(shè)計(jì)效率。
文檔編號(hào)G06F17/50GK1945585SQ200610063298
公開(kāi)日2007年4月11日 申請(qǐng)日期2006年10月24日 優(yōu)先權(quán)日2006年10月24日
發(fā)明者李小波 申請(qǐng)人:華為技術(shù)有限公司