專利名稱：具有快擦寫類存儲(chǔ)器芯體的電可擦可編程只讀存儲(chǔ)器陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體電可擦只讀存儲(chǔ)器(EEPROM)，尤其涉及該類器件的內(nèi)部結(jié)構(gòu)。
背景技術(shù)：
EEPROM具有電編程和擦除能力，且即使在電源去除后仍能保留其數(shù)據(jù)。然而，這種器件每個(gè)存儲(chǔ)單元可以編程和擦除的次數(shù)會(huì)受到限制，一般局限于幾千次編程和擦除周期。一個(gè)完整的存儲(chǔ)單位，諸如一個(gè)字節(jié)或一組字節(jié)，在新的信息能被寫入存儲(chǔ)單位的任何一個(gè)位或一組位之前，必須持續(xù)一個(gè)擦除周期。
全特征EEPROM乃為這樣一些EEPROM，它們作為一個(gè)存儲(chǔ)系統(tǒng)的部分，其儲(chǔ)存單位長(zhǎng)度相當(dāng)于存儲(chǔ)單元的一個(gè)字節(jié)，因而，一次就提供寫入存取存儲(chǔ)器一個(gè)字節(jié)的最小值。這允許將它們的編程和擦除周期僅僅局限于需要改變的那些字節(jié)，并由此提高存儲(chǔ)元件的壽命。從用戶的觀點(diǎn)來看，由于其僅需對(duì)EEPROM交流以下數(shù)據(jù)，即希望編程和訪問待存放的數(shù)據(jù)，故全特征EEPROM的字節(jié)尋址能力也使編程得到簡(jiǎn)化。然而，如果整個(gè)芯片需要重新編程，那么對(duì)每個(gè)改過的字節(jié)進(jìn)行編程、擦除、然后重新編程可能需要較長(zhǎng)的編程時(shí)間。此外，由于其較復(fù)雜的選擇電路系統(tǒng)，全特征EEPROM在存儲(chǔ)密度和成本有效性方面仍落后于其它半導(dǎo)體存儲(chǔ)器技術(shù)。一個(gè)全特征EEPROM存儲(chǔ)器系統(tǒng)包括存儲(chǔ)單元的芯體陣列，每個(gè)單元包括一與可變閾值NMOS晶體管相串聯(lián)的選擇晶體管。該陣列結(jié)構(gòu)成許多行和列，其交叉點(diǎn)就構(gòu)成存儲(chǔ)單元的地址位置。


圖1表示一個(gè)典型的現(xiàn)有技術(shù)的全特征EEPROM的芯體結(jié)構(gòu)。一行存儲(chǔ)單元由電耦合到一行中所有單元選擇晶體管21之控制極的專用字線11所確定，它相當(dāng)于可尋址空間中的一個(gè)存儲(chǔ)頁(yè)面。每個(gè)單元選擇晶體管21連同串聯(lián)的可變閾值晶體管19，構(gòu)成一個(gè)能夠存儲(chǔ)一位信息的存儲(chǔ)單元。當(dāng)字線11激活時(shí)，選擇晶體管21將其串聯(lián)的可變閾值晶體管19電耦合到位線25上，后者用以讀取存儲(chǔ)在所述可變閾值晶體管19內(nèi)的信息。由于全特征EEPROM的字節(jié)尋址能力，現(xiàn)有技術(shù)的全特征EEPROM的內(nèi)部數(shù)據(jù)結(jié)構(gòu)局限于8位，構(gòu)成一個(gè)字節(jié)。將施加讀取、編程和擦除電壓于存儲(chǔ)單元可變閾值晶體管19之控制極的讀出線15截成幾段，使8個(gè)相鄰的存儲(chǔ)可變閾值晶體管的控制柵極或一個(gè)字節(jié)27耦合在一起。這種數(shù)據(jù)結(jié)構(gòu)需要為存儲(chǔ)單元的每個(gè)字節(jié)采用額外的字節(jié)選擇列線13和字節(jié)選擇晶體管17，以便在編程期間，只有一個(gè)讀出線段并由此只有一個(gè)字節(jié)可以通過字節(jié)選擇列線和字節(jié)選擇晶體管單獨(dú)加以選擇。該字節(jié)選擇晶體管17需相對(duì)較大的硅片面積。此外，全特征EEPROM通常需要某種誤差校正工具，為了檢測(cè)和恢復(fù)8位數(shù)據(jù)字的一個(gè)丟失的位，需要4個(gè)奇偶位，而使芯體存儲(chǔ)器面積增加約50％。上述傳統(tǒng)的全特征EEPROM的結(jié)構(gòu)特性使它的存儲(chǔ)密度迄今局限于一兆位。
快擦寫(flash)EEPROM的出現(xiàn)對(duì)與全特征EEPROM有關(guān)的存儲(chǔ)密度問題提供了某些解決方法?？觳翆慐EPROM每一存儲(chǔ)單元采用一或兩個(gè)晶體管，但雖不包含字節(jié)選擇列線和字節(jié)選擇晶體管。采用此方法，快擦寫EEPROM取得比全特征EEPROM更緊湊的設(shè)計(jì)，但它們并不是字節(jié)可編程的?？觳翆慐EPROM具有由存儲(chǔ)單元塊或段組成的最小寫入單元，通常，這些塊包括一或多行存儲(chǔ)陣列?？觳翆慐EPROM通過輸出而不是通過字節(jié)對(duì)其各列分組。即所有字的各個(gè)位0都相鄰近。這樣，快擦寫EEPROM就取消了全特征EEPROM的字節(jié)選擇線和字節(jié)選擇晶體管，由此可以實(shí)現(xiàn)較高的密度。然而，快擦寫EEPROM的大存儲(chǔ)塊限制了整個(gè)芯片的壽命。為了對(duì)存儲(chǔ)塊的一個(gè)字節(jié)重新編程，首先必須將整個(gè)塊讀入一個(gè)暫時(shí)的保存存儲(chǔ)器，通常為高速緩沖存儲(chǔ)器，然后在保存的高速緩沖存儲(chǔ)器內(nèi)對(duì)上述字節(jié)進(jìn)行編輯，在保存的高速緩沖存儲(chǔ)器內(nèi)的數(shù)據(jù)可以寫回同一快擦寫存儲(chǔ)塊之前，整個(gè)快擦寫存儲(chǔ)塊在經(jīng)歷著擦除周期，這樣就使許多存儲(chǔ)單元處于不必要的擦除/寫入周期，不能充分利用可用系統(tǒng)的高速緩沖存儲(chǔ)器空間。另外，如果一次只有少數(shù)字節(jié)需要重編程，則對(duì)不必擦除/寫入的額外字節(jié)的需要會(huì)增加快擦寫芯片的平均編程時(shí)間。
某些現(xiàn)有技術(shù)的器件已經(jīng)試圖在全特征EEPROM與快擦寫EEPROM之間找到一種折衷。授權(quán)給Rao的第4949309號(hào)美國(guó)專利提供了一種芯片，它帶有全特征和快擦寫編程模式兩者。該設(shè)計(jì)取消了傳統(tǒng)EEPROM存儲(chǔ)單元中的選擇晶體管，以替換較復(fù)雜的字線解碼方案，但保留了字節(jié)選擇線和字節(jié)選擇晶體管，并為每對(duì)字線配備了附加的大容量擦除線和大容量擦除晶體管。Radjy的第5191556號(hào)美國(guó)專利披露了一種將快擦寫存儲(chǔ)塊的容量減小到單個(gè)存儲(chǔ)頁(yè)面，即存儲(chǔ)單元之一行的方法。Talreja的第5317535號(hào)美國(guó)專利討論了一種將EEPROM的數(shù)據(jù)格式從8位增加到16位的方案。Gupta的第5353248號(hào)美國(guó)專利描述了一種SRAM，具有在同一芯片上相等容量的備用快擦寫存儲(chǔ)器。這雖然簡(jiǎn)化了編程，但未能有效地利用快擦寫存儲(chǔ)器。Fujita等人的第5359569號(hào)美國(guó)專利在計(jì)算機(jī)插件板上結(jié)合了高速緩沖存儲(chǔ)器和控制單元來進(jìn)行對(duì)多個(gè)快擦寫元件的存取管理，從用戶的觀點(diǎn)來看，它簡(jiǎn)化了對(duì)快擦寫存儲(chǔ)器的編程。
本發(fā)明的目的在于提供一種EEPROM，它具有全特征功能，能夠達(dá)到高密度，同時(shí)減少存儲(chǔ)單元所經(jīng)歷緊張編程和擦除周期的次數(shù)。
本發(fā)明的另一個(gè)目的在于改善全特征EEPROM的數(shù)據(jù)寫-通速度。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，為全特征結(jié)構(gòu)中的區(qū)段可擦EEPROM提供一種新的內(nèi)部結(jié)構(gòu)。這種EEPROM的存儲(chǔ)器陣列分割為存儲(chǔ)頁(yè)面，每個(gè)存儲(chǔ)頁(yè)面進(jìn)一步劃分為多個(gè)可選擇擦除的頁(yè)面區(qū)段。每個(gè)頁(yè)面區(qū)段包含多個(gè)可獨(dú)立讀取-尋址的多字節(jié)數(shù)據(jù)字。該頁(yè)面區(qū)段是最小的可編程-尋址的數(shù)據(jù)單位。頁(yè)面區(qū)段的采用減少了存儲(chǔ)頁(yè)面內(nèi)未選數(shù)據(jù)字節(jié)的數(shù)量，后者當(dāng)同一存儲(chǔ)頁(yè)面內(nèi)的另一個(gè)字節(jié)需要重編程時(shí)，必須經(jīng)歷擦除和編程周期。此外，相對(duì)于全特征EEPROM需要為存儲(chǔ)單元的每個(gè)字節(jié)提供一條選擇線和選擇器件，本發(fā)明僅需要為多字頁(yè)面區(qū)段提供一條選擇線和選擇器件。同樣，本發(fā)明通過輸出組織一個(gè)頁(yè)面區(qū)段內(nèi)的位，其中同一頁(yè)面區(qū)段內(nèi)的所有位0列都是相鄰的，而不是如現(xiàn)有技術(shù)的全特征EEPROM那樣通過字節(jié)進(jìn)行，其中一個(gè)字節(jié)的位0至位7都必須相鄰。
現(xiàn)有技術(shù)的存儲(chǔ)器采用誤差校正編碼ECC部件，一般每字節(jié)至少校正一位。本發(fā)明采用一種ECC部件，使每一多字節(jié)數(shù)據(jù)字校正一位，由此減少了每數(shù)據(jù)字節(jié)ECC位的數(shù)目。另外，對(duì)用戶來說，本發(fā)明結(jié)合有對(duì)任何存儲(chǔ)器字的自動(dòng)刷新，該字需要采用ECC部件恢復(fù)任何錯(cuò)讀的數(shù)據(jù)位。
本發(fā)明結(jié)合一組鎖存器，用以控制對(duì)頁(yè)面區(qū)段讀出線的激活。這使施加高壓加到讀出線同時(shí)維持字線上低的電壓成為可能。
本發(fā)明的結(jié)構(gòu)可以同時(shí)編程和擦除一存儲(chǔ)頁(yè)面內(nèi)的任一或全部頁(yè)面區(qū)段，該存儲(chǔ)頁(yè)面實(shí)際上相應(yīng)于一個(gè)存儲(chǔ)芯體的行。這通過附加一個(gè)板上低電壓寫高速緩沖存儲(chǔ)器加以實(shí)現(xiàn)，該寫高速緩沖存儲(chǔ)器在用戶與主存儲(chǔ)芯體之間起著緩沖器的作用。因這改進(jìn)了寫通時(shí)間，用戶可以將連續(xù)的數(shù)據(jù)字快速寫入高速緩沖存儲(chǔ)器，故其改進(jìn)了寫通時(shí)間。寫高速緩沖存儲(chǔ)器具有與EEPROM存儲(chǔ)芯體的多字節(jié)結(jié)構(gòu)相關(guān)的多字節(jié)字結(jié)構(gòu)。其容量相當(dāng)于存儲(chǔ)芯體的一個(gè)存儲(chǔ)頁(yè)面，但將數(shù)據(jù)流中的數(shù)據(jù)從字節(jié)水平變換為多字節(jié)字水平。寫高速緩沖存儲(chǔ)器以字節(jié)形式接收來自用戶的數(shù)據(jù)，并通過使用字節(jié)標(biāo)志保持所有新數(shù)據(jù)的蹤跡。當(dāng)用戶結(jié)束輸入新的數(shù)據(jù)時(shí)，最后鎖存的新輸入數(shù)據(jù)的行地址、高地址位確定了芯體存儲(chǔ)頁(yè)面，即對(duì)應(yīng)于輸入地址的行。然后，寫高速緩沖存儲(chǔ)器通過ECC部件，按多字節(jié)字速率從所選存儲(chǔ)芯體行接收所有的前數(shù)據(jù)至高速緩沖存儲(chǔ)器，以確證不用讀自存儲(chǔ)芯體的老數(shù)據(jù)來額外寫進(jìn)新輸入的數(shù)據(jù)。通過采用頁(yè)面區(qū)段標(biāo)志和/或ECC誤差信號(hào)ERR，于是該器件僅僅修復(fù)寫高速緩沖存儲(chǔ)器內(nèi)的那些頁(yè)面區(qū)段，它們接收新的數(shù)據(jù)，或需要ECC部件去恢復(fù)被丟失的數(shù)據(jù)。這樣，寫高速緩沖存儲(chǔ)器就具有了字節(jié)以及多字節(jié)數(shù)據(jù)字的寫尋址能力和多字節(jié)數(shù)據(jù)字的讀尋址能力。
附圖概述圖1是現(xiàn)有技術(shù)的全特征EEPROM芯體陣列晶體管層的一部分示意圖。
圖2是根據(jù)本發(fā)明構(gòu)成的類似快擦寫EEPROM芯體一部分中晶體管層的示意圖。
圖3是本發(fā)明的EEPROM器件的示意性方框圖，它結(jié)合了按圖2構(gòu)成的存儲(chǔ)芯體，以及為該芯體提供全特征寫取的外部邏輯。
圖4A-4C是根據(jù)本發(fā)明的一個(gè)寫狀態(tài)機(jī)的操作流程圖。
完成本發(fā)明的最佳方式參見圖2，專用于本發(fā)明的EEPROM結(jié)構(gòu)的一個(gè)存儲(chǔ)芯體構(gòu)造，將一個(gè)存儲(chǔ)頁(yè)面，即一行內(nèi)的所有存儲(chǔ)單元?jiǎng)澐譃?個(gè)、4個(gè)或多個(gè)頁(yè)面區(qū)段33。每個(gè)存儲(chǔ)單元均包括一串聯(lián)連接到可變閾值存儲(chǔ)晶體管24的單元選擇晶體管22。較佳的EEPROM結(jié)構(gòu)采用16位或32位的內(nèi)部數(shù)據(jù)字結(jié)構(gòu)，同時(shí)保留8位外部的字節(jié)讀/寫尋址能力。該新的芯體構(gòu)造不是通過字節(jié)或字，而是通過頁(yè)面區(qū)段33將字線分組，而每個(gè)頁(yè)面區(qū)段33由多個(gè)數(shù)據(jù)字組成，以便不再采用字節(jié)選擇線和字節(jié)選擇晶體管。
新的結(jié)構(gòu)代之以采用頁(yè)面區(qū)段選擇線37和頁(yè)面區(qū)段選擇器件，它作為每個(gè)頁(yè)面區(qū)段33的選擇鎖存器用，由此減少或取消采用耗盡型選擇晶體管。此外，前面所述的頁(yè)面區(qū)段選擇器件可以選擇晶體管40加以實(shí)現(xiàn)，如圖2所示。每個(gè)頁(yè)面區(qū)段33內(nèi)的數(shù)據(jù)位按層號(hào)排列，具有相同層號(hào)的位分在一起組成塊。和通過字節(jié)對(duì)各個(gè)位分組的現(xiàn)有技術(shù)不同，它使諸位的每一組將由層號(hào)0的一位、層號(hào)1的一位、層號(hào)2的一位、依此類推，直至層號(hào)7的一位組成。在本發(fā)明中，如果每個(gè)頁(yè)面區(qū)段33由32個(gè)16位字組成，則每個(gè)頁(yè)面區(qū)段33將劃分為16個(gè)位線塊，每個(gè)位線塊包括32個(gè)相同層號(hào)的位。例如，頁(yè)面區(qū)段33內(nèi)的所有層號(hào)為0的位在位線塊0，即31內(nèi)加以連接組合，同一頁(yè)面區(qū)段33內(nèi)所有層號(hào)為1的位在未示出的位線塊1內(nèi)加以連接組合，依此類推，在16位字寬的結(jié)構(gòu)內(nèi)直至位線塊15、35。
參見圖3，新的EEPROM結(jié)構(gòu)也采用以Hamming碼為基礎(chǔ)的ECC機(jī)構(gòu)73，檢測(cè)和自動(dòng)校正每個(gè)字2、4或更長(zhǎng)字節(jié)的任何一個(gè)錯(cuò)位，它可以發(fā)生在存儲(chǔ)芯體的讀訪問期間。采用多字節(jié)的數(shù)據(jù)結(jié)構(gòu)，使硅片面積大大減小，因?yàn)樽衷綄?，ECC奇偶位與數(shù)據(jù)位之間的比例就越小。例如，校正8位數(shù)據(jù)字的1位需要4個(gè)奇偶位，每數(shù)據(jù)字位寬增加50％校正16位數(shù)據(jù)字的1位需要5個(gè)奇偶位，每數(shù)據(jù)字位寬增加31％；校正32位數(shù)據(jù)字的1位需要6個(gè)奇偶位，每數(shù)據(jù)字位寬僅增加19％。
本發(fā)明具有按多字節(jié)字排列的內(nèi)部數(shù)據(jù)結(jié)構(gòu)，但它以字節(jié)與系統(tǒng)用戶通信。如圖3所示，本發(fā)明的電路以下來完成這種通信，即借助一連串多路調(diào)制電路(multiplexing circuit)75，用以選擇多字節(jié)字中哪一字節(jié)被發(fā)送到系統(tǒng)用戶，和多路解調(diào)電路79，用以接受從系統(tǒng)用戶那里載入的字節(jié)長(zhǎng)度數(shù)據(jù)，以及寫高速緩沖存儲(chǔ)器83的多路寫時(shí)鐘注入，將順序的字節(jié)長(zhǎng)度數(shù)據(jù)塊分組進(jìn)入多字節(jié)數(shù)據(jù)字。寫高速緩沖存儲(chǔ)器83為一個(gè)芯體存儲(chǔ)頁(yè)面的容量，并作為SRAM連同所有必需的控制邏輯，諸如有限狀態(tài)機(jī)和計(jì)數(shù)器而加以引入，用以在擦除/寫入周期中完成如下所述的整個(gè)存儲(chǔ)頁(yè)面的讀回周期。
編程包括三個(gè)周期；載入周期、讀回周期和載回周期。編程周期隨著載入周期而開始，該期間，系統(tǒng)用戶將新的數(shù)據(jù)載入寫高速緩沖存儲(chǔ)器83。如同現(xiàn)有技術(shù)的EEPROM一樣，如果CE％引腳維持于低電平，則用戶一般通過WE％引腳提供載入時(shí)鐘。相反，如果WE％引腳維持為低電平，則該載入時(shí)鐘可以通過CE％引腳提供。在每個(gè)載入周期，激活所選字節(jié)地址的相應(yīng)字節(jié)標(biāo)志。每個(gè)多字節(jié)字有2、4或更多個(gè)字節(jié)標(biāo)志，但寫高速緩沖存儲(chǔ)器則為字節(jié)寫可尋址的。WE％外部時(shí)鐘驅(qū)動(dòng)指令譯碼器(未圖示)，它作為從系統(tǒng)用戶至寫狀態(tài)機(jī)WSM77之控制信號(hào)的一種界面翻譯指令模式。寫狀態(tài)機(jī)77轉(zhuǎn)而控制編程和擦除周期的不同讀取和寫入階段；以及恰當(dāng)?shù)啬芫幊毯筒脸龁卧璧碾妷汉投〞r(shí)，如下所述。像現(xiàn)有技術(shù)的存儲(chǔ)器載入那樣，載入周期用一種超時(shí)(time-out)約定中止。
盡管現(xiàn)有技術(shù)的EEPROM具有指令譯碼器提供系統(tǒng)用戶訪問芯片的內(nèi)部功能模式，但現(xiàn)有技術(shù)的EEPROM將系統(tǒng)用戶的訪問限制于僅僅幾種用戶模式。新的EEPROM結(jié)構(gòu)擴(kuò)展了這種指令譯碼器的使用，能使系統(tǒng)用戶控制所有用戶模式和試驗(yàn)?zāi)Ｊ?。芯片具?位模式寄存器，系統(tǒng)用戶可借助使用一種預(yù)定的專用序列，通過軟件寫入保護(hù)約定以所希望的指令模式ID字節(jié)載入。該模式寄存器由指令譯碼器讀取，后者將合適的控制信號(hào)傳送給WSM77執(zhí)行。
緊接著載入周期，將編程控制傳送到WSM77，它通過使讀回周期開始化而啟動(dòng)。在讀回周期期間，根據(jù)在載入周期末尾所鎖存的頁(yè)面地址，WSM77開始從字線57定義的相應(yīng)的芯體存儲(chǔ)頁(yè)面將數(shù)據(jù)讀到寫高速緩沖存儲(chǔ)器83。高速緩沖存儲(chǔ)器字節(jié)標(biāo)志85用來確證并未額外寫入由系統(tǒng)用戶用正從存儲(chǔ)芯體讀取的現(xiàn)有數(shù)據(jù)輸入的任何新數(shù)據(jù)。在芯體存儲(chǔ)頁(yè)面的讀回周期，WSM 77監(jiān)視來自ECC部件73的誤差信號(hào)ERR111，用以檢測(cè)ECC73是否已校正至少一個(gè)數(shù)據(jù)字。如果ECC73確實(shí)已校正一個(gè)數(shù)據(jù)字，那么，即使用戶沒有將任何新的數(shù)據(jù)載入寫高速緩沖存儲(chǔ)器83，該WSM77也將設(shè)置相應(yīng)的編程頁(yè)面區(qū)段標(biāo)志47-50，并繼續(xù)按頁(yè)面區(qū)段讀出線99-102之一確定的那樣，對(duì)校正的頁(yè)面區(qū)段編程，由此刷新該頁(yè)面區(qū)段。采用此方法，芯片的數(shù)據(jù)保持能力得以擴(kuò)展。一旦芯體存儲(chǔ)頁(yè)面已經(jīng)寫入寫高速緩沖存儲(chǔ)器83，該WSM77即啟動(dòng)擦除階段，在該階段，正如具有被激活頁(yè)面區(qū)段標(biāo)志47-50的頁(yè)面區(qū)段讀出線99-102所定義的那樣，把頁(yè)面區(qū)段擦除。采用該方法，僅僅擦除接收新載入數(shù)據(jù)或要求ECC73部件恢復(fù)被丟失數(shù)據(jù)的芯體存儲(chǔ)頁(yè)面區(qū)段。因此，該芯片將僅僅更新滿足至少以下條件之一的頁(yè)面區(qū)段(1)用戶在寫高速緩沖存儲(chǔ)器83的相應(yīng)頁(yè)面區(qū)段內(nèi)已載入至少一個(gè)新的字節(jié)；(2)在讀回周期，頁(yè)面區(qū)段從存儲(chǔ)芯體轉(zhuǎn)換至寫高速緩沖存儲(chǔ)器83，后者利用ECC73校正至少一個(gè)誤差。如果沒有頁(yè)面區(qū)段滿足任何前述的條件，該芯片將使編程周期完全失靈。但是；如果有其中任何一個(gè)條件被滿足，該芯片將僅僅對(duì)所選的頁(yè)面區(qū)段編程，這樣就避免了對(duì)芯體存儲(chǔ)頁(yè)面的不必要的壓力，且同現(xiàn)有技術(shù)的快擦寫EEPROM的壽命水平相比，它因此改善了EEPROM的壽命。
現(xiàn)在開始W8M 77的載回周期，在此期間，它將數(shù)據(jù)從寫高速緩沖存儲(chǔ)器83傳送到高壓頁(yè)面區(qū)段43-46，準(zhǔn)備對(duì)相應(yīng)的芯體存儲(chǔ)頁(yè)面區(qū)段編程。在載回周期期間，ECC部件73為寫高速緩沖存儲(chǔ)器內(nèi)的每個(gè)數(shù)據(jù)字產(chǎn)生新的奇偶位，并將此待寫入存儲(chǔ)芯體的奇偶位，連同來自寫高速緩沖存儲(chǔ)器的數(shù)據(jù)一起送到高壓頁(yè)面區(qū)段43-46寫入存儲(chǔ)芯體。一旦WSM77完成對(duì)高壓頁(yè)面區(qū)段43-46的載入，它即按前述條件確定的，將高的編程電壓施加到那些待寫入的頁(yè)面區(qū)段。當(dāng)編程完成后，WSM77將控制傳回到地址變換檢測(cè)ATD電路(未圖示)，它利用地址變換，使存儲(chǔ)元件的內(nèi)部時(shí)鐘與系統(tǒng)的外部時(shí)鐘同步，以便芯片可以重新開始正常的讀取方式。
參見圖3，存儲(chǔ)芯體根據(jù)存儲(chǔ)頁(yè)面的程序段分段。來自X選擇譯碼器55的字線57定義一個(gè)存儲(chǔ)頁(yè)面，并被耦合到所有字線鎖存存儲(chǔ)體51-54，以及存儲(chǔ)塊段59-62。每個(gè)存儲(chǔ)塊段包括更多的頁(yè)面區(qū)段，每個(gè)頁(yè)面區(qū)段由頁(yè)面區(qū)段讀出線99-102單獨(dú)定義。把字線鎖存存儲(chǔ)體51-54通過其本身的頁(yè)面區(qū)段讀出線99-102只耦合到其相應(yīng)的存儲(chǔ)塊段59-62。例如，把字線鎖存存儲(chǔ)體“0”、51通過其頁(yè)面區(qū)段讀出線99-102耦合到存儲(chǔ)塊段“0”、59內(nèi)的頁(yè)面區(qū)段。在正常編程時(shí)，字線鎖存存儲(chǔ)體51-54的任何組合都可以被激活，由此將所選頁(yè)面區(qū)段的頁(yè)面區(qū)段讀出線提高到內(nèi)部高的編程電壓?，F(xiàn)有技術(shù)的全特征EEPROM結(jié)構(gòu)的字節(jié)選擇晶體管已由區(qū)段選擇鎖存器取代，它由頁(yè)面區(qū)段標(biāo)志47-50和所選的字線鎖存存儲(chǔ)體51-54驅(qū)動(dòng)。
存儲(chǔ)芯體上面有高壓頁(yè)面區(qū)段43-46和一行鎖存器，后者可以選擇性地將位線提高到內(nèi)部的高壓電平。
存儲(chǔ)芯體下面是所開發(fā)的用以控制在正常讀取周期、讀回周期、載入周期和載回周期期間必須的數(shù)據(jù)通道的新結(jié)構(gòu)。通過討論正常讀取周期的數(shù)據(jù)通道和程序指令，可以最好地說明該結(jié)構(gòu)。
在借助ATD電路(未圖示)來控制的讀取周期內(nèi)，數(shù)據(jù)由讀出放大器67和69經(jīng)有源Y選通晶體管63-66讀取。數(shù)據(jù)位由讀出放大器67讀取，而奇偶位則由讀出放大器69讀取。當(dāng)讀出時(shí)間結(jié)束時(shí)，主時(shí)鐘信號(hào)“MCLK”91變低，并將整個(gè)字、數(shù)據(jù)加上奇偶位鎖存到主鎖存寄存器71。最后，隨MCLK由高到低的轉(zhuǎn)移開始，ECC73矩陣開始鑒定經(jīng)主鎖存寄存器輸出提供給它的原始數(shù)據(jù)。和MCLK反相的從屬時(shí)鐘信號(hào)。“SCLK”93變高，并使ECC輸出到從屬的鎖存多路調(diào)制寄存器75。該寄存器接收來自ECC輸出的已校正數(shù)據(jù)字，并利用最無關(guān)緊要的地址位從多字節(jié)數(shù)據(jù)字中僅選擇一個(gè)字節(jié)，95，即對(duì)16位寬的字為A0，或?qū)?2位寬的字則為A1和A0。來自從屬的鎖存多路調(diào)制寄存器的輸出直接驅(qū)動(dòng)芯片輸出緩沖器78，后者另外從0E％引腳得到其使能。在由ATD電路檢測(cè)的下一個(gè)地址變化，SCLK變低，由此使受控的老數(shù)據(jù)保持時(shí)間等于新數(shù)據(jù)的讀出時(shí)間。MCLK變高，使讀出放大器67和69將其新的輸出傳送到主鎖存寄存器。
MCLK和SCLK內(nèi)部時(shí)鐘信號(hào)由地址變換檢測(cè)ATD電路(未圖示)產(chǎn)生，它使芯片讀出周期與系統(tǒng)時(shí)鐘同步。它也防止該芯片對(duì)由高輸出切換電流所產(chǎn)生內(nèi)部電源干線的噪聲。
編程指令從用戶驅(qū)動(dòng)的載入周期開始，在該期間，來自系統(tǒng)用戶的輸入數(shù)據(jù)載入低壓SRAM寫高速緩沖存儲(chǔ)器83，而不是像現(xiàn)有技術(shù)那樣直接載入高壓頁(yè)面。寫高速緩沖存儲(chǔ)器83由字84加字節(jié)標(biāo)志85組成，但它是字節(jié)可寫入的，所以，當(dāng)用戶按字節(jié)輸入時(shí)，輸入多路解調(diào)器79為寫高速緩沖存儲(chǔ)器提供合適的字節(jié)，正如較低地址位95所確定的，待排列成多字節(jié)字。通過將第九位、字節(jié)標(biāo)志與字的每個(gè)字節(jié)聯(lián)系起來，寫高速緩沖存儲(chǔ)器將由用戶輸入的新數(shù)據(jù)與從存儲(chǔ)芯體讀取的老數(shù)據(jù)區(qū)分開來。例如，在載入周期的開始，全部字節(jié)標(biāo)志均置位，這意味著此時(shí)寫高速緩沖存儲(chǔ)器內(nèi)的所有數(shù)據(jù)均被廢棄，并當(dāng)讀回周期啟動(dòng)時(shí)可以由來自芯體存儲(chǔ)器的數(shù)據(jù)所取代。對(duì)系統(tǒng)用戶進(jìn)行的每次載入存取，復(fù)位對(duì)應(yīng)于頁(yè)面內(nèi)部所選字節(jié)地址的字節(jié)標(biāo)志，使這些地址在讀回周期期間，將不會(huì)從芯體存儲(chǔ)器加以寫入。這樣，當(dāng)載回周期啟動(dòng)，且寫高速緩沖存儲(chǔ)器83開始將其內(nèi)容載入高壓頁(yè)面區(qū)段43-46以準(zhǔn)備寫入芯體存儲(chǔ)器時(shí)，寫高速緩沖存儲(chǔ)器83將保留新載入的數(shù)據(jù)。
每個(gè)字線鎖存存儲(chǔ)體51-54具有其自己的頁(yè)面區(qū)段標(biāo)志47-50。在載入周期開始時(shí)，所有頁(yè)面區(qū)段標(biāo)志47-50被復(fù)位意味著無字線鎖存存儲(chǔ)51-54，因而無頁(yè)面區(qū)段被使能。如果至少有一個(gè)字節(jié)載入寫高速緩沖存儲(chǔ)器83的頁(yè)面區(qū)段，則對(duì)相應(yīng)的頁(yè)面區(qū)段標(biāo)志47-50置位，由此啟動(dòng)字線鎖存存儲(chǔ)體，后者按頁(yè)面區(qū)段讀出線99-102定義的那樣控制相應(yīng)的芯體存儲(chǔ)器頁(yè)面區(qū)段。載入周期通過與現(xiàn)有技術(shù)中相同的超時(shí)周期約定終止。
從此時(shí)刻起，編程控制屬于寫狀態(tài)機(jī)77。WSM具有驅(qū)動(dòng)內(nèi)部字地址位的能力，為的是通過Y選通晶體管63-66掃描寫高速緩沖存儲(chǔ)器83和所選的芯體存儲(chǔ)器頁(yè)面。圖4A-4C表示W(wǎng)SM的一個(gè)工作流程圖，它包括在不同指令模式下所需的指令通道。對(duì)于編程指令模式，緊接著載入周期超時(shí)期間后，WSM啟動(dòng)讀回周期。讀回周期內(nèi)每個(gè)讀字步驟有四個(gè)階段，如下所述。
階段1SRAM列調(diào)整到大約VCC/2。正是在該調(diào)整期間，WSM77可以改變字地址而不使SRAM的內(nèi)容遭受干擾。采用更新的字地址，使數(shù)據(jù)讀出放大器67和奇偶性讀出放大器69訪問芯體，而老的原始數(shù)據(jù)加上奇偶位貝提供給ECC電路73。
階段2當(dāng)ECC73完成誤差校正時(shí)，如果原始數(shù)據(jù)必須校正，則在其輸出端將有有效數(shù)據(jù)，并打出誤差信號(hào)ERR。同時(shí)，SRAM將字節(jié)標(biāo)志鎖定于其輸出端，并在下一個(gè)字步驟之前維持其鎖定。
階段3讀回RB門81將ECC73的輸出端連接到寫高速緩沖存儲(chǔ)器83的輸出，同時(shí)由WSM77鑒別字節(jié)標(biāo)志。
階段4一個(gè)字內(nèi)的每個(gè)字節(jié)都有其本身的SRAM寫時(shí)鐘信號(hào)(未圖示)，它僅在前階段期間當(dāng)相應(yīng)的字節(jié)標(biāo)志已作為置位讀取時(shí)才來自WSM77。如果字節(jié)標(biāo)志已作為復(fù)位讀取，則意味著該位置保留最新載入的數(shù)據(jù)，寫高速緩沖存儲(chǔ)器SRAM將不為相應(yīng)的字節(jié)接收寫時(shí)鐘，故新載入的數(shù)據(jù)將保存在寫高速緩沖存儲(chǔ)器內(nèi)。
在整個(gè)讀回周期，WSM77監(jiān)視ECC誤差信號(hào)ERR111，如圖4A的階段2所示。當(dāng)一字利用校正它的ECC73加以讀回時(shí)，使ERR信號(hào)置位，而WSM將使相應(yīng)的字線鎖存存儲(chǔ)體51-54的頁(yè)面區(qū)段標(biāo)志47-50置位，如并未已被載入周期置位的話。
現(xiàn)在，WSM77啟動(dòng)芯片上的高壓泵(未圖示)，然后，開始擦除階段。只有具有置位頁(yè)面區(qū)段標(biāo)志47-50的字線鎖存存儲(chǔ)體51-54將接收該擦除電壓。相應(yīng)的芯體存儲(chǔ)頁(yè)面區(qū)段得以擦除。WSM77還記錄芯片上的定時(shí)器(未圖示)，來結(jié)束該擦除階段。在擦除時(shí)間結(jié)尾，WSM77進(jìn)行擦除恢復(fù)，即使所選讀出線區(qū)段上的高壓放電。
接下來，WSM77開始載回周期。它再次掃描字地址空間，并且，每個(gè)載入字步驟都具有四個(gè)階段，如下所述。
階段1SRAM各列調(diào)整到大約VCC/2。正是在該調(diào)整期間，WSM可以改變字地址而不會(huì)干擾SRAM的內(nèi)容。
階段2SRAM讀出放大器(未圖示)讀取新數(shù)據(jù)，在下一個(gè)字步驟之前，它將維持鎖存在SRAM輸出端87。
階段3ECC73切換至奇偶性發(fā)生模式，并把其輸入端通過數(shù)據(jù)總線107連接到SRAM的輸出端87。此多路調(diào)制功能由主鎖存寄存器71加以傳送，后者具有由讀回信號(hào)RB103和載回信號(hào)LB104控制的雙輸入端。RB和LB均由WSM控制。在階段3的末尾，準(zhǔn)備ECC73輸出的奇偶位89，并將有效的新的奇偶性信息提供給總線109，連同SRAM的數(shù)據(jù)位87一起寫入。
階段4SRAM輸出緩沖器87驅(qū)動(dòng)總線107，ECC奇偶性輸出緩沖器89驅(qū)動(dòng)總線109，它通過合適的Y選通晶體管63-66和芯體位線將新的字寫入高壓頁(yè)面區(qū)段43-46。
WSM77啟動(dòng)寫入階段。再一次，只有具有置位頁(yè)面區(qū)段標(biāo)志47-50的字線鎖存存儲(chǔ)體51-54將向其頁(yè)面區(qū)段讀出線99-102發(fā)送高的編程電壓。在每個(gè)有源存儲(chǔ)塊段59-62中，只有具有置位高壓頁(yè)面鎖存器的位線將實(shí)際得到該高壓，并由此寫到所選芯體行上的存儲(chǔ)單元。所選字線57也得到該高壓。WSM77記錄芯片上的定時(shí)器以結(jié)束該寫入階段。在寫入時(shí)間末尾，WSM77執(zhí)行位線恢復(fù)，即，使所選位線上的高壓放電，然后使字線恢復(fù)。現(xiàn)在，WSM77使芯片上的高壓泵放電，并在退出時(shí)使芯片控制轉(zhuǎn)送到ATD電路，由此使芯片可以開始讀模式。
通過將3個(gè)新的位引入記錄WSM77之寫狀態(tài)的現(xiàn)有技術(shù)方法，本發(fā)明的電路同樣實(shí)現(xiàn)可中斷的載入周期。在載入周期的開始，使所有3個(gè)新的狀態(tài)位均復(fù)位；并在寫周期期間于不同的點(diǎn)得到置位，如下所述。
位載入超時(shí)報(bào)警一在載入周期的總超時(shí)周期經(jīng)歷了75％之后，加以置位，并在W8M退出前一著保持置位。
位擦除有效一在讀回和擦除階段期間置位。
位寫入有效一在裝回和寫入階段期間置位。
一個(gè)典型的可中斷載入周期將遵循以下流程部分1用戶系統(tǒng)通過載入模式ID，開始寫高速緩沖存儲(chǔ)器的清除加上只載入，模式ID清除寫高速緩沖存儲(chǔ)器SRAM并告知芯片在完成載入周期后不要繼續(xù)芯體的更新。如果在該載入周期，更高優(yōu)先權(quán)的中斷要求到達(dá)，則用戶系統(tǒng)可以安全地許可中斷請(qǐng)求，并推遲該載入周期。在退出其它過程時(shí)，用戶系統(tǒng)應(yīng)按如下來使用狀態(tài)詢問能力-通過在同一地址連續(xù)的讀周期，檢驗(yàn)觸發(fā)位(toggle bit)是否仍有效，即WSM是否仍有效。如果觸發(fā)位正在觸發(fā)，則用戶系統(tǒng)應(yīng)當(dāng)檢驗(yàn)載入超時(shí)報(bào)警位。后者如果仍為復(fù)位，則用戶系統(tǒng)仍有至少25％的總載入周期的超時(shí)周期去結(jié)束載入數(shù)據(jù)，故可以安全地恢復(fù)載入周期。如果觸發(fā)位正在觸發(fā)，但載入超時(shí)報(bào)警位業(yè)已置位，則用戶系統(tǒng)應(yīng)讓芯片完成該超時(shí)間隔并嘗試在觸發(fā)位停止觸發(fā)，即表示W(wǎng)SM不再有效之后恢復(fù)載入。
-如果觸發(fā)位不再有效，用戶系統(tǒng)可以進(jìn)行部分2。
部分2只載入應(yīng)當(dāng)作為模式ID載入，以繼續(xù)具有中斷能力的載入周期。通過狀態(tài)詢問提供的符號(hào)交換應(yīng)如上所述那樣采用。
部分3在完成載入周期時(shí)；即當(dāng)不管所有中斷，用戶系統(tǒng)已經(jīng)設(shè)法將所有的新字節(jié)載入所選的頁(yè)面，或當(dāng)用戶系統(tǒng)可以阻塞所有更高優(yōu)先權(quán)的中斷時(shí)，可以將最終的載入加上編程模式ID提供給芯片，讓它用寫高速緩沖存儲(chǔ)器內(nèi)的新數(shù)據(jù)更新芯體。
實(shí)際上，最終載入可以是空的。芯片將觀察規(guī)則的載入周期超時(shí)間隔并繼續(xù)編程。正是因?yàn)樽罱K載入周期可能為空，故可以中斷該最終載入模式。由于該芯片是利用芯片上定時(shí)器計(jì)數(shù)載入超時(shí)的，故中斷將并不防止芯片進(jìn)入編程。事實(shí)上，在提供最終載入加上編程模式ID之后，用戶系統(tǒng)可以服務(wù)于另外的過程。
權(quán)利要求
1.一種電可擦可編程只讀存儲(chǔ)器EEPROM，包括主存儲(chǔ)芯體，它包括排列成行與列矩陣的多個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元進(jìn)一步分為多個(gè)存儲(chǔ)單位，每個(gè)存儲(chǔ)單位包括一數(shù)據(jù)字部分和一奇偶位部分；供存取存儲(chǔ)單位之?dāng)?shù)據(jù)字部分的數(shù)據(jù)總線；供存取存儲(chǔ)單位之奇偶位部分的奇偶性總線，其特征在于，所述EEPROM存儲(chǔ)器還包括有選擇地鎖存于所述數(shù)據(jù)總線和奇偶性總線用的主鎖存器；誤差校正控制ECC供接收來自所述主鎖存器鎖存于數(shù)據(jù)總線和奇偶性總線內(nèi)容的部件，所述ECC部件有選擇地產(chǎn)生不是對(duì)應(yīng)于所述奇偶位部分的經(jīng)校正過的數(shù)據(jù)字，就是對(duì)應(yīng)于所述數(shù)據(jù)字部分的一組新的奇偶位；以及有選擇地將來自所述ECC部件的所述校正過的數(shù)據(jù)字發(fā)送到一組輸入和輸出引線的路徑選擇裝置；其輸出裝置耦合到所述數(shù)據(jù)總線的寫高速緩沖存儲(chǔ)器，所述寫高速緩沖存儲(chǔ)器有選擇地接收來自所述ECC部件的已校正過的數(shù)據(jù)字。
2.如權(quán)利要求1所述的存儲(chǔ)器，其特征在于，每個(gè)數(shù)據(jù)字部分包括一多字節(jié)數(shù)據(jù)字，所述奇偶位數(shù)與多字節(jié)數(shù)據(jù)字位數(shù)之比為50％以下。
3.如權(quán)利要求1所述的存儲(chǔ)器，其特征在于，所述存儲(chǔ)芯體進(jìn)一步劃分為單獨(dú)可擦和可編程的子頁(yè)面區(qū)段，它包括多個(gè)所述的存儲(chǔ)單位，每個(gè)子頁(yè)面區(qū)段由通過區(qū)段選擇器件耦合到區(qū)段讀出線的區(qū)段選擇線定義，該區(qū)段讀出線轉(zhuǎn)而耦合到子頁(yè)面區(qū)段內(nèi)所有的所述存儲(chǔ)單位，每個(gè)子頁(yè)面區(qū)段可通過所述區(qū)段選擇器件單獨(dú)訪問，每個(gè)子頁(yè)面區(qū)段成為存儲(chǔ)頁(yè)面的一個(gè)積分因子。
4.如權(quán)利要求2所述的存儲(chǔ)器，其特征在于，所述輸入/輸出引線分組為單字節(jié)長(zhǎng)度的單元，所述路徑選擇裝置按順序?qū)碜运鯡CC部件的已校正過的數(shù)據(jù)字的每個(gè)字節(jié)發(fā)送到所述輸入/輸出引線的字節(jié)長(zhǎng)度單元。
5.如權(quán)利要求3所述的存儲(chǔ)器；其特征在于進(jìn)一步包括將編程和擦除電壓電平傳送到所述子頁(yè)面區(qū)段之每個(gè)存儲(chǔ)單位的高壓頁(yè)面，所述高壓頁(yè)面劃分為單獨(dú)并可選擇地激活的高壓區(qū)段，每個(gè)高壓頁(yè)面區(qū)段均為容量相同且對(duì)應(yīng)于分立的子頁(yè)面區(qū)段的容量。
6.如權(quán)利要求1所述的存儲(chǔ)器；其特征在于進(jìn)一步包括奇偶位路徑選擇驅(qū)動(dòng)器，有選擇地將所述一組新的奇偶位從所述ECC部件耦合到所述奇偶性總線。
7.如權(quán)利要求1所述的存儲(chǔ)器，其特征在于所述寫高速緩沖存儲(chǔ)器小于主存儲(chǔ)器芯體，并設(shè)置成多個(gè)一字節(jié)長(zhǎng)度的數(shù)據(jù)單元。
8.如權(quán)利要求2或7所述的存儲(chǔ)器，其特征在于；所述寫高速緩沖存儲(chǔ)器具有為每個(gè)數(shù)據(jù)字節(jié)接收獨(dú)立的寫控制信號(hào)用的裝置。
9.如權(quán)利要求7所述的存儲(chǔ)器，其特征在于進(jìn)一步包括輸入數(shù)據(jù)路徑選擇裝置；用以從所述輸入/輸出引線接收字節(jié)長(zhǎng)度輸入，將所述字節(jié)長(zhǎng)度輸入置入到長(zhǎng)度等于存儲(chǔ)器單元之?dāng)?shù)據(jù)字部分的數(shù)據(jù)輸入字，并順序地將所述數(shù)據(jù)輸入字的每個(gè)字節(jié)存入所述高速緩沖存儲(chǔ)器。
10.如權(quán)利要求9所述的存儲(chǔ)器，其特征在于，所述寫高速緩沖存儲(chǔ)器進(jìn)一步包括高速緩沖存儲(chǔ)器標(biāo)志位，選擇性的高速緩沖存儲(chǔ)器標(biāo)志位響應(yīng)于所述寫高速緩沖存儲(chǔ)器內(nèi)存儲(chǔ)的數(shù)據(jù)而被激活。
11.如權(quán)利要求10所述的存儲(chǔ)器，其特征在于進(jìn)一步包括一耦合的寫狀態(tài)機(jī)，以監(jiān)視所述ECC部件，而其中所述寫狀態(tài)機(jī)激活所述寫高速緩沖存儲(chǔ)器內(nèi)的標(biāo)志位以響應(yīng)產(chǎn)生校正過的數(shù)據(jù)字的ECC部件。
全文摘要
一種區(qū)段可編程EEPROM存儲(chǔ)器，它結(jié)合芯片上寫高速緩沖存儲(chǔ)器(83)用作緩沖器。EEPROM主存儲(chǔ)芯體劃分為存儲(chǔ)頁(yè)面(32)，每個(gè)存儲(chǔ)頁(yè)面進(jìn)一步劃分為子頁(yè)面區(qū)段(59－62)，每個(gè)子頁(yè)面區(qū)段保持大批多字節(jié)數(shù)據(jù)字。存儲(chǔ)頁(yè)面內(nèi)的子頁(yè)面區(qū)段可以單獨(dú)或一起進(jìn)行編程和擦除周期。該EEPROM存儲(chǔ)器結(jié)合ECC部件(73)用來恢復(fù)和刷新存儲(chǔ)芯體中丟失的數(shù)據(jù)。EEPROM存儲(chǔ)器還能中斷載入周期。
文檔編號(hào)G06F12/08GK1607609SQ03106039
公開日2005年4月20日 申請(qǐng)日期1996年2月22日 優(yōu)先權(quán)日1995年3月17日
發(fā)明者喬治·斯馬杜, 埃米爾·蘭布朗克 申請(qǐng)人:愛特梅爾股份有限公司