一種數(shù)據(jù)存儲系統(tǒng)的制作方法
【專利摘要】本實用新型提供了一種數(shù)據(jù)存儲系統(tǒng)，包括：充電接口、鋰電池、電源管理電路、主控芯片、N個FSMC接口外圍電路、SDIO接口外圍電路、N個電源開關(guān)、eMMC電源開關(guān)，F(xiàn)SMC接口外圍電路至少包括N個NAND FLASH，SDIO接口外圍電路至少包括一個eMMC。在本實用新型中，同時采用NAND FLASH和eMMC，提高了系統(tǒng)的存儲容量，以及在檢測到電源管理電路由鋰電池供電時，優(yōu)先將數(shù)據(jù)存儲到功耗較低的NAND FLASH中，在檢測到電源管理電路由充電接口供電時才將NAND FLASH中的數(shù)據(jù)轉(zhuǎn)存到功耗較高的eMMC中，降低了數(shù)據(jù)存儲系統(tǒng)整體的功耗，從而實現(xiàn)了數(shù)據(jù)存儲系統(tǒng)的大容量和低功耗的兼得。
【專利說明】
一種數(shù)據(jù)存儲系統(tǒng)
技術(shù)領(lǐng)域
[0001 ]本申請涉及數(shù)據(jù)存儲領(lǐng)域，特別涉及一種數(shù)據(jù)存儲系統(tǒng)。
【背景技術(shù)】
[0002] 目前，數(shù)據(jù)存儲系統(tǒng)中，使用的芯片主要有FRAM(ferromagnetic random access memory，鐵電存儲器）、FLASH(Flash Memory，閃存）、eMMC(Embedded Multi Media Card)、 PATA(Parallel ATA)和SATA(Serial ATA)〇
[0003] 但是，在數(shù)據(jù)存儲系統(tǒng)中，若使用?1^1^1^11、611(：、?4了4和34了4中的某一種芯片， 大容量和低功耗不可兼得。 【實用新型內(nèi)容】
[0004] 為解決上述技術(shù)問題，本申請實施例提供一種數(shù)據(jù)存儲系統(tǒng)，以達(dá)到數(shù)據(jù)存儲系 統(tǒng)的大容量和低功耗兼得的目的，技術(shù)方案如下：
[0005] -種數(shù)據(jù)存儲系統(tǒng)，包括:充電接口、鋰電池、電源管理電路、主控芯片、N個可變靜 態(tài)存儲控制器FSMC接口外圍電路、安全數(shù)字輸入輸出卡SDI0接口外圍電路、eMMC電源開關(guān) 和N個電源開關(guān)，所述FSMC接口外圍電路至少包括N個NAND FLASH，所述SDI0接口外圍電路 至少包括一個eMMC，所述N為大于1的整數(shù)；
[0006] 所述充電接口與所述電源管理電路的第一輸入端相連，所述鋰電池與所述電源管 理電路的第二輸入端相連，所述電源管理電路的輸出端與所述主控芯片相連；
[0007] 所述主控芯片的FSMC接口分別連接N個所述FSMC接口外圍電路，各個FSMC接口外 圍電路各自連接一個所述電源開關(guān)，各個電源開關(guān)的第一輸入端各自與所述主控芯片的通 用輸入/輸出GPI0接口相連，各個電源開關(guān)的第二輸入端各自與所述電源管理電路的輸出 端相連；
[0008] 所述SDI0接口外圍電路和所述主控芯片的SDI0接口相連，所述eMMC電源開關(guān)分別 與所述主控芯片的GPI0接口、所述電源管理電路的輸出端和所述SDI0接口外圍電路相連。
[0009] 優(yōu)選的，所述N個FSMC接口外圍電路中的任意一個FSMC接口外圍電路還包括:第一 電阻R84、第二電阻R85、第三電阻R87、第四電阻R88、第五電阻R89、第一電容C56、第二電容 C57、第三電容C58、第四電容C59、第五電容C60和第六電容C61;
[0010] 第三電阻R87的第一端與相應(yīng)的NAND FLASH的第一中斷引腳R/B#和第二中斷引腳 R/B2#相連，第三電阻R87的第二端與所述主控芯片的FSMC接口相連；
[0011] 第四電阻R88的第一端與相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相連，第 四電阻R88的第二端與第三電阻R87的第二端相連；
[0012] 第一電阻R84的第一端與相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相連，第 一電阻R84的第二端與相應(yīng)的NAND FLASH的第二片選引腳CE2#相連；
[0013] 第二電阻R85的第一端與相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相連，第 二電阻R85的第二端與相應(yīng)的NAND FLASH的第一片選引腳CE#相連；
[0014] 第五電阻R89的第一端與相應(yīng)的NAND FLASH的寫保護(hù)引腳WP#相連，第五電阻R89 的第二端接地，第六電容C61的第一端與第五電阻R89的第一端相連，第六電容C61的第二端 接地；
[0015] 第二電容C57的第一端分別與相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH和相 應(yīng)的NAND FLASH的第一電源引腳VCC_0相連，第二電容C57的第二端與相應(yīng)的NAND FLASH的 第二電源引腳VSS_0相連并接地；
[0016] 第一電容C56的第一端與相應(yīng)的NAND FLASH的第八電源引腳VSS_3相連并接地，第 一電容C56的第二端與相應(yīng)的NAND FLASH的第五電源引腳VCC_2相連；
[0017] 第三電容C58的第一端分別與相應(yīng)的NAND FLASH的第七電源引腳VCC和第四電容 C59的第一端相連，第三電容C58的第二端與相應(yīng)的NAND FLASH的第六電源引腳VSS_2相連 并接地；
[0018] 第四電容C59的第二端接地，第四電容C59的第一端分別與相應(yīng)的NAND FLASH的第 五電源引腳VCC_2和相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相連；
[0019] 第五電容C60的第一端分別與相應(yīng)的NAND FLASH的第三電源引腳VCCj和第一電 容C56的第二端相連，第五電容C60的第二端與相應(yīng)的NAND FLASH的第四電源引腳VSSj相 連并接地。
[0020]優(yōu)選的，所述N個電源開關(guān)中的任意一個電源開關(guān)包括:第六電阻R20、第七電阻 R21 和第一MOSFET U5;
[0021 ]第七電阻R21的第一端作為電源開關(guān)的第一輸入端，與所述主控芯片的GPI0接口 相連，第七電阻R21的第二端分別與第六電阻R20的第一端和第一MOSFET U5的柵極相連，第 六電阻R20的第二端與電源管理電路的輸出端VCC_D3V3相連，第一MOSFET U5的源極與第六 電阻R20的第二端相連，第一MOSFET U5的漏極作為電源開關(guān)的輸出端VCC_D3V3_ NANDFLASH〇
[0022] 優(yōu)選的，所述eMMC電源開關(guān)包括:第八電阻R44、第九電阻R45和第二MOSFET U13;
[0023]第九電阻R45的第一端與所述主控芯片的GPI0接口相連，第九電阻R45的第二端分 別與第八電阻R44的第一端和第二MOSFET U13的柵極相連，第八電阻R44的第二端分別與第 二MOSFET U13的源極和電源管理電路的輸出端VCC_D3V3相連；
[0024] 第二MOSFET U13的漏極作為eMMC電源開關(guān)的輸出端VCC_D3V3_eMMC，與所述eMMC 相連。
[0025] 優(yōu)選的，所述SDI0接口外圍電路還包括:第一上拉電阻R82、第二上拉電阻R81、第 三上拉電阻R80、第四上拉電阻R79、第五上拉電阻R78、第六上拉電阻R77、第七上拉電阻 R76、第八上拉電阻R75、第九上拉電阻R74、第十上拉電阻R73、第七電容C50、第八電容C51、 第九電容C52、第十電容C53、第^-一電容C54和第十二電容C55;
[0026] 第一上拉電阻R82的第一端與eMMC的第一數(shù)據(jù)引腳DAT0相連，第二上拉電阻R81的 第一端與所述eMMC的第二數(shù)據(jù)引腳DAT1相連，第三上拉電阻R80的第一端與所述eMMC的第 三數(shù)據(jù)引腳DAT2相連，第四上拉電阻R79的第一端與所述eMMC的第四數(shù)據(jù)引腳DAT3相連，第 五上拉電阻R78的第一端與所述eMMC的第五數(shù)據(jù)引腳DAT4相連，第六上拉電阻R77的第一端 與所述eMMC的第六數(shù)據(jù)引腳DAT5相連，第七上拉電阻R76的第一端與所述eMMC的第七數(shù)據(jù) 引腳DAT6相連，第八上拉電阻R75的第一端與所述eMMC的第八數(shù)據(jù)引腳DAT7相連，第九上拉 電阻R74的第一端與所述eMMC的命令引腳CMD相連，第十上拉電阻R73的第一端與所述eMMC 的復(fù)位引腳RST_N相連；
[0027] 第一上拉電阻R82的第二端、第二上拉電阻R81的第二端、第三上拉電阻R80的第二 端、第四上拉電阻R79的第二端、第五上拉電阻R78的第二端、第六上拉電阻R77的第二端、第 七上拉電阻R76的第二端、第八上拉電阻R75的第二端、第九上拉電阻R74的第二端和第十上 拉電阻R73的第二端均與所述eMMC電源開關(guān)的輸出端VCC_D3V3_eMMC相連；
[0028] 第七電容C50的第一端分別與所述eMMC的第一電源引腳VCC1、第二電源引腳VCC2、 第三電源引腳VCC3和第四電源引腳VCC4相連，第七電容C50的第二端接地；
[0029] 第八電容C51的第一端分別與第七電容C50的第一端和所述eMMC電源開關(guān)的輸出 端VCC_D3V3_e^C相連，第八電容C51的第二端分別與所述e麗C的第^^一電源引腳VSS1、第 十二電源引腳VSS2、第十三電源引腳VSS3和第十四電源引腳VSS4相連；
[0030] 第九電容C52的第一端分別與所述eMMC的第五電源引腳VCCQ1、第六電源引腳 VCCQ2、第七電源引腳VCCQ3、第八電源引腳VCCQ4和第九電源引腳VCCQ5相連，第九電容C52 的第二端接地；
[0031] 第十電容C53的第一端分別與第九電容C52的第一端和所述eMMC電源開關(guān)的輸出 端VCC_D3V3_eMMC相連，第十電容C53的第二端分別與所述eMMC的第十五電源引腳VSSQ1、第 十六電源引腳VSSQ2、第十七電源引腳VSSQ3、第十八電源引腳VSSQ4和第十九電源引腳 VSSQ5相連；
[0032] 第^^一電容C54的第一端與所述eMMC的第十電源引腳VDD頂相連，第^^一電容C54 的第二端分別與所述e麗C的第十五電源引腳VSSQ1、第十六電源引腳VSSQ2、第十七電源引 腳VSSQ3、第十八電源引腳VSSQ4和第十九電源引腳VSSQ5相連，第十二電容C55的第一端與 第十一電容C54的第一端相連，第十二電容C55的第二端與第^^一電容C54的第二端相連。 [0033] 優(yōu)選的，所述電源管理電路包括:第十電阻R14、第十一電阻R15、第十二電阻R107、 第十三電阻R108、第十三電容C31、第十四電容C32、第十五電容C33、第十六電容C34、第十七 電容C114、二極管D105、電感線圈L3和電源管理芯片U9;
[0034]二極管D105的陽極作為所述電源管理電路的第一輸入端，與所述充電接口相連， 二極管D105的陰極分別與電源管理芯片U9的第一引腳RUN、第六引腳VIN和第七引腳SYNC相 連，第十二電阻R107的第一端作為所述電源管理電路的第二輸入端，分別與所述鋰電池和 二極管D105的陰極相連，第十二電阻R107的第二端與第十三電阻R108的第一端相連，第十 三電阻R108的第二端接地；
[0035] 第十七電容C114的第一端與第十二電阻R107的第一端相連，第十七電容C114的第 二端接地；
[0036]第十四電容C32的第一端與二極管D105的陰極相連，第十四電容C32的第二端接 地；
[0037] 電源管理芯片U9的第二引腳ITH與第十五電容C33的第一端相連，第十五電容C33 的第二端接地；
[0038]電源管理芯片U9的第五引腳SW與電感線圈L3的第一端相連，電感線圈L3的第二端 分別與第十三電容C31的第一端、第十電阻R14的第一端和第十六電容C34的第一端相連； [0039] 第十三電容C31的第二端與電源管理芯片U9的第三引腳VFB相連，第十電阻R14的 第二端與第十一電阻R15的第一端相連，第十一電阻R15的第二端接地；
[0040]第十六電容C34的第一端作為電源管理電路的輸出端VCC_D3V3,第十六電容C34的 第二端接地。
[0041 ] 優(yōu)選的，所述N等于8。
[0042] 優(yōu)選的，還包括:三八譯碼器U4、第十四電阻R19和第十八電容C21;
[0043] 第十四電阻R19的第一端與三八譯碼器U4的第六引腳E3相連，第十四電阻R19的第 二端分別與三八譯碼器U4的第十六引腳VCC和第十八電容C21的第一端相連；
[0044]第十八電容C21的第一端與所述電源管理電路的輸出端VCC_D3V3相連，第十八電 容C21的第二端接地；
[0045] 三八譯碼器U4的第一引腳A0、第二引腳A1、第三引腳A2、第四引腳亙和第五引腳 ￡2均與所述主控芯片的GPI0接口相連，三八譯碼器U4的第八引腳GND接地；
[0046] 三八譯碼器U4的第七引腳歹7與電源開關(guān)K8的第一輸入端相連，三八譯碼器U4的第 十五引腳歹〇與電源開關(guān)K1的第一輸入端相連，三八譯碼器U4的第十四引腳n與電源開關(guān) K2的第一輸入端相連，三八譯碼器U4的第十三引腳歹2與電源開關(guān)K3的第一輸入端相連，三 八譯碼器U4的第十二引腳歹3與電源開關(guān)K4的第一輸入端相連，三八譯碼器U4的第十一引腳 .F4與電源開關(guān)K5的第一輸入端相連，三八譯碼器U4的第十引腳與電源開關(guān)K6的第一輸 入端相連，三八譯碼器U4的第九引腳f 6與電源開關(guān)K7的第一輸入端相連。
[0047] 優(yōu)選的，所述主控芯片為型號為STM32F207IE的芯片。
[0048] 優(yōu)選的，任意一個NAND FLASH為型號為MT29F16G08AJADAWP的NAND FLASH;
[0049] 所述eMMC為型號為MTFC16GJDEC-4M IT的eMMC。
[0050] 與現(xiàn)有技術(shù)相比，本申請的有益效果為：
[0051 ] 在本申請中，由于NAND FLASH的功耗要比eMMC小將近一半，因此主控芯片在檢測 到所述電源管理電路由所述鋰電池供電，且N片所述NAND FLASH的存儲空間未存滿數(shù)據(jù)時， 通過所述主控芯片的GPI0接口控制相應(yīng)的電源開關(guān)接通，使相應(yīng)的NAND FLASH電源接通， 而保持eMMC電源處于關(guān)閉狀態(tài)，優(yōu)先將數(shù)據(jù)存儲到NAND FLASH中，以達(dá)到降低功耗的目的。 [0052]主控芯片在檢測到電源管理電路由充電接口供電，且未接收到數(shù)據(jù)讀寫任務(wù)時， 通過所述主控芯片的GPI0接口控制相應(yīng)的電源開關(guān)接通，并通過所述主控芯片的GPI0接口 控制所述eMMC電源開關(guān)接通，從而接通相應(yīng)的NAND FLASH的電源和e麗C的電源，并將NAND FLASH的數(shù)據(jù)轉(zhuǎn)存到eMMC中，以便在再次檢測到所述電源管理電路由所述鋰電池供電時，數(shù) 據(jù)存儲系統(tǒng)繼續(xù)選用功耗更低的NAND FLASH作為存儲介質(zhì)。
[0053]由于同時采用NAND FLASH和eMMC，因此提高了系統(tǒng)的存儲容量，以及在檢測到所 述電源管理電路由所述鋰電池供電時，優(yōu)先將數(shù)據(jù)存儲到功耗較低的NAND FLASH中，在檢 測到電源管理電路由充電接口供電時才將NAND FLASH中的數(shù)據(jù)轉(zhuǎn)存到功耗較高的eMMC中， 降低了數(shù)據(jù)存儲系統(tǒng)整體的功耗，從而實現(xiàn)了數(shù)據(jù)存儲系統(tǒng)的大容量和低功耗的兼得。
【附圖說明】
[0054]為了更清楚地說明本申請實施例中的技術(shù)方案，下面將對實施例描述中所需要使 用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對于 本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其 他的附圖。
[0055]圖1是本實用新型提供的數(shù)據(jù)存儲系統(tǒng)的一種邏輯結(jié)構(gòu)示意圖；
[0056]圖2是本實用新型提供的FSMC接口外圍電路的一種電氣原理示意圖；
[0057]圖3是本實用新型提供的電源開關(guān)的一種電氣原理示意圖；
[0058]圖4是本實用新型提供的eMMC電源開關(guān)的一種電氣原理不意圖；
[0059]圖5是本實用新型提供的SDI0接口外圍電路的一種電氣原理示意圖；
[0060]圖6是本實用新型提供的電源管理電路的一種電氣原理示意圖；
[0061]圖7是本實用新型提供的GPI0接口外圍電路的一種電氣原理示意圖。
【具體實施方式】
[0062]下面將結(jié)合本申請實施例中的附圖，對本申請實施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例?；?本申請中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他 實施例，都屬于本申請保護(hù)的范圍。
[0063] 實施例一
[0064] 請參見圖1，其示出了本實用新型提供的數(shù)據(jù)存儲系統(tǒng)的一種邏輯結(jié)構(gòu)示意圖，數(shù) 據(jù)存儲系統(tǒng)包括:充電接口、鋰電池、電源管理電路、主控芯片、N個FSMC(Flexible Static Memory Controller，可變靜態(tài)存儲控制器）接口外圍電路、SDI0(Secure Digital Input and Output Card，安全數(shù)字輸入輸出卡)接口外圍電路、eMMC電源開關(guān)、eMMC、N個電源開關(guān) 和N個NAND FLASH。
[0065] 在圖1中，N個電源開關(guān)分別表示為K1、K2、…、KN;N個NAND FLASH分別表示為NAND FLASH 1、NAND FLASH 2、…、NAND FLASH N;N個FSMC接口外圍電路分別表示為FSMC接口外 圍電路1、FSMC接口外圍電路2、…、FSMC接口外圍電路N。
[0066]在本實施例中，N為大于1的整數(shù)。
[0067]所述充電接口與所述電源管理電路的第一輸入端相連，所述鋰電池與所述電源管 理電路的第二輸入端相連，所述電源管理電路的輸出端與所述主控芯片相連。
[0068] 所述主控芯片的FSMC接口分別連接N個所述FSMC接口外圍電路和N個所述NAND FLASH，各個FSMC接口外圍電路各自連接一個所述NAND FLASH和一個所述電源開關(guān)，各個電 源開關(guān)的第一輸入端各自與所述主控芯片的GPI0(General Purpose Input Output，通用 輸入/輸出）接口相連，各個所述第i個第一電源開關(guān)的第二輸入端各自與所述電源管理電 路的輸出端相連。
[0069] 所述eMMC分別與所述SDI0接口外圍電路和所述主控芯片的SDI0接口相連，所述 eMMC電源開關(guān)分別與所述主控芯片的GPI0接口、所述電源管理電路的輸出端和所述SDI0接 口外圍電路相連。
[0070]所述主控芯片在接收到數(shù)據(jù)寫入任務(wù)時，所述主控芯片若檢測到所述電源管理電 路由所述鋰電池供電，且N個所述NAND FLASH的存儲空間未存滿數(shù)據(jù)，則通過所述主控芯片 的GPI0接口控制待寫入數(shù)據(jù)的NAND FLASH對應(yīng)的電源開關(guān)接通，在所述待寫入數(shù)據(jù)的NAND FLASH對應(yīng)的電源開關(guān)接通后，通過所述主控芯片的FSMC接口向所述待寫入數(shù)據(jù)的NAND FLASH中寫入數(shù)據(jù);若所述主控芯片檢測到所述電源管理電路由所述鋰電池供電，且N個所 述NAND FLASH的存儲空間存滿數(shù)據(jù)時，通過所述主控芯片的GPIO接口控制所述eMMC電源開 關(guān)接通，在所述eMMC電源開關(guān)接通后，通過所述主控芯片的SD10接口向所述eMMC中寫入數(shù) 據(jù)。
[0071]所述主控芯片在檢測到所述電源管理電路由充電接口供電，且未接收到數(shù)據(jù)讀寫 任務(wù)時，通過所述主控芯片的GPI0接口控制存儲有數(shù)據(jù)的NAND FLASH對應(yīng)的電源開關(guān)接 通，并通過所述主控芯片的GPI0接口控制所述eMMC電源開關(guān)接通，在將所述存儲有數(shù)據(jù)的 NAND FLASH對應(yīng)的電源開關(guān)接通和所述eMMC電源開關(guān)接通后，將所述存儲有數(shù)據(jù)的NAND FLASH內(nèi)存儲的數(shù)據(jù)轉(zhuǎn)存到所述eMMC中。
[0072] 在本申請中，由于NAND FLASH的功耗要比e麗C小將近一半，因此主控芯片在檢測 到所述電源管理電路由所述鋰電池供電，且N片所述NAND FLASH的存儲空間未存滿數(shù)據(jù)時， 通過所述主控芯片的GPI0接口控制相應(yīng)的電源開關(guān)接通，使相應(yīng)的NAND FLASH電源接通， 而保持eMMC電源處于關(guān)閉狀態(tài)，優(yōu)先將數(shù)據(jù)存儲到NAND FLASH中，以達(dá)到降低功耗的目的。 [0073]主控芯片在檢測到電源管理電路由充電接口供電，且未接收到數(shù)據(jù)讀寫任務(wù)時， 通過所述主控芯片的GPI0接口控制相應(yīng)的電源開關(guān)接通，并通過所述主控芯片的GPI0接口 控制所述eMMC電源開關(guān)接通，從而接通相應(yīng)的NAND FLASH的電源和e麗C的電源，并將NAND FLASH的數(shù)據(jù)轉(zhuǎn)存到eMMC中，以便在再次檢測到所述電源管理電路由所述鋰電池供電時，數(shù) 據(jù)存儲系統(tǒng)繼續(xù)選用功耗更低的NAND FLASH作為存儲介質(zhì)。
[0074]由于同時采用NAND FLASH和eMMC，因此提高了系統(tǒng)的存儲容量，以及在檢測到所 述電源管理電路由所述鋰電池供電時，優(yōu)先將數(shù)據(jù)存儲到功耗較低的NAND FLASH中，在檢 測到電源管理電路由充電接口供電時才將NAND FLASH中的數(shù)據(jù)轉(zhuǎn)存到功耗較高的eMMC中， 降低了數(shù)據(jù)存儲系統(tǒng)整體的功耗，從而實現(xiàn)了數(shù)據(jù)存儲系統(tǒng)的大容量和低功耗的兼得。
[0075]在本實施例中，由于各個FSMC接口外圍電路的組成相同，因此僅對N個FSMC接口外 圍電路中的任意一個FSMC接口外圍電路進(jìn)行說明，如圖2所示，N個FSMC接口外圍電路中的 任意一個FSMC接口外圍電路在圖1示出的FSMC接口外圍電路的基礎(chǔ)上還包括：第一電阻 R84、第二電阻R85、第三電阻R87、第四電阻R88、第五電阻R89、第一電容C56、第二電容C57、 第三電容C58、第四電容C59、第五電容C60和第六電容C61。
[0076] 所述第三電阻R87的第一端與相應(yīng)的NAND FLASH的第一中斷引腳R/B#和第二中斷 引腳R/B2#相連，所述第三電阻R87的第二端與所述主控芯片的FSMC接口相連。
[0077] 所述第四電阻R88的第一端與相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相 連，所述第四電阻R88的第二端與所述第三電阻R87的第二端相連。
[0078] 所述第一電阻R84的第一端與相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相 連，所述第一電阻R84的第二端與相應(yīng)的NAND FLASH的第二片選引腳CE2#相連。
[0079] 所述第二電阻R85的第一端與相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相 連，所述第二電阻R85的第二端與相應(yīng)的NAND FLASH的第一片選引腳CE#相連。
[0080] 所述第五電阻R89的第一端與相應(yīng)的NAND FLASH的寫保護(hù)引腳WP#相連，所述第五 電阻R89的第二端接地，所述第六電容C61的第一端與所述第五電阻R89的第一端相連，所述 第六電容C61的第二端接地。
[0081 ] 所述第二電容C57的第一端分別與相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH 和相應(yīng)的NAND FLASH的第一電源引腳VCC_0相連，所述第二電容C57的第二端與相應(yīng)的NAND FLASH的第二電源引腳VSS_0相連并接地。
[0082] 所述第一電容C56的第一端與相應(yīng)的NAND FLASH的第八電源引腳VSS_3相連并接 地，所述第一電容C56的第二端與相應(yīng)的NAND FLASH的第五電源引腳VCC_2相連。
[0083] 所述第三電容C58的第一端分別與相應(yīng)的NAND FLASH的第七電源引腳VCC和所述 第四電容C59的第一端相連，所述第三電容C58的第二端與相應(yīng)的NAND FLASH的第六電源引 腳VSS_2相連并接地。
[0084]所述第四電容C59的第二端接地，所述第四電容C59的第一端分別與相應(yīng)的NAND FLASH的第五電源引腳VCC_2和相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相連。
[0085] 所述第五電容C60的第一端分別與相應(yīng)的NAND FLASH的第三電源引腳VCC_1和所 述第一電容C56的第二端相連，所述第五電容C60的第二端與相應(yīng)的NAND FLASH的第四電源 引腳VSS_1相連并接地。
[0086]在本實施例中，如圖2所示，NAND FLASH的第一輸入輸出引腳1/00、第二輸入輸出 引腳1/01、第三輸入輸出引腳1/02、第四輸入輸出引腳1/03、第五輸入輸出引腳1/04、第六 輸入輸出引腳1/05、第七輸入輸出引腳1/06和第八輸入輸出引腳1/07均與主控芯片的FSMC 接口相連。在NAND FLASH的電源接通且有數(shù)據(jù)讀寫任務(wù)時，主控芯片的FSMC接口通過第一 輸入輸出引腳1/〇〇、第二輸入輸出引腳1/01、第三輸入輸出引腳1/02、第四輸入輸出引腳1/ 03、第五輸入輸出引腳1/04、第六輸入輸出引腳1/05、第七輸入輸出引腳1/06和第八輸入輸 出引腳1/07向NAND FLASH寫入或讀取數(shù)據(jù)。
[0087]現(xiàn)舉例對N個FSMC接口外圍電路中的任意一個FSMC接口外圍電路的具體組成進(jìn)行 說明，以N個FSMC接口外圍電路中的第1個FSMC接口外圍電路為例，具體如下：
[0088] 所述第1個FSMC接口外圍電路包括：第1個NAND FLASH、第一電阻R84、第二電阻 R85、第三電阻R87、第四電阻R88、第五電阻R89、第一電容C56、第二電容C57、第三電容C58、 第四電容C59、第五電容C60、第六電容C61和第七電容C50。
[0089] 所述第三電阻R87的第一端與所述第1個NAND FLASH的中斷引腳相連，所述第三電 阻R87的第二端與所述主控芯片的FSMC接口相連。
[0090] 所述第四電阻R88的第一端與相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相 連，所述第四電阻R88的第二端與所述第三電阻R87的第二端相連。
[0091] 所述第一電阻R84的第一端與所述第1個電源開關(guān)的輸出端VCC_D3V3_NANDFLASH 相連，所述第一電阻R84的第二端與所述第1個NAND FLASH的第二片選引腳相連。
[0092] 所述第二電阻R85的第一端與所述第1個電源開關(guān)的輸出端VCC_D3V3_NANDFLASH 相連，所述第二電阻R85的第二端與所述第1個NAND FLASH的第一片選引腳相連。
[0093] 所述第五電阻R89的第一端與所述第1個NAND FLASH的寫保護(hù)引腳相連，所述第五 電阻R89的第二端接地，所述第六電容C61的第一端與所述第五電阻R89的第一端相連，所述 第六電容C61的第二端接地。
[0094]所述第二電容C57的第一端分別與所述第1個電源開關(guān)的輸出端VCC_D3V3_ NANDFLASH和所述第1個NAND FLASH的第一電源引腳相連，所述第二電容C57的第二端與所 述第1個NAND FLASH的第二電源引腳相連并接地。
[0095] 所述第一電容C56的第一端與所述第1個NAND FLASH的第八電源引腳相連并接地， 所述第一電容C56的第二端與所述第1個NAND FLASH的第五電源引腳相連。
[0096] 所述第三電容C58的第一端分別與所述第1個NAND FLASH的第七電源引腳和所述 第四電容C59的第一端相連，所述第三電容C58的第二端與所述第1個NAND FLASH的第六電 源引腳相連并接地。
[0097]所述第四電容C59的第一端接地，所述第四電容C59的第二端分別與所述第1個 NAND FLASH的第五電源引腳和所述第1個電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相連。 [0098] 所述第五電容C60的第一端分別與所述第1個NAND FLASH的第三電源引腳和所述 第二電容C57的第二端相連，所述第五電容C60的第二端與所述第1個NAND FLASH的第四電 源引腳相連并接地。
[0099]在上述數(shù)據(jù)存儲系統(tǒng)中，各個電源開關(guān)的組成相同。由于各個電源開關(guān)的組成相 同，因此在本實施例中，僅對N個電源開關(guān)中的任意一個電源開關(guān)進(jìn)行說明，如圖3所示，電 源開關(guān)包括:第六電阻R20、第七電阻R21和第一MOSFET U5。
[0100]所述第七電阻R21的第一端作為電源開關(guān)的第一輸入端，與所述主控芯片的GPI0 接口相連，所述第七電阻R21的第二端分別與所述第六電阻R20的第一端和所述第一 MOSFET U5的柵極相連，所述第六電阻R20的第二端與所述電源管理電路的輸出端VCC_D3V3相連，所 述第一MOSFET U5的源極與所述第六電阻R20的第二端相連，所述第一MOSFET U5的漏極作 為電源開關(guān)的輸出端VCC_D3 V3_NANDFLASH。
[0101 ]現(xiàn)舉例對N個電源開關(guān)中的任意一個電源開關(guān)進(jìn)行說明，以第1個電源開關(guān)為例， 具體如下：
[0102] 第1個電源開關(guān)包括:第六電阻R20、第七電阻R21和第一MOSFET U5U5。
[0103]所述第七電阻R21的第一端作為第1個電源開關(guān)的第一輸入端，與所述主控芯片的 GPI0接口相連，所述第七電阻R21的第二端分別與所述第六電阻R20的第一端和所述第一 MOSFET U5的柵極相連，所述第六電阻R20的第二端與所述電源管理電路的輸出端VCC_D3V3 相連，所述第一MOSFET U5的源極與所述第六電阻R20的第二端相連，所述第一MOSFET U5的 漏極作為第1個電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相連。
[0104]在本實施例中，在圖1示出的數(shù)據(jù)存儲系統(tǒng)中，eMMC電源開關(guān)的具體結(jié)構(gòu)可以參見 圖4，eMMC電源開關(guān)包括:第八電阻R44、第九電阻R45和第二MOSFET U13。
[0105]所述第九電阻R45的第一端與所述主控芯片的GPI0接口相連，所述第九電阻R45的 第二端分別與所述第八電阻R44的第一端和所述第二MOSFET U13的柵極相連，所述第八電 阻R44的第二端分別與所述第二MOSFET U13的源極和所述電源管理電路的輸出端VCC_D3V3 相連。
[0106] 所述第二MOSFET U13的漏極作為所述eMMC電源開關(guān)的輸出端VCC_D3V3_eMMC，與 所述eMMC相連。
[0107]在本實施例中，在包含圖4示出的eMMC電源開關(guān)的數(shù)據(jù)存儲系統(tǒng)中，SDI0接口外圍 電路的具體結(jié)構(gòu)請參見圖5，SDI0接口外圍電路在圖1示出的SDI0接口外圍電路基礎(chǔ)上還包 括:第一上拉電阻R82、第二上拉電阻R81、第三上拉電阻R80、第四上拉電阻R79、第五上拉電 阻R78、第六上拉電阻R77、第七上拉電阻R76、第八上拉電阻R75、第九上拉電阻R74、第十上 拉電阻R73、第七電容C50、第八電容C51、第九電容C52、第十電容C53、第^^一電容C54和第十 二電容C55。
[0108] 所述第一上拉電阻R82的第一端與所述eMMC的第一數(shù)據(jù)引腳DAT0相連，所述第二 上拉電阻R81的第一端與所述eMMC的第二數(shù)據(jù)引腳DAT1相連，所述第三上拉電阻R80的第一 端與所述eMMC的第三數(shù)據(jù)引腳DAT2相連，所述第四上拉電阻R79的第一端與所述eMMC的第 四數(shù)據(jù)引腳DAT3相連，所述第五上拉電阻R78的第一端與所述eMMC的第五數(shù)據(jù)引腳DAT4相 連，所述第六上拉電阻R77的第一端與所述eMMC的第六數(shù)據(jù)引腳DAT5相連，所述第七上拉電 阻R76的第一端與所述eMMC的第七數(shù)據(jù)引腳DAT6相連，所述第八上拉電阻R75的第一端與所 述eMMC的第八數(shù)據(jù)引腳DAT7相連，所述第九上拉電阻R74的第一端與所述eMMC的命令引腳 CMD相連，所述第十上拉電阻R73的第一端與所述eMMC的復(fù)位引腳RST_N相連。
[0109] 第一上拉電阻R82的第二端、第二上拉電阻R81的第二端、第三上拉電阻R80的第二 端、第四上拉電阻R79的第二端、第五上拉電阻R78的第二端、第六上拉電阻R77的第二端、第 七上拉電阻R76的第二端、第八上拉電阻R75的第二端、第九上拉電阻R74的第二端和第十上 拉電阻R73的第二端均與所述eMMC電源開關(guān)的輸出端VCC_D3V3_eMMC相連。
[0110] 第七電容C50的第一端分別與所述eMMC的第一電源引腳VCC1、第二電源引腳VCC2、 第三電源引腳VCC3和第四電源引腳VCC4相連，所述第七電容C50的第二端接地。
[0111 ]所述第八電容C51的第一端分別與所述第七電容C50的第一端和所述eMMC電源開 關(guān)的輸出端VCC_D3V3_eMMC相連，所述第八電容C51的第二端分別與所述eMMC的第^^一電源 弓丨腳VSS1、第十二電源引腳VSS2、第十三電源引腳VSS3和第十四電源引腳VSS4相連。
[0112] 所述第九電容C52的第一端分別與所述eMMC的第五電源引腳VCCQ1、第六電源引腳 VCCQ2、第七電源引腳VCCQ3、第八電源引腳VCCQ4和第九電源引腳VCCQ5相連，所述第九電容 C52的第二端接地。
[0113] 所述第十電容C53的第一端分別與所述第九電容C52的第一端和所述eMMC電源開 關(guān)的輸出端VCC_D3V3_eMMC相連，所述第十電容C53的第二端分別與所述eMMC的第十五電源 引腳VSSQ1、第十六電源引腳VSSQ2、第十七電源引腳VSSQ3、第十八電源引腳VSSQ4和第十九 電源引腳VSSQ5相連。
[0114] 所述第^^一電容C54的第一端與所述eMMC的第十電源引腳VDDM相連，所述第^^一 電容C54的第二端分別與所述eMMC的第十五電源引腳VSSQ1、第十六電源引腳VSSQ2、第十七 電源引腳VSSQ3、第十八電源引腳VSSQ4和第十九電源引腳VSSQ5相連，所述第十二電容C55 的第一端與所述第十一電容C54的第一端相連，所述第十二電容C55的第二端與所述第十一 電容C54的第二端相連。
[0115] 在本實施例中，圖1示出的電源管理電路的具體結(jié)構(gòu)可以參見圖6,電源管理電路 包括:第十電阻R14、第^^一電阻R15、第十二電阻R107、第十三電阻R108、第十三電容C31、第 十四電容C32、第十五電容C33、第十六電容C34、第十七電容C114、二極管D105、電感線圈L3 和電源管理芯片U9。
[0116]所述二極管D105的陽極作為所述電源管理電路的第一輸入端，與所述充電接口相 連，所述二極管D105的陰極分別與所述電源管理芯片U9的第一引腳RUN、第六引腳VIN和第 七引腳SYNC相連，所述第十二電阻R107的第一端作為所述電源管理電路的第二輸入端，分 別與所述鋰電池和所述二極管D105的陰極相連，所述第十二電阻R107的第二端與所述第十 三電阻R108的第一端相連，所述第十三電阻R108的第二端接地。
[0117]所述第十七電容C114的第一端與所述第十二電阻R107的第一端相連，所述第十七 電容Cl 14的第二端接地。
[0118] 所述第十四電容C32的第一端與所述二極管D105的陰極相連，所述第十四電容C32 的第二端接地。
[0119] 所述電源管理芯片U9的第二引腳ITH與所述第十五電容C33的第一端相連，所述第 十五電容C33的第二端接地。
[0120]所述電源管理芯片U9的第五引腳SW與所述電感線圈L3的第一端相連，所述電感線 圈L3的第二端分別與所述第十三電容C31的第一端、第十電阻R14的第一端和第十六電容 C34的第一端相連。
[0121]所述第十三電容C31的第二端與所述電源管理芯片U9的第三引腳VFB相連，所述第 十電阻R14的第二端與所述第十一電阻R15的第一端相連，所述第十一電阻R15的第二端接 地。
[0122] 所述第十六電容C34的第一端作為所述電源管理電路的輸出端VCC_D3V3,所述第 十六電容C34的第二端接地。
[0123] 在沒有插入充電器時，數(shù)據(jù)存儲系統(tǒng)由鋰電池通過電源管理電路的第二輸入端供 電，主控芯片可以根據(jù)需要打開和關(guān)閉所有NAND FLASH和eMMC的電源。
[0124] 當(dāng)主控芯片檢測到電源管理電路的第一輸入端有充電器插入時，會自動打開eMMC 的電源，在數(shù)據(jù)存儲系統(tǒng)空閑時，開始依次將所有NAND FLASH中所存數(shù)據(jù)轉(zhuǎn)存到eMMC中，以 恢復(fù)NAND FLASH的存儲空間，以便在再次檢測到所述電源管理電路由所述鋰電池供電時， 數(shù)據(jù)存儲系統(tǒng)繼續(xù)選用功耗更低的NAND FLASH作為存儲介質(zhì)。
[0125] 在本實施例中，上述N可以但不局限于等于8。
[0126] 實施例二
[0127] 在本實施例中，在N等于8時，在實施例一示出的數(shù)據(jù)存儲系統(tǒng)基礎(chǔ)上擴(kuò)展出另外 一種數(shù)據(jù)存儲系統(tǒng)，請參見圖7,數(shù)據(jù)存儲系統(tǒng)還包括:三八譯碼器U4、第十四電阻R19和第 十八電容C21。其中，三八譯碼器U4、第十四電阻R19和第十八電容C21組成GPI0接口外圍電 路。
[0128] 所述第十四電阻R19的第一端與所述三八譯碼器U4的第六引腳E3相連，所述第十 四電阻R19的第二端分別與所述三八譯碼器U4的第十六引腳VCC和所述第十八電容C21的第 一端相連。
[0129] 所述第十八電容C21的第一端與所述電源管理電路的輸出端VCC_D3V3相連，所述 第十八電容C21的第二端接地。
[0130] 所述三八譯碼器U4的第一引腳A0、第二引腳A1、第三引腳A2、第四引腳M和第五引 腳12均與所述主控芯片的GPI0接口相連，所述三八譯碼器U4的第八引腳GND接地。
[0131] 所述三八譯碼器U4的第七引腳歹7與電源開關(guān)K8的第一輸入端相連，所述三八譯 碼器U4的第十五引腳與電源開關(guān)K1的第一輸入端相連，所述三八譯碼器U4的第十四引 腳H與電源開關(guān)K2的第一輸入端相連，所述三八譯碼器U4的第十三引腳歹2與電源開關(guān)K3 的第一輸入端相連，所述三八譯碼器U4的第十二引腳歹3與電源開關(guān)K4的第一輸入端相連， 所述三八譯碼器U4的第十一引腳歹4與電源開關(guān)K5的第一輸入端相連，所述三八譯碼器U4 的第十引腳歹5與電源開關(guān)K6的第一輸入端相連，所述三八譯碼器U4的第九引腳歹 6與電源 開關(guān)K7的第一輸入端相連。
[0132] 在本實施例中，所述三八譯碼器U4的第一引腳A0、第二引腳A1和第三引腳A2作為 電源選擇引腳，所述三八譯碼器U4的第四引腳互1作為第一使能引腳，所述三八譯碼器U4的 第五引腳互2作為第二使能引腳。
[0133] 在本實施例中，主控芯片可以通過GPI0口控制三八譯碼器U4在同一時刻只打開一 個電源開關(guān)，接通對應(yīng)NAND FLASH的電源，并且，在不需要進(jìn)行數(shù)據(jù)讀寫操作時，可以通過 拉高第四引腳M或第五引腳互2的電平關(guān)閉所有NAND FLASH的電源，以最大限度地降低數(shù) 據(jù)存儲系統(tǒng)功耗。
[0134] 在上述實施例中，主控芯片具體可以為型號為STM32F207IE的芯片。其中，型號為 STM32F207IE的芯片是在同類ARM芯片中功耗較低的一款，符合低功耗設(shè)計原則。
[0135] 在上述實施例中，任意一個NAND FLASH具體可以為型號為MT29F16G08AJADAWP的 NAND FLASH；
[0136] 所述eMMC具體可以為型號為MTFC16GJDEC-4M IT的eMMC。
[0137] 其中，型號為MT29F16G08AJADAWP的NAND FLASH的優(yōu)勢具體為：低功耗，型號為 1丁29?166084^041?的難_?1^311的連續(xù)讀、寫操作電流都僅為2 511^;型號為 MT29F16G08AJADAWP的NAND FLASH自身內(nèi)部集成了ECC模塊，降低了對主控芯片的要求，使 主控芯片可以選用低功耗ARM芯片，從而降低數(shù)據(jù)存儲系統(tǒng)的整體功耗。
[0138] 需要說明的是，在本文中，術(shù)語"包括"、"包含"或者其任何其他變體意在涵蓋非排 他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而 且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有 的要素。在沒有更多限制的情況下，由語句"包括一個……"限定的要素，并不排除在包括所 述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。
[0139] 對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本實用新 型。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說是顯而易見的，本文中所定義 的一般原理可以在不脫離本實用新型的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此， 本實用新型將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新 穎特點相一致的最寬范圍。
【主權(quán)項】
1. 一種數(shù)據(jù)存儲系統(tǒng)，其特征在于，包括:充電接口、鋰電池、電源管理電路、主控芯片、 N個可變靜態(tài)存儲控制器FSMC接口外圍電路、安全數(shù)字輸入輸出卡SDIO接口外圍電路、eMMC 電源開關(guān)和N個電源開關(guān)，所述FSMC接口外圍電路至少包括N個NAND FLASH，所述SDIO接口 外圍電路至少包括一個eMMC，所述N為大于1的整數(shù)； 所述充電接口與所述電源管理電路的第一輸入端相連，所述鋰電池與所述電源管理電 路的第二輸入端相連，所述電源管理電路的輸出端與所述主控芯片相連； 所述主控芯片的FSMC接口分別連接N個所述FSMC接口外圍電路，各個FSMC接口外圍電 路各自連接一個所述電源開關(guān)，各個電源開關(guān)的第一輸入端各自與所述主控芯片的通用輸 入/輸出GPIO接口相連，各個電源開關(guān)的第二輸入端各自與所述電源管理電路的輸出端相 連； 所述SDIO接口外圍電路和所述主控芯片的SDIO接口相連，所述eMMC電源開關(guān)分別與所 述主控芯片的GPIO接口、所述電源管理電路的輸出端和所述SDIO接口外圍電路相連。2. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)存儲系統(tǒng)，其特征在于，所述N個FSMC接口外圍電路中的 任意一個FSMC接口外圍電路還包括:第一電阻R84、第二電阻R85、第三電阻R87、第四電阻 R88、第五電阻R89、第一電容C56、第二電容C57、第三電容C58、第四電容C59、第五電容C60和 第六電容C61; 第三電阻R87的第一端與相應(yīng)的NAND FLASH的第一中斷引腳R/B#和第二中斷引腳R/ B2#相連，第三電阻R87的第二端與所述主控芯片的FSMC接口相連； 第四電阻R88的第一端與相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相連，第四電 阻R88的第二端與第三電阻R87的第二端相連； 第一電阻R84的第一端與相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相連，第一電 阻R84的第二端與相應(yīng)的NAND FLASH的第二片選引腳CE2#相連； 第二電阻R85的第一端與相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相連，第二電 阻R85的第二端與相應(yīng)的NAND FLASH的第一片選引腳CE#相連； 第五電阻R89的第一端與相應(yīng)的NAND FLASH的寫保護(hù)引腳WP#相連，第五電阻R89的第 二端接地，第六電容C61的第一端與第五電阻R89的第一端相連，第六電容C61的第二端接 地； 第二電容C57的第一端分別與相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH和相應(yīng)的 NAND FLASH的第一電源引腳VCC_0相連，第二電容C57的第二端與相應(yīng)的NAND FLASH的第二 電源引腳VSS_0相連并接地； 第一電容C56的第一端與相應(yīng)的NAND FLASH的第八電源引腳VSS_3相連并接地，第一電 容C56的第二端與相應(yīng)的NAND FLASH的第五電源引腳VCC_2相連； 第三電容C58的第一端分別與相應(yīng)的NAND FLASH的第七電源引腳VCC和第四電容C59的 第一端相連，第三電容C58的第二端與相應(yīng)的NAND FLASH的第六電源引腳VSS_2相連并接 地； 第四電容C59的第二端接地，第四電容C59的第一端分別與相應(yīng)的NAND FLASH的第五電 源引腳VCC_2和相應(yīng)的電源開關(guān)的輸出端VCC_D3V3_NANDFLASH相連； 第五電容C60的第一端分別與相應(yīng)的NAND FLASH的第三電源引腳VCC_1和第一電容C56 的第二端相連，第五電容C60的第二端與相應(yīng)的NAND FLASH的第四電源引腳VSS_1相連并接 地。3. 根據(jù)權(quán)利要求2所述的數(shù)據(jù)存儲系統(tǒng)，其特征在于，所述N個電源開關(guān)中的任意一個 電源開關(guān)包括:第六電阻R20、第七電阻R21和第一MOSFET U5; 第七電阻R21的第一端作為電源開關(guān)的第一輸入端，與所述主控芯片的GPIO接口相連， 第七電阻R21的第二端分別與第六電阻R20的第一端和第一MOSFET U5的柵極相連，第六電 阻R20的第二端與電源管理電路的輸出端VCC_D3V3相連，第一MOSFET U5的源極與第六電阻 R20的第二端相連，第一MOSFET U5的漏極作為電源開關(guān)的輸出端VCC_D3V3_NANDFLASH。4. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)存儲系統(tǒng)，其特征在于，所述eMMC電源開關(guān)包括:第八電 阻R44、第九電阻R45和第二MOSFET U13; 第九電阻R45的第一端與所述主控芯片的GPIO接口相連，第九電阻R45的第二端分別與 第八電阻R44的第一端和第二MOSFET U13的柵極相連，第八電阻R44的第二端分別與第二 MOSFET Ul3的源極和電源管理電路的輸出端VCC_D3V3相連； 第二MOSFET U13的漏極作為eMMC電源開關(guān)的輸出端VCC_D3V3_eMMC，與所述eMMC相連。5. 根據(jù)權(quán)利要求4所述的數(shù)據(jù)存儲系統(tǒng)，其特征在于，所述SDIO接口外圍電路還包括： 第一上拉電阻R82、第二上拉電阻R81、第三上拉電阻R80、第四上拉電阻R79、第五上拉電阻 R78、第六上拉電阻R77、第七上拉電阻R76、第八上拉電阻R75、第九上拉電阻R74、第十上拉 電阻R73、第七電容C50、第八電容C51、第九電容C52、第十電容C53、第^^一電容C54和第十二 電容C55; 第一上拉電阻R82的第一端與eMMC的第一數(shù)據(jù)引腳DATO相連，第二上拉電阻R81的第一 端與所述eMMC的第二數(shù)據(jù)引腳DATl相連，第三上拉電阻R80的第一端與所述eMMC的第三數(shù) 據(jù)引腳DAT2相連，第四上拉電阻R79的第一端與所述eMMC的第四數(shù)據(jù)引腳DAT3相連，第五上 拉電阻R78的第一端與所述eMMC的第五數(shù)據(jù)引腳DAT4相連，第六上拉電阻R77的第一端與所 述eMMC的第六數(shù)據(jù)引腳DAT5相連，第七上拉電阻R76的第一端與所述eMMC的第七數(shù)據(jù)引腳 DAT6相連，第八上拉電阻R75的第一端與所述eMMC的第八數(shù)據(jù)引腳DAT7相連，第九上拉電阻 R74的第一端與所述eMMC的命令引腳CMD相連，第十上拉電阻R73的第一端與所述eMMC的復(fù) 位引腳RST_N相連； 第一上拉電阻R82的第二端、第二上拉電阻R81的第二端、第三上拉電阻R80的第二端、 第四上拉電阻R79的第二端、第五上拉電阻R78的第二端、第六上拉電阻R77的第二端、第七 上拉電阻R76的第二端、第八上拉電阻R75的第二端、第九上拉電阻R74的第二端和第十上拉 電阻R73的第二端均與所述eMMC電源開關(guān)的輸出端VCC_D3V3_eMMC相連； 第七電容C50的第一端分別與所述eMMC的第一電源引腳VCCl、第二電源引腳VCC2、第三 電源引腳VCC3和第四電源引腳VCC4相連，第七電容C50的第二端接地； 第八電容C51的第一端分別與第七電容C50的第一端和所述eMMC電源開關(guān)的輸出端 VCC_D3V3_eMMC相連，第八電容C51的第二端分別與所述eMMC的第^^一電源引腳VSSl、第十 二電源引腳VSS2、第十三電源引腳VSS3和第十四電源引腳VSS4相連； 第九電容C52的第一端分別與所述eMMC的第五電源引腳VCCQl、第六電源引腳VCCQ2、第 七電源引腳VCCQ3、第八電源引腳VCCQ4和第九電源引腳VCCQ5相連，第九電容C52的第二端 接地； 第十電容C53的第一端分別與第九電容C52的第一端和所述eMMC電源開關(guān)的輸出端 VCC_D3V3_eMMC相連，第十電容C53的第二端分別與所述eMMC的第十五電源引腳VSSQl、第十 六電源引腳VSSQ2、第十七電源引腳VSSQ3、第十八電源引腳VSSQ4和第十九電源引腳VSSQ5 相連； 第十一電容C54的第一端與所述eMMC的第十電源引腳VDDM相連，第^^一電容C54的第 二端分別與所述eMMC的第十五電源引腳VSSQl、第十六電源引腳VSSQ2、第十七電源引腳 VSSQ3、第十八電源引腳VSSQ4和第十九電源引腳VSSQ5相連，第十二電容C55的第一端與第 十一電容C54的第一端相連，第十二電容C55的第二端與第^^一電容C54的第二端相連。6. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)存儲系統(tǒng)，其特征在于，所述電源管理電路包括:第十電 阻R14、第^^一電阻R15、第十二電阻R107、第十三電阻R108、第十三電容C31、第十四電容 C32、第十五電容C33、第十六電容C34、第十七電容C114、二極管D105、電感線圈L3和電源管 理芯片U9; 二極管D105的陽極作為所述電源管理電路的第一輸入端，與所述充電接口相連，二極 管D105的陰極分別與電源管理芯片U9的第一引腳RUN、第六引腳VIN和第七引腳SYNC相連， 第十二電阻R107的第一端作為所述電源管理電路的第二輸入端，分別與所述鋰電池和二極 管D105的陰極相連，第十二電阻R107的第二端與第十三電阻R108的第一端相連，第十三電 阻R108的第二端接地； 第十七電容C114的第一端與第十二電阻R107的第一端相連，第十七電容C114的第二端 接地； 第十四電容C32的第一端與二極管D105的陰極相連，第十四電容C32的第二端接地； 電源管理芯片U9的第二引腳ITH與第十五電容C33的第一端相連，第十五電容C33的第 二端接地； 電源管理芯片U9的第五引腳SW與電感線圈L3的第一端相連，電感線圈L3的第二端分別 與第十三電容C31的第一端、第十電阻R14的第一端和第十六電容C34的第一端相連； 第十三電容C31的第二端與電源管理芯片U9的第三引腳VFB相連，第十電阻R14的第二 端與第i 電阻Rl 5的第一端相連，第^ 電阻Rl 5的第二端接地； 第十六電容C34的第一端作為電源管理電路的輸出端VCC_D3V3,第十六電容C34的第二 端接地。7. 根據(jù)權(quán)利要求1-6任意一項所述的數(shù)據(jù)存儲系統(tǒng)，其特征在于，所述N等于8。8. 根據(jù)權(quán)利要求7所述的數(shù)據(jù)存儲系統(tǒng)，其特征在于，還包括:三八譯碼器U4、第十四電 阻R19和第十八電容C21; 第十四電阻R19的第一端與三八譯碼器U4的第六引腳E3相連，第十四電阻R19的第二端 分別與三八譯碼器U4的第十六引腳VCC和第十八電容C21的第一端相連； 第十八電容C21的第一端與所述電源管理電路的輸出端VCC_D3V3相連，第十八電容C21 的第二端接地； 三八譯碼器U4的第一引腳A0、第二引腳A1、第三引腳A2、第四引腳迢和第五引腳I2均 與所述主控芯片的GPIO接口相連，三八譯碼器U4的第八引腳GND接地； 三八譯碼器U4的第七引腳F7與電源開關(guān)K8的第一輸入端相連，三八譯碼器U4的第十五 引腳FO與電源開關(guān)Kl的第一輸入端相連，三八譯碼器U4的第十四引腳B與電源開關(guān)K2的 第一輸入端相連，三八譯碼器U4的第十三引腳歹2與電源開關(guān)K3的第一輸入端相連，三八譯 碼器U4的第十二引腳歹3與電源開關(guān)K4的第一輸入端相連，三八譯碼器U4的第十一引腳 與電源開關(guān)K5的第一輸入端相連，三八譯碼器U4的第十引腳與電源開關(guān)K6的第一輸入 端相連，三八譯碼器U4的第九引腳P6與電源開關(guān)K7的第一輸入端相連。9. 根據(jù)權(quán)利要求8所述的數(shù)據(jù)存儲系統(tǒng)，其特征在于，所述主控芯片為型號為 STM32F207IE 的芯片。10. 根據(jù)權(quán)利要求8所述的數(shù)據(jù)存儲系統(tǒng)，其特征在于，任意一個NAND FLASH為型號為 MT29F 16G08AJADAWP的NAND FLASH; 所述eMMC為型號為MTFC16G JDEC-4MIT 的 eMMC。
【文檔編號】G06F3/06GK205507737SQ201620267722
【公開日】2016年8月24日
【申請日】2016年3月31日
【發(fā)明人】馮星偉
【申請人】北京潤科通用技術(shù)有限公司