專利名稱：儲存裝置內(nèi)快閃存儲器的低階處理流程及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器的處理技術(shù)，具體是關(guān)于一種儲存裝置內(nèi)快閃存儲器的低階處理流程及其裝置。
本發(fā)明的一目的在于利用儲存裝置本體內(nèi)的控制晶片內(nèi)預(yù)設(shè)的固件程序配合一供應(yīng)電源的工作平臺，通過一零歐姆電阻裝設(shè)于本體內(nèi)控制晶片的其中一只輸入腳上，以利控制晶片內(nèi)部程序起始后，用以偵測出該輸入腳為低電位，來進(jìn)行快閃存儲器的測試與低階格式化處理。
本發(fā)明的另一目的在于一工作平臺上固設(shè)有復(fù)數(shù)串列匯流排連接口插座，且各串列匯流排連接口插座的正、負(fù)電源端子以并聯(lián)方式連接于供電線路上，而此供電線路提供有5V電源，而得以利用儲存裝置本體一側(cè)所設(shè)立的串列匯流排連接口插頭對接于工作平臺的各串列匯流排連接口插座上，通過本體內(nèi)控制晶片內(nèi)預(yù)設(shè)的固件及一電阻的裝卸來對復(fù)數(shù)本體內(nèi)的快閃存儲器同時(shí)作低階處理(如快閃存儲器的管理、內(nèi)容的清理、放置分割表等必要程序)。
本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種儲存裝置內(nèi)快閃存儲器的低階處理流程，包括有工作平臺及儲存裝置的本體，而工作平臺于線路上為可供應(yīng)電源至并聯(lián)方式排列的復(fù)數(shù)串列匯流排連接口插座的正、負(fù)電源端子，并將本體一側(cè)設(shè)立的串列匯流排連接口插頭對接于工作平臺的各串列匯流排連接口插座上，且本體內(nèi)至少設(shè)有控制晶片、未格式化的快閃存儲器，而此快閃存儲器低階格式化的動作流程為
(A)將一零歐姆電阻裝設(shè)于本體內(nèi)的控制晶片其中一只輸入腳上，其控制晶片內(nèi)部程序起始后便可偵測出該輸入腳為低電位，以進(jìn)行測試與低階格式化的處理；(B)以控制晶片對快閃存儲器作存儲容量辨識；(C)將區(qū)塊做好或壞的辨識、注記及整理；(D)進(jìn)行填寫快閃存儲器的資訊架構(gòu)；(E)將區(qū)塊數(shù)目歸零；(F)清除該區(qū)塊的內(nèi)容，并于殘余區(qū)域填寫邏輯位置；(G)區(qū)塊數(shù)目加一；(H)由步驟(F)重新進(jìn)行步驟(F)、(G)，至快閃存儲器的存儲容量小于區(qū)塊數(shù)目后，即開始填寫硬盤分割表；(I)完成。
一種儲存裝置內(nèi)快閃存儲器的低階處理裝置，在一工作平臺上固設(shè)有復(fù)數(shù)串列匯流排連接口插座，且各串列匯流排連接口插座的正、負(fù)電源端子以并聯(lián)方式連接于供電線路上，而此供電線路提供有5V直流電源；藉上，一個或一個以上的儲存裝置的本體，可通過一側(cè)設(shè)立的串列匯流排連接口插頭對接于工作平臺的各串列匯流排連接口插座上，用以通過本體內(nèi)控制晶片內(nèi)的固件及一電阻的裝設(shè)，并配合一工作平臺來對復(fù)數(shù)本體內(nèi)的快閃存儲器同時(shí)作低階處理(如快閃存儲器的管理、內(nèi)容的清理、放置分割表等必要程序)。
本發(fā)明的儲存裝置內(nèi)快閃存儲器的低階處理流程及其裝置，通過本體內(nèi)設(shè)立的控制晶片及其內(nèi)部的固件配合一工作平臺對復(fù)數(shù)本體內(nèi)的快閃存儲器同時(shí)作低階處理(如快閃存儲器的管理、內(nèi)容的清理、放置分割表等必要程序)，從而達(dá)到處理快速省時(shí)、成本低廉的功效。


圖1為本發(fā)明儲存裝置本體與個人電腦連接的方塊示意圖；圖2為本發(fā)明儲存裝置本體進(jìn)行放音的方塊示意圖；圖3為本發(fā)明儲存裝置本體進(jìn)行錄音的方塊示意圖；圖4為本發(fā)明儲存裝置本體與工作平臺的立體分解圖；圖5為本發(fā)明儲存裝置本體插接于工作平臺上的立體外觀圖；圖6為本發(fā)明進(jìn)行快閃存儲器的低階處理時(shí)的動作流程圖(一)；圖7為本發(fā)明進(jìn)行快閃存儲器的低階處理時(shí)的動作流程圖(二)。
請參閱圖1、圖2、圖3所示，其中儲存裝置本體1內(nèi)的控制電路中大致設(shè)有一數(shù)字影音解碼/錄音晶片(MP3 decode and digital recorder IC)12、一控制晶片13(Controller IC)、一轉(zhuǎn)換電路15、復(fù)數(shù)個快閃存儲器(flashmemory)16、一串列匯流排連接口17(USB Port)及一連接器18(AudioConnector)，上述串列匯流排連接口17可與一電腦4的串列匯流排連接口41相連接，以達(dá)成控制晶片13與電腦4內(nèi)的中央處理單元相互連線，而使電腦4內(nèi)的中央處理單元通過一串列匯流排介面(USB Interface)下達(dá)做資料傳輸?shù)男盘?，并?jīng)由本體1內(nèi)控制晶片13來讀取快閃存儲器16中儲存的影音資料，另，電腦4內(nèi)的資料亦可經(jīng)由控制晶片13，而將該資料儲存于快閃存儲器16中。
請參閱圖2所示，上述本體1中尚包括有一放大器19(Audio Amp)，且連接器18與一聲音輸出裝置5(本實(shí)施例中為喇叭或耳機(jī))相接，當(dāng)本體1未與電腦4相連接時(shí)，其控制晶片13可直接讀取快閃存儲器16中儲存的影音資料(如MP3file)，再傳送至數(shù)字影音解碼/錄音晶片12作解碼處理，然后，傳送至轉(zhuǎn)換電路15將數(shù)字信號轉(zhuǎn)換成模擬信號，之后，再經(jīng)由一放大器19予以放大，最后，通過連接器18輸出至聲音輸出裝置5處作播放。
再請參閱圖2所示，當(dāng)本體1未與電腦4相連接時(shí)，便可利用控制晶片13進(jìn)行放音處理，該控制晶片13先讀取快閃存儲器16中所儲存的聲音資料(如RECfile)，即傳送至數(shù)字影音解碼/錄音晶片12作解碼處理，然后，傳送至轉(zhuǎn)換電路15上，將該聲音資料由數(shù)字信號轉(zhuǎn)換成模擬信號，之后，再經(jīng)由一放大器19予以放大，最后，通過連接器18輸出至聲音輸出裝置5處作播放。
請參閱圖3所示，本發(fā)明中的本體1另包括有一麥克風(fēng)14，當(dāng)本體1未與電腦4相連接，便可利用控制晶片13進(jìn)行錄音處理，先將麥克風(fēng)14所收集的聲音傳送至轉(zhuǎn)換電路15上，并將該聲音信號由模擬信號轉(zhuǎn)換成數(shù)字信號，然后，再傳送至數(shù)字影音解碼/錄音晶片12上，使該數(shù)字影音解碼/錄音晶片12作編碼處理，最后，通過控制晶片13將該編碼后的聲音信號儲存于快閃存儲器16中。
再者，請參閱圖4、圖5所示，本發(fā)明中本體1的外殼11表面設(shè)有一串列匯流排連接口插頭111、指示燈112、開關(guān)113、插孔114及電阻115，上述指示燈112可顯示本體1是否正在使用或本體1內(nèi)數(shù)字影音解碼/錄音晶片12于低階格式化的情形，而開關(guān)113則可供切換快閃存儲器16是否可直接被更改重新寫入新資料或僅可提供讀取資料使用，另，其插孔114可供零歐姆電阻115二接腳插入，并使零歐姆電阻115連接于本體1內(nèi)部的控制晶片13的其中一只輸入腳上(圖中未示出)，而可于控制晶片13內(nèi)部程序起始后來偵測出該輸入腳為低電位，以此進(jìn)行快閃存儲器16的測試與低階格式化處理。
復(fù)請參閱圖4、圖5所示，本發(fā)明的工作平臺2上固設(shè)有復(fù)數(shù)串列匯流排連接口插座21，且各串列匯流排連接口插座21的正、負(fù)電源端子211以并聯(lián)方式連接于供電線路20上，而此供電線路20提供有5V直流電源，且上述電源線路20的5V電源則可通過插座22對接插頭3來連接外界電源使用或直接于工作平臺2上設(shè)立電源(如電池盒、蓄電池等)進(jìn)行供電(圖中未示出)。
再請參閱圖4、圖5所示，一個以上的儲存裝置的本體1可通過外殼11一側(cè)設(shè)立的串列匯流排連接口插頭111對接于工作平臺2的各串列匯流排連接口插座21上，用以通過本體1內(nèi)控制晶片13內(nèi)預(yù)設(shè)的固件及一零歐姆電阻115的裝設(shè)，再以工作平臺2供電來對復(fù)數(shù)本體1內(nèi)的快閃存儲器16同時(shí)完成低階處理(如快閃存儲器的管理、內(nèi)容的清理、放置分割表等必要程序)。
再者，請同時(shí)參閱圖2、圖3、圖5、圖6、圖7所示，上述本體1外殼11一側(cè)設(shè)立的串列匯流排連接口插頭111對接至工作平臺2的各串列匯流排插座21上，當(dāng)電源由線路20處輸入至以并聯(lián)方式排列的復(fù)數(shù)串列匯流排連接口插座21后，即由各串列匯流排連接口插座21的正、負(fù)電源端子211將電源經(jīng)串列匯流排連接口插頭111輸入儲存裝置的本體1，而其本體1內(nèi)快閃存儲器16于低階格式化的詳細(xì)動作流程為(A)首先將一零歐姆電阻115裝設(shè)于本體1內(nèi)的控制晶片13的其中一只輸入腳上，其控制晶片13內(nèi)部程序起始后便可偵測出該輸入腳為低電位，以進(jìn)行測試與低階格式化的處理；(B)以控制晶片13對快閃存儲器16作存儲容量辨識；(C)將區(qū)塊做好或壞的辨識、注記及整理；(D)進(jìn)行填寫快閃存儲器16的資訊架構(gòu)；(E)將區(qū)塊數(shù)目歸零；(F)指示燈112熄滅；(G)清除該區(qū)塊的內(nèi)容，并于殘余區(qū)域填寫邏輯位置；(H)指示燈112亮；(I)區(qū)塊數(shù)目加一；(J)由步驟(F)重新進(jìn)行步驟(F)、(G)、(H)、(I)，至快閃存儲器16的存儲容量小于區(qū)塊數(shù)目后，即開始填寫硬盤分割表；(K)完成后，其指示燈112熄滅。
然而，上述步驟(B)如以控制晶片13對快閃存儲器16作存儲容量辨識失敗時(shí)，其指示燈112亮，并結(jié)束快閃存儲器16的低階處理。
另，上述步驟(G)于進(jìn)行清除該區(qū)塊的內(nèi)容及于殘余區(qū)域填寫邏輯位置時(shí)，如失敗，其指示燈112亮，并結(jié)束快閃存儲器16的低階處理。
又，上述步驟(J)如填寫硬盤分割表失敗時(shí)，其指示燈112亮，并結(jié)束快閃存儲器16的低階處理。
再請參閱圖4所示，當(dāng)快閃存儲器16于低階格式化后，欲進(jìn)行高階處理時(shí)，僅需將零歐姆電阻115由本體1內(nèi)控制晶片13的輸入腳處拔除，重新將串列匯流排連接口插頭111對接于電腦4上，便因上述控制晶片13的輸入腳保持在高電位，即可使本體1正常執(zhí)行。
此外，本發(fā)明的指示燈112于進(jìn)入測試與低階格式化時(shí)，其指示燈112會在動作流程中不斷閃動，一旦成功指示燈112會熄滅，若是失敗指示燈112會亮，以利了解低階格式化是否已經(jīng)完成或使用失敗。
以上所述，僅為本發(fā)明的最佳具體實(shí)施例，但本發(fā)明的應(yīng)用范圍并不局限于此，任何熟悉該項(xiàng)技藝者在本發(fā)明領(lǐng)域內(nèi)，可輕易思及的變化或修飾，皆應(yīng)涵蓋在本案的權(quán)利要求范圍之內(nèi)。
權(quán)利要求
1.一種儲存裝置內(nèi)快閃存儲器的低階處理流程，其特征在于包括有工作平臺及儲存裝置的本體，而工作平臺于線路上為可供應(yīng)電源至并聯(lián)方式排列的復(fù)數(shù)串列匯流排連接口插座的正、負(fù)電源端子，并將本體一側(cè)設(shè)立的串列匯流排連接口插頭對接于工作平臺的各串列匯流排連接口插座上，且本體內(nèi)至少設(shè)有控制晶片、未格式化的快閃存儲器，而此快閃存儲器低階格式化的動作流程為(A)將一零歐姆電阻裝設(shè)于本體內(nèi)的控制晶片其中一只輸入腳上，其控制晶片內(nèi)部程序起始后便可偵測出該輸入腳為低電位，以進(jìn)行測試與低階格式化的處理；(B)以控制晶片對快閃存儲器作存儲容量辨識；(C)將區(qū)塊做好或壞的辨識、注記及整理；(D)進(jìn)行填寫快閃存儲器的資訊架構(gòu)；(E)將區(qū)塊數(shù)目歸零；(F)清除該區(qū)塊的內(nèi)容，并于殘余區(qū)域填寫邏輯位置；(G)區(qū)塊數(shù)目加一；(H)由步驟(F)重新進(jìn)行步驟(F)、(G)，至快閃存儲器的存儲容量小于區(qū)塊數(shù)目后，即開始填寫硬盤分割表；(I)完成。
2.如權(quán)利要求1所述的儲存裝置內(nèi)快閃存儲器的低階處理流程，其特征在于其中步驟(B)如以控制晶片對快閃存儲器作存儲容量辨識失敗時(shí)，即結(jié)束快閃存儲器的低階處理。
3.如權(quán)利要求1所述的儲存裝置內(nèi)快閃存儲器的低階處理流程，其特征在于其中步驟(F)于進(jìn)行清除該區(qū)塊的內(nèi)容及于殘余區(qū)域填寫邏輯位置時(shí)如失敗，即結(jié)束快閃存儲器的低階處理。
4.如權(quán)利要求1所述的儲存裝置內(nèi)快閃存儲器的低階處理流程，其特征在于其中步驟(H)于進(jìn)行填寫硬盤分割表時(shí)，如失敗便結(jié)束快閃存儲器的低階處理。
5.如權(quán)利要求1所述的儲存裝置內(nèi)快閃存儲器的低階處理流程，其特征在于其中各步驟中的完成或失敗為利用本體上的指示燈作一顯示，而指示燈會在動作流程中不斷閃動，當(dāng)?shù)碗A格式化一旦成功指示燈會熄滅，若是失敗指示燈會亮，以利了解低階格式化是否已經(jīng)結(jié)束。
6.一種儲存裝置內(nèi)快閃存儲器的低階處理裝置，其特征在于其于一工作平臺上固設(shè)有復(fù)數(shù)串列匯流排連接口插座，且各串列匯流排連接口插座的正、負(fù)電源端子以并聯(lián)方式連接于供電線路上，而此供電線路提供有5V直流電源；藉上，一個或一個以上的儲存裝置的本體，可通過一側(cè)設(shè)立的串列匯流排連接口插頭對接于工作平臺的各串列匯流排連接口插座上，用以通過本體內(nèi)控制晶片內(nèi)的固件及一電阻的裝設(shè)，并配合一工作平臺來對復(fù)數(shù)本體內(nèi)的快閃存儲器同時(shí)作低階處理(如快閃存儲器的管理、內(nèi)容的清理、放置分割表等必要程序)。
7.如權(quán)利要求6所述的儲存裝置內(nèi)快閃存儲器的低階處理裝置，其特征在于其中該供電線線路的5V電源可通過插座對接插頭，以連接外界電源使用。
8.如權(quán)利要求6所述的儲存裝置內(nèi)快閃存儲器的低階處理裝置，其特征在于其中該供電線線路的5V電源可于工作平臺內(nèi)設(shè)立。
全文摘要
本發(fā)明提供一種儲存裝置內(nèi)快閃存儲器的低階處理流程及其裝置，其儲存裝置本體內(nèi)的控制電路中至少設(shè)有一控制晶片(Controller IC)及一個或一個以上的快閃存儲器(flash memory)，當(dāng)上述本體內(nèi)快閃存儲器欲進(jìn)行使用前的低階處理時(shí)，則可通過本體內(nèi)設(shè)立的控制晶片及其內(nèi)部預(yù)設(shè)的固件配合一工作平臺來對復(fù)數(shù)本體內(nèi)的快閃存儲器同時(shí)作低階處理(如快閃存儲器的管理、內(nèi)容的清理、放置分割表等必要程序)，以此達(dá)到處理快速省時(shí)、成本低廉的功效。
文檔編號G06F11/36GK1452070SQ02116150
公開日2003年10月29日 申請日期2002年4月19日 優(yōu)先權(quán)日2002年4月19日
發(fā)明者林晉丞, 梁居正, 黃意翔, 伍漢維 申請人:群聯(lián)電子股份有限公司