一種冗余控制系統(tǒng)的制作方法
【專利摘要】本申請?zhí)峁┝艘环N冗余控制系統(tǒng)，包括：運(yùn)行控制器和至少兩個備份控制器；運(yùn)行控制器包括第一DSP和第一通信芯片，第一DSP與通信芯片相連，第一通信芯片包括兩個物理層網(wǎng)口；各個備份控制器各自包括第二DSP和第二通信芯片，第二DSP和第二通信芯片相連，第二通信芯片包括兩個物理層網(wǎng)口；運(yùn)行控制器和各個備份控制器之間通過各自的兩個物理層網(wǎng)口進(jìn)行環(huán)網(wǎng)物理連接，且第一通信芯片和各個第二通信芯片之間進(jìn)行Powerlink通信；第一DSP和各個第二DSP均連接同一個被控設(shè)備。在本申請中，通過以上冗余控制系統(tǒng)提高了通信實時性，且提高了系統(tǒng)運(yùn)行的可靠性。
【專利說明】
一種冗余控制系統(tǒng)
技術(shù)領(lǐng)域
[0001 ]本申請涉及冗余控制領(lǐng)域，特別涉及一種冗余控制系統(tǒng)。
【背景技術(shù)】
[0002]在自動化領(lǐng)域，隨著工業(yè)水平發(fā)展，對生產(chǎn)工藝水平要求越來越高，對被控設(shè)備的控制精度和穩(wěn)定性要求也越來越高。目前針對被控設(shè)備的控制精度和穩(wěn)定性要求，不僅對被控設(shè)備本身進(jìn)行了冗余設(shè)計，而且對被控設(shè)備的控制器也進(jìn)行了冗余設(shè)計。
[0003]但是，目前對被控設(shè)備的控制器進(jìn)行冗余設(shè)計得到的控制冗余系統(tǒng)的通信實時性和系統(tǒng)運(yùn)行可靠性仍有待提高。

【發(fā)明內(nèi)容】

[0004]為解決上述技術(shù)問題，本申請實施例提供一種冗余控制系統(tǒng)，以達(dá)到提高通信實時性，且提高系統(tǒng)運(yùn)行的可靠性的目的，技術(shù)方案如下:
[0005]—種冗余控制系統(tǒng)，包括:運(yùn)行控制器和至少兩個備份控制器；
[0006]所述運(yùn)行控制器包括第一數(shù)字信號處理DSP和第一通信芯片，所述第一DSP與所述通信芯片相連，所述第一通信芯片包括兩個物理層網(wǎng)口 ；
[0007]各個所述備份控制器各自包括第二DSP和第二通信芯片，所述第二 DSP和所述第二通信芯片相連，所述第二通信芯片包括兩個物理層網(wǎng)口 ；
[0008]所述運(yùn)行控制器和各個所述備份控制器之間通過各自的兩個所述物理層網(wǎng)口進(jìn)行環(huán)網(wǎng)物理連接，且所述第一通信芯片和各個所述第二通信芯片之間進(jìn)行Powerlink通信；
[0009]所述第一DSP和各個所述第二 DSP均連接同一個被控設(shè)備；
[0010]所述第一通信芯片，用于判斷各個所述第二通信芯片的兩個所述物理層網(wǎng)口是否發(fā)生異常，在判斷出某一個所述第二通信芯片的兩個所述物理層網(wǎng)口均發(fā)生異常時，控制該第二通信芯片所屬備份控制器停止運(yùn)行，以及判斷自身的兩個所述物理層網(wǎng)口是否發(fā)生異常，在判斷出自身的兩個所述物理層網(wǎng)口均發(fā)生異常時，發(fā)送第一離網(wǎng)信號至所述第一DSP，以使所述第一DSP發(fā)送控制器切換指令至其中一個所述備份控制器，并停止運(yùn)行；
[0011 ]所述第二通信芯片，用于判斷其他各個所述第二通信芯片和所述第一通信芯片的兩個所述物理層網(wǎng)口是否發(fā)生異常，在判斷出其他各個所述第二通信芯片中某一個所述第二通信芯片的兩個所述物理層網(wǎng)口均發(fā)生異常時，控制該第二通信芯片所屬備份控制器停止運(yùn)行，在判斷出所述第一通信芯片的兩個所述物理層網(wǎng)口均發(fā)生異常時，控制所述第一DSP停止運(yùn)行，以及判斷自身的兩個所述物理層網(wǎng)口是否發(fā)生異常，在判斷出自身的兩個所述物理層網(wǎng)口均發(fā)生異常時，發(fā)送第二離網(wǎng)信號至所述第二DSP，以使所述第二DSP停止運(yùn)行；
[0012]所述第一DSP，用于判斷自身運(yùn)行是否發(fā)生異常，在判斷出自身運(yùn)行發(fā)生異?；蚪邮盏剿龅谝浑x網(wǎng)信號時，發(fā)送控制器切換指令至其中一個所述備份控制器，并停止運(yùn)行，以及判斷各個所述第二DSP是否運(yùn)行異常，在判斷出某一個所述第二DSP運(yùn)行異常時，控制該運(yùn)行異常的第二 DSP停止運(yùn)行；
[0013]所述第二DSP，用于判斷自身運(yùn)行是否發(fā)生異常，在判斷出自身運(yùn)行發(fā)生異?；蛟诮邮盏剿龅诙x網(wǎng)信號時，停止運(yùn)行，以及判斷其他各個所述第二DSP是否運(yùn)行異常，在判斷出其他各個所述第二 DSP中某一個第二 DSP運(yùn)行異常時，控制該運(yùn)行異常的第二 DSP停止運(yùn)行，以及判斷所述第一 DSP是否運(yùn)行異常，在判斷出所述第一 DSP運(yùn)行異常時，控制所述第一 DSP停止運(yùn)行，并選擇一個正常運(yùn)行的備份控制器作為運(yùn)行控制器。
[0014]優(yōu)選的，所述第一DSP判斷各個所述第二DSP是否運(yùn)行異常，在判斷出某一個所述第二 DSP運(yùn)行異常時，控制該運(yùn)行異常的第二 DSP停止運(yùn)行的過程為:
[0015]所述第一DSP判斷各個所述第二 DSP是否運(yùn)行異常，在判斷出某一個所述第二 DSP運(yùn)行異常時，獲取除該運(yùn)行異常的第二 DSP之外的其他各個所述第二 DSP針對該運(yùn)行異常的第二 DSP的第一運(yùn)行判斷結(jié)果，若各個所述第一運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制該運(yùn)行異常的第二 DSP停止運(yùn)行；
[0016]所述第二DSP判斷其他各個所述第二 DSP是否運(yùn)行異常，在判斷出其他各個所述第二 DSP中某一個第二 DSP運(yùn)行異常時，控制該運(yùn)行異常的第二 DSP停止運(yùn)行的過程為:
[0017]所述第二DSP判斷其他各個所述第二 DSP是否運(yùn)行異常，在判斷出其他各個所述第二DSP中某一個第二DSP運(yùn)行異常時，獲取除該運(yùn)行異常的第二DSP之外的其他各個所述第二 DSP針對該運(yùn)行異常的第二 DSP的第二運(yùn)行判斷結(jié)果，若各個所述第二運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制該運(yùn)行異常的第二 DSP停止運(yùn)行；
[0018]所述第二DSP判斷所述第一 DSP是否運(yùn)行異常，在判斷出所述第一 DSP運(yùn)行異常時，控制所述第一 DSP停止運(yùn)行的過程為:
[0019]所述第二DSP判斷所述第一 DSP是否運(yùn)行異常，在判斷出所述第一 DSP運(yùn)行異常時，獲取其他各個所述第二 DSP針對所述第一 DSP的運(yùn)行判斷結(jié)果，若各個所述運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制所述第一 DSP停止運(yùn)行。
[0020]優(yōu)選的，所述第一DSP還用于發(fā)送所述第一離網(wǎng)信號至上位機(jī)，以提示所述第一通信芯片的兩個物理層網(wǎng)口發(fā)生異常；
[0021]所述第二DSP還用于發(fā)送所述第二離網(wǎng)信號至所述上位機(jī)，以提示所述第二通信芯片的兩個物理層網(wǎng)口發(fā)生異常。
[0022]優(yōu)選的，所述第一通信芯片包括的兩個物理層網(wǎng)口均為熱插拔物理層網(wǎng)口；
[0023]各個所述第二通信芯片各自包括的兩個物理層網(wǎng)口均為熱插拔物理層網(wǎng)口。
[0024]優(yōu)選的，所述第一通信芯片為ZYNQ芯片；
[0025]各個所述第二通信芯片均為ZYNO芯片。
[0026]優(yōu)選的，在所述第一通信芯片為ZYNQ芯片時，所述第一通信芯片包括:第一現(xiàn)場可編程邏輯門陣列FPGA和第一雙核中央處理器CPU;
[0027]所述第一 FPGA和所述第一雙核CPU相連，所述第一 DSP與所述第一 FPGA相連，且所述第一通信芯片包括的兩個所述物理層網(wǎng)口設(shè)置在所述第一 FPGA上；
[0028]在所述第二通信芯片為ZYNQ芯片時，所述第二通信芯片包括:第二 FPGA和第二雙核(PU;
[0029]所述第二 FPGA和所述第二雙核CPU相連，所述第二 DSP與所述第二 FPGA相連，且所述第二通信芯片包括的兩個所述物理層網(wǎng)口設(shè)置在所述第二 FPGA上。
[0030]優(yōu)選的，所述第一DSP通過雙口隨機(jī)存取存儲器RAM與所述第一FPGA相連；
[0031 ] 所述第二 DSP通過雙口 RAM與所述第二 FPGA相連。
[0032]優(yōu)選的，所述第一DSP通過通用輸入/輸出口與所述第一FPGA相連；
[0033]所述第二DSP通過通用輸入/輸出口與所述第二FPGA相連。
[0034]與現(xiàn)有技術(shù)相比，本申請的有益效果為:
[0035]在本申請中，由于運(yùn)行控制器的第一通信芯片與各個備份控制器各自的第二通信芯片之間進(jìn)行Power I ink通信，Power I ink通信的傳輸速度可達(dá)10M/1000M，因此可以保證運(yùn)行控制器和各個備份控制器之間進(jìn)行高速的數(shù)據(jù)傳輸，從而提高了通信實時性。
[0036]并且，運(yùn)行控制器中的第一DSP與各個備份控制器中的第二DSP構(gòu)成控制冗余部分，運(yùn)行控制器中的第一通信芯片與各個備份控制器中的第二通信芯片構(gòu)成通信冗余部分，其中，在通信冗余部分中的第一通信芯片的一個物理層網(wǎng)口發(fā)生異常時，仍能保證第一通信芯片與各個第二通信芯片正常通信，或通信冗余部分中的某一個第二通信芯片的一個物理層網(wǎng)口發(fā)生異常時，仍能保證該第二通信芯片與其他第二通信芯片和第一通信芯片正常通信，實現(xiàn)了高可靠性的通信冗余部分，既而高可靠性的通信冗余部分為控制冗余部分的通信提供了可靠性保障，保證第一DSP和各個第二DSP各自能夠及時發(fā)現(xiàn)運(yùn)行異常的第一DSP或第二 DSP，從而提高了系統(tǒng)運(yùn)行的可靠性。
【附圖說明】
[0037]為了更清楚地說明本申請實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0038]圖1是本申請?zhí)峁┑娜哂嗫刂葡到y(tǒng)的一種邏輯結(jié)構(gòu)示意圖；
[0039]圖2是本申請?zhí)峁┑娜哂嗫刂葡到y(tǒng)的另一種邏輯結(jié)構(gòu)示意圖；
[0040]圖3是本申請?zhí)峁┑倪\(yùn)行控制器的一種邏輯結(jié)構(gòu)示意圖；
[0041]圖4是本申請?zhí)峁┑膫浞菘刂破鞯囊环N邏輯結(jié)構(gòu)示意圖。
【具體實施方式】
[0042]下面將結(jié)合本申請實施例中的附圖，對本申請實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例?；诒旧暾堉械膶嵤├绢I(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本申請保護(hù)的范圍。
[0043]在本申請中，提供了一種冗余控制系統(tǒng)，冗余控制系統(tǒng)包括:運(yùn)行控制器和至少兩個備份控制器。
[0044]所述運(yùn)行控制器包括第一DSP(數(shù)字信號處理，Digital Signal Processing)和第一通信芯片，所述第一 DSP與所述通信芯片相連，所述第一通信芯片包括兩個物理層網(wǎng)口。
[0045]各個所述備份控制器各自包括第二DSP和第二通信芯片，所述第二 DSP和所述第二通信芯片相連，所述第二通信芯片包括兩個物理層網(wǎng)口。
[0046]所述運(yùn)行控制器和各個所述備份控制器之間通過各自的兩個所述物理層網(wǎng)口進(jìn)行環(huán)網(wǎng)物理連接，且所述第一通信芯片和各個所述第二通信芯片之間進(jìn)行Powerlink通信。
[0047]其中，Powerlink也稱為EthernetPOWERLINK，是一項在標(biāo)準(zhǔn)以太網(wǎng)介質(zhì)上，用于解決工業(yè)控制及數(shù)據(jù)采集領(lǐng)域數(shù)據(jù)傳輸實時性的最新技術(shù)，其協(xié)議融合了 CANopen和Ethernet這兩項技術(shù)的優(yōu)點(diǎn)和缺點(diǎn)，即擁有了Ethernet的高速、開放性接口，以及CANopen在工業(yè)領(lǐng)域良好的冗余性和安全性特點(diǎn)。
[0048]所述第一DSP和各個所述第二 DSP均連接同一個被控設(shè)備。
[0049]所述第一通信芯片，用于判斷各個所述第二通信芯片的兩個所述物理層網(wǎng)口是否發(fā)生異常，在判斷出某一個所述第二通信芯片的兩個所述物理層網(wǎng)口均發(fā)生異常時，控制該第二通信芯片所屬備份控制器停止運(yùn)行，以及判斷自身的兩個所述物理層網(wǎng)口是否發(fā)生異常，在判斷出自身的兩個所述物理層網(wǎng)口均發(fā)生異常時，發(fā)送第一離網(wǎng)信號至所述第一DSP，以使所述第一DSP發(fā)送控制器切換指令至其中一個所述備份控制器，并停止運(yùn)行。
[0050]在本申請中，第一通信芯片在判斷出某一個所述第二通信芯片的其中一個物理層網(wǎng)口發(fā)生異常，另一個物理層網(wǎng)口未發(fā)生異常時，不控制該第二通信芯片所屬備份控制器停止運(yùn)行，因為該第二通信芯片仍然可以通過未發(fā)生異常的物理層網(wǎng)口與外部進(jìn)行通信。[0051 ]當(dāng)然，第一通信芯片在判斷出自身的其中一個物理層網(wǎng)口發(fā)生異常，另一個物理層網(wǎng)口未發(fā)生異常時，不發(fā)送第一離網(wǎng)信號至所述第一DSP，因為第一通信芯片仍然可以通過未發(fā)生異常的物理層網(wǎng)口與外部進(jìn)行通信。
[0052]所述第二通信芯片，用于判斷其他各個所述第二通信芯片和所述第一通信芯片的兩個所述物理層網(wǎng)口是否發(fā)生異常，在判斷出其他各個所述第二通信芯片中某一個所述第二通信芯片的兩個所述物理層網(wǎng)口均發(fā)生異常時，控制該第二通信芯片所屬備份控制器停止運(yùn)行，在判斷出所述第一通信芯片的兩個所述物理層網(wǎng)口均發(fā)生異常時，控制所述第一DSP停止運(yùn)行，以及判斷自身的兩個所述物理層網(wǎng)口是否發(fā)生異常，在判斷出自身的兩個所述物理層網(wǎng)口均發(fā)生異常時，發(fā)送第二離網(wǎng)信號至所述第二DSP，以使所述第二DSP停止運(yùn)行。
[0053]在本申請中，第二通信芯片在判斷出其他各個所述第二通信芯片中某一個第二通信芯片的其中一個物理層網(wǎng)口發(fā)生異常，另一個物理層網(wǎng)口未發(fā)生異常時，不控制該第二通信芯片所屬備份控制器停止運(yùn)行，因為其中一個物理層網(wǎng)口發(fā)生異常，另一個物理層網(wǎng)口未發(fā)生異常的該第二通信芯片仍可以通過未發(fā)生異常的物理層網(wǎng)口與外部進(jìn)行通信。
[0054]當(dāng)然，第二通信芯片在判斷出自身的其中一個物理層網(wǎng)口發(fā)生異常，另一個物理層網(wǎng)口未發(fā)生異常時，不發(fā)送第二離網(wǎng)信號至所述第二DSP，因為第二通信芯片仍然可以通過未發(fā)生異常的物理層網(wǎng)口與外部進(jìn)行通信。
[0055]所述第一DSP，用于判斷自身運(yùn)行是否發(fā)生異常，在判斷出自身運(yùn)行發(fā)生異常或接收到所述第一離網(wǎng)信號時，發(fā)送控制器切換指令至其中一個所述備份控制器，并停止運(yùn)行，以及判斷各個所述第二DSP是否運(yùn)行異常，在判斷出某一個所述第二DSP運(yùn)行異常時，控制該運(yùn)行異常的第二 DSP停止運(yùn)行；
[0056]所述第二DSP，用于判斷自身運(yùn)行是否發(fā)生異常，在判斷出自身運(yùn)行發(fā)生異常或在接收到所述第二離網(wǎng)信號時，停止運(yùn)行，以及判斷其他各個所述第二DSP是否運(yùn)行異常，在判斷出其他各個所述第二 DSP中某一個第二 DSP運(yùn)行異常時，控制該運(yùn)行異常的第二 DSP停止運(yùn)行，以及判斷所述第一 DSP是否運(yùn)行異常，在判斷出所述第一 DSP運(yùn)行異常時，控制所述第一 DSP停止運(yùn)行，并選擇一個正常運(yùn)行的備份控制器作為運(yùn)行控制器。
[0057]需要說明的是，上述物理層網(wǎng)口發(fā)生異常具體指物理層網(wǎng)口斷開或松動等情況。
[0058]所述第一DSP和各個所述第二 DSP均連接同一個被控設(shè)備，能夠保證在運(yùn)行控制器或某一個備份控制器發(fā)生異常時，可以由運(yùn)行正常的運(yùn)行控制器或備份控制器控制被控設(shè)備，從而保證被控設(shè)備正常運(yùn)行。
[0059]在本申請中，由于運(yùn)行控制器的第一通信芯片與各個備份控制器各自的第二通信芯片之間進(jìn)行Power I ink通信，Power I ink通信的傳輸速度可達(dá)10M/1000M，因此可以保證運(yùn)行控制器和各個備份控制器之間進(jìn)行高速的數(shù)據(jù)傳輸，從而提高了通信實時性。
[0060]并且，運(yùn)行控制器中的第一DSP與各個備份控制器中的第二DSP構(gòu)成控制冗余部分，運(yùn)行控制器中的第一通信芯片與各個備份控制器中的第二通信芯片構(gòu)成通信冗余部分，其中，在通信冗余部分中的第一通信芯片的一個物理層網(wǎng)口發(fā)生異常時，仍能保證第一通信芯片與各個第二通信芯片正常通信，或通信冗余部分中的某一個第二通信芯片的一個物理層網(wǎng)口發(fā)生異常時，仍能保證該第二通信芯片與其他第二通信芯片和第一通信芯片正常通信，實現(xiàn)了高可靠性的通信冗余部分，既而高可靠性的通信冗余部分為控制冗余部分的通信提供了可靠性保障，保證第一DSP和各個第二DSP各自能夠及時發(fā)現(xiàn)運(yùn)行異常的第一DSP或第二 DSP，從而提高了系統(tǒng)運(yùn)行的可靠性。
[0061]在本申請中，所述運(yùn)行控制器和各個所述備份控制器之間通過各自的兩個所述物理層網(wǎng)口進(jìn)行環(huán)網(wǎng)物理連接，使得冗余控制系統(tǒng)中的某一個物理層網(wǎng)口發(fā)生異常后，仍能保證運(yùn)行控制器和各個備份控制器之間正常通信。
[0062]進(jìn)一步的，由于所述第一通信芯片和各個所述第二通信芯片之間進(jìn)行Powerlink通信，而Powerlink實現(xiàn)的MAC IP可以實現(xiàn)運(yùn)行控制器和各個備份控制器之間同步獲取彼此的數(shù)據(jù)以及被控設(shè)備的數(shù)據(jù)，其同步精度可以達(dá)到I?2us左右，并且根據(jù)實際系統(tǒng)進(jìn)行一次補(bǔ)償之后，運(yùn)行控制器和各個備份控制器之間的同步精度可以達(dá)到10ns以內(nèi)，甚至達(dá)到幾十個ns。
[0063]請參見圖1，其示出了冗余控制系統(tǒng)包括運(yùn)行控制器和兩個備份控制器的結(jié)構(gòu)示意圖，如圖1所示，冗余控制系統(tǒng)包括運(yùn)行控制器11、第一備份控制器12和第二備份控制器13。運(yùn)行控制器11包括第一 DSP和第一通信芯片，第一備份控制器12和第二備份控制器13均包括第二DSP和第二通信芯片，運(yùn)行控制器11的第一通信芯片的兩個物理層網(wǎng)口分別為PHYl和PHY2，第一備份控制器12的第二通信芯片的兩個物理層網(wǎng)口分別為PHYl和PHY2，第二備份控制器13的第二通信芯片的兩個物理層網(wǎng)口分別為PHYl和PHY2。運(yùn)行控制器11的第一通信芯片的PHYl與第一備份控制器12的第二通信芯片的PHYl相連，第一備份控制器12的第一通信芯片的PHY2與第二備份控制器13的第二通信芯片的PHY2相連，第二備份控制器13的第二通信芯片的PHYl與運(yùn)行控制器11的第一通信芯片的PHY2相連，完成環(huán)網(wǎng)物理連接。
[0064]請參見圖2，其示出了冗余控制系統(tǒng)包括運(yùn)行控制器和η個備份控制器的結(jié)構(gòu)示意圖，其中η為大于2的整數(shù)，如圖2所示，冗余控制系統(tǒng)包括運(yùn)行控制器21和η個備份控制器。η個備份控制器分別表示為備份控制器1、備份控制器2、……、備份控制器η。運(yùn)行控制器21和備份控制器1、備份控制器2、……、備份控制器η之間通過各自的兩個物理層網(wǎng)口進(jìn)行環(huán)網(wǎng)物理連接。
[0065]在上述冗余控制系統(tǒng)中，第一DSP還用于發(fā)送所述第一離網(wǎng)信號至上位機(jī)，以提示所述第一通信芯片的兩個物理層網(wǎng)口發(fā)生異常。在提示第一通信芯片的兩個物理層網(wǎng)口發(fā)生異常后，以便工作人員及時對第一通信芯片的物理層網(wǎng)口進(jìn)行維修。
[0066]所述第二DSP還用于發(fā)送所述第二離網(wǎng)信號至所述上位機(jī)，以提示所述第二通信芯片的兩個物理層網(wǎng)口發(fā)生異常。在提示第二通信芯片的兩個物理層網(wǎng)口發(fā)生異常后，以便工作人員及時對第二通信芯片的物理層網(wǎng)口進(jìn)行維修。
[0067]在上述冗余控制系統(tǒng)中，所述第一通信芯片包括的兩個物理層網(wǎng)口均為熱插拔物理層網(wǎng)口。
[0068]各個所述第二通信芯片各自包括的兩個物理層網(wǎng)口均為熱插拔物理層網(wǎng)口。
[0069]在第一通信芯片包括的兩個物理層網(wǎng)口均為熱插拔物理層網(wǎng)口，且各個所述第二通信芯片各自包括的兩個物理層網(wǎng)口均為熱插拔物理層網(wǎng)口時，可以允許用戶在線更換損壞的物理層網(wǎng)口或物理層網(wǎng)口相連的網(wǎng)絡(luò)連線。
[0070]在本申請中，上述第一DSP判斷各個所述第二DSP是否運(yùn)行異常，在判斷出某一個所述第二 DSP運(yùn)行異常時，控制該運(yùn)行異常的第二 DSP停止運(yùn)行的過程具體可以為:
[0071]所述第一DSP判斷各個所述第二 DSP是否運(yùn)行異常，在判斷出某一個所述第二 DSP運(yùn)行異常時，獲取除該運(yùn)行異常的第二 DSP之外的其他各個所述第二 DSP針對該運(yùn)行異常的第二 DSP的第一運(yùn)行判斷結(jié)果，若各個所述第一運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制該運(yùn)行異常的第二 DSP停止運(yùn)行。
[0072]在本申請中，所述第一DSP判斷各個所述第二DSP是否運(yùn)行異常，在判斷出某一個所述第二 DSP運(yùn)行異常時，獲取除該運(yùn)行異常的第二 DSP之外的其他各個所述第二 DSP針對該運(yùn)行異常的第二 DSP的第一運(yùn)行判斷結(jié)果，若各個所述第一運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制該運(yùn)行異常的第二 DSP停止運(yùn)行的方式相比于在判斷出某一個所述第二 DSP運(yùn)行異常時就直接控制該運(yùn)行異常的第二 DSP停止運(yùn)行的方式，進(jìn)一步提高了系統(tǒng)運(yùn)行的可靠性。
[0073]現(xiàn)舉例對第一DSP判斷各個所述第二 DSP是否運(yùn)行異常，在判斷出某一個所述第二DSP運(yùn)行異常時，獲取除該運(yùn)行異常的第二DSP之外的其他各個所述第二DSP針對該運(yùn)行異常的第二 DSP的第一運(yùn)行判斷結(jié)果，若各個所述第一運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制該運(yùn)行異常的第二DSP停止運(yùn)行的過程進(jìn)行說明，例如，冗余控制系統(tǒng)包括運(yùn)行控制器和三個備份控制器，三個備份控制器分別為備份控制器A、備份控制器B和備份控制器C，運(yùn)行控制器包括第一DSP和第一通信芯片，備份控制器A包括第二DSP A和第二通信芯片A，備份控制器B包括第二DSP B和第二通信芯片B，備份控制器C包括第二DSP C和第二通信芯片C，第一DSP判斷第二DSP A、第二DSP B和第二DSP C是否運(yùn)行異常，在判斷出第二DSP A運(yùn)行異常時，獲取第二DSP B針對第二DSP A的第一運(yùn)行判斷結(jié)果和第二DSP C針對第二DSP A的第一運(yùn)行判斷結(jié)果，若第二DSP B針對第二DSP A的第一運(yùn)行判斷結(jié)果和第二DSP C針對第二DSPA的第一運(yùn)行判斷結(jié)果均為運(yùn)行異常，則說明運(yùn)行控制器和備份控制器B、備份控制器C的判斷結(jié)果相同，控制第二DSP A停止運(yùn)行。
[0074]相應(yīng)的，所述第二DSP判斷其他各個所述第二DSP是否運(yùn)行異常，在判斷出其他各個所述第二DSP中某一個第二DSP運(yùn)行異常時，控制該運(yùn)行異常的第二DSP停止運(yùn)行的過程具體可以為:
[0075]所述第二DSP判斷其他各個所述第二 DSP是否運(yùn)行異常，在判斷出其他各個所述第二DSP中某一個第二DSP運(yùn)行異常時，獲取除該運(yùn)行異常的第二DSP之外的其他各個所述第二 DSP針對該運(yùn)行異常的第二 DSP的第二運(yùn)行判斷結(jié)果，若各個所述第二運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制該運(yùn)行異常的第二 DSP停止運(yùn)行。
[0076]在本申請中，所述第二DSP判斷其他各個所述第二 DSP是否運(yùn)行異常，在判斷出其他各個所述第二DSP中某一個第二DSP運(yùn)行異常時，獲取除該運(yùn)行異常的第二DSP之外的其他各個所述第二 DSP針對該運(yùn)行異常的第二 DSP的第二運(yùn)行判斷結(jié)果，若各個所述第二運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制該運(yùn)行異常的第二 DSP停止運(yùn)行的方式相比于在判斷出其他各個所述第二 DSP中某一個第二 DSP運(yùn)行異常時就直接控制該運(yùn)行異常的第二 DSP停止運(yùn)行的方式，進(jìn)一步提高了系統(tǒng)運(yùn)行的可靠性。
[0077]仍以上述冗余控制系統(tǒng)包括運(yùn)行控制器和三個備份控制器，三個備份控制器分別為備份控制器A、備份控制器B和備份控制器C，運(yùn)行控制器包括第一 DSP和第一通信芯片，備份控制器A包括第二DSP A和第二通信芯片A，備份控制器B包括第二DSP B和第二通信芯片B，備份控制器C包括第二DSP C和第二通信芯片C為例，對第二DSP判斷其他各個所述第二DSP是否運(yùn)行異常，在判斷出其他各個所述第二 DSP中某一個第二 DSP運(yùn)行異常時，獲取除該運(yùn)行異常的第二 DSP之外的其他各個所述第二 DSP針對該運(yùn)行異常的第二 DSP的第二運(yùn)行判斷結(jié)果，若各個所述第二運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制該運(yùn)行異常的第二 DSP停止運(yùn)行進(jìn)行說明，例如，第二DSP A判斷第二DSP B和第二DSP C是否運(yùn)行異常，在判斷出第二DSPB運(yùn)行異常時，獲取第二DSP C針對第二DSP B的第二運(yùn)行判斷結(jié)果，若第二DSP C針對第二DSP B的第二運(yùn)行判斷結(jié)果為第二DSP B運(yùn)行異常，則控制第二DSP B停止運(yùn)行。
[0078]相應(yīng)的，所述第二DSP判斷所述第一DSP是否運(yùn)行異常，在判斷出所述第一DSP運(yùn)行異常時，控制所述第一 DSP停止運(yùn)行的過程具體可以為:
[0079]所述第二DSP判斷所述第一 DSP是否運(yùn)行異常，在判斷出所述第一 DSP運(yùn)行異常時，獲取其他各個所述第二 DSP針對所述第一 DSP的運(yùn)行判斷結(jié)果，若各個所述運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制所述第一 DSP停止運(yùn)行。
[0080]在本申請中，所述第二DSP判斷所述第一DSP是否運(yùn)行異常，在判斷出所述第一DSP運(yùn)行異常時，獲取其他各個所述第二 DSP針對所述第一 DSP的運(yùn)行判斷結(jié)果，若各個所述運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制所述第一 DSP停止運(yùn)行的方式，相比于在判斷出所述第一DSP運(yùn)行異常時就直接控制第一 DSP停止運(yùn)行的方式，進(jìn)一步提高了系統(tǒng)運(yùn)行的可靠性。
[0081]仍以上述冗余控制系統(tǒng)包括運(yùn)行控制器和三個備份控制器，三個備份控制器分別為備份控制器A、備份控制器B和備份控制器C，運(yùn)行控制器包括第一 DSP和第一通信芯片，備份控制器A包括第二DSP A和第二通信芯片A，備份控制器B包括第二DSP B和第二通信芯片B，備份控制器C包括第二DSP C和第二通信芯片C為例，對所述第二DSP判斷所述第一DSP是否運(yùn)行異常，在判斷出所述第一DSP運(yùn)行異常時，獲取其他各個所述第二DSP針對所述第一DSP的運(yùn)行判斷結(jié)果，若各個所述運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制所述第一 DSP停止運(yùn)行進(jìn)行說明，例如，第二DSP A判斷第一DSP是否運(yùn)行異常，在判斷出第一DSP運(yùn)行異常時，獲取第二DSP B針對第一DSP的運(yùn)行判斷結(jié)果和第二DSP C針對第一DSP的運(yùn)行判斷結(jié)果，若第二DSP B針對第一DSP的運(yùn)行判斷結(jié)果和第二DSP C針對第一DSP的運(yùn)行判斷結(jié)果均為第一DSP運(yùn)行異常，則控制第一 DSP停止運(yùn)行。
[0082]在上述冗余控制系統(tǒng)中，第一通信芯片為ZYNQ(Zynq_7000AlI ProgrammableSoC)芯片。相應(yīng)的，各個所述第二通信芯片均為ZYNO芯片。
[0083]其中，在所述第一通信芯片為ZYNQ芯片時，所述第一通信芯片包括:第一FPGA(Field Programmable Gate Array，現(xiàn)場可編程邏輯門陣列)和第一雙核CPU(中央處理器，Central Processing Unit)，如圖3所不。
[0084]所述第一 FPGA和所述第一雙核CPU相連，所述第一 DSP與所述第一 FPGA相連，且所述第一通信芯片包括的兩個所述物理層網(wǎng)口設(shè)置在所述第一 FPGA上。
[0085]在本申請中，第一FPGA上的兩個物理層網(wǎng)口負(fù)責(zé)Powerlink的物理層通信，第一FPGA負(fù)責(zé)Powerlink的MAC層通信，第一雙核CPU負(fù)責(zé)Powerlink的應(yīng)用層通信，從而實現(xiàn)Powerlink通信。在具體通信過程中，第一FPGA上的兩個物理層網(wǎng)口將從外部接收來的數(shù)據(jù)(如備份控制器的運(yùn)行數(shù)據(jù))存放在第一FPGA中，第一雙核CPU則從第一FPGA中讀取從外部接收來的數(shù)據(jù)，并從外部接收來的數(shù)據(jù)封裝成特定格式的數(shù)據(jù)，并將封裝后的特定格式的數(shù)據(jù)返給第一 FPGA，然后第一雙核CPU通知第一 DSP讀數(shù)據(jù)，第一 DSP在收到第一雙核CPU的通知后，從第一 FPGA從讀取封裝后的特定格式的數(shù)據(jù)。第一 DSP若要發(fā)送DSP數(shù)據(jù)至外部(如備份控制器)，第一 DSP首先將DSP數(shù)據(jù)發(fā)送至第一 FPGA，第一雙核CPU從第一 FPGA中讀取DSP數(shù)據(jù)，對DSP數(shù)據(jù)進(jìn)行封裝，并將封裝后的DSP數(shù)據(jù)發(fā)送至第一 FPGA，第一 FPGA在將封裝后的DSP數(shù)據(jù)發(fā)送至外部。
[0086]在所述第二通信芯片為ZYNQ芯片時，所述第二通信芯片包括:第二 FPGA和第二雙核CPU，如圖4所示。
[0087]所述第二 FPGA和所述第二雙核CPU相連，所述第二 DSP與所述第二 FPGA相連，且所述第二通信芯片包括的兩個所述物理層網(wǎng)口設(shè)置在所述第二 FPGA上。
[0088]在本申請中，第二FPGA上的兩個物理層網(wǎng)口負(fù)責(zé)Powerlink的物理層通信，第二FPGA負(fù)責(zé)Powerlink的MAC層通信，第二雙核CPU負(fù)責(zé)Powerlink的應(yīng)用層通信，從而實現(xiàn)Powerlink通信。在具體通信過程中，第二FPGA上的兩個物理層網(wǎng)口將從外部接收來的數(shù)據(jù)(如備份控制器的運(yùn)行數(shù)據(jù))存放在第二FPGA中，第二雙核CPU則從第二FPGA中讀取從外部接收來的數(shù)據(jù)，并從外部接收來的數(shù)據(jù)封裝成特定格式的數(shù)據(jù)，并將封裝后的特定格式的數(shù)據(jù)返給第二 FPGA，然后第二雙核CPU通知第二 DSP讀數(shù)據(jù)，第二 DSP在收到第二雙核CPU的通知后，從第二 FPGA從讀取封裝后的特定格式的數(shù)據(jù)。第二 DSP若要發(fā)送DSP數(shù)據(jù)至外部(如備份控制器)，第二 DSP首先將DSP數(shù)據(jù)發(fā)送至第二 FPGA，第二雙核CPU從第二 FPGA中讀取DSP數(shù)據(jù)，對DSP數(shù)據(jù)進(jìn)行封裝，并將封裝后的DSP數(shù)據(jù)發(fā)送至第二 FPGA，第二 FPGA在將封裝后的DSP數(shù)據(jù)發(fā)送至外部。
[0089]其中，所述第一 DSP具體可以通過雙口 RAM(隨機(jī)存取存儲器，Random AccessMemory)與所述第一FPGA相連;相應(yīng)的，所述第二DSP具體可以通過雙口 RAM與所述第二FPGA相連。
[0090]所述第一DSP具體可以通過通用輸入/輸出口與所述第一FPGA相連;所述第二DSP具體可以通過通用輸入/輸出口與所述第二FPGA相連。
[0091]需要說明的是，本說明書中的各個實施例均采用遞進(jìn)的方式描述，每個實施例重點(diǎn)說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。對于裝置類實施例而言，由于其與方法實施例基本相似，所以描述的比較簡單，相關(guān)之處參見方法實施例的部分說明即可。
[0092]最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。
[0093]以上對本申請所提供的一種冗余控制系統(tǒng)進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個例對本申請的原理及實施方式進(jìn)行了闡述，以上實施例的說明只是用于幫助理解本申請的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本申請的思想，在【具體實施方式】及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本申請的限制。
【主權(quán)項】
1.一種冗余控制系統(tǒng)，其特征在于，包括:運(yùn)行控制器和至少兩個備份控制器； 所述運(yùn)行控制器包括第一數(shù)字信號處理DSP和第一通信芯片，所述第一 DSP與所述通信芯片相連，所述第一通信芯片包括兩個物理層網(wǎng)口； 各個所述備份控制器各自包括第二 DSP和第二通信芯片，所述第二 DSP和所述第二通信芯片相連，所述第二通信芯片包括兩個物理層網(wǎng)口； 所述運(yùn)行控制器和各個所述備份控制器之間通過各自的兩個所述物理層網(wǎng)口進(jìn)行環(huán)網(wǎng)物理連接，且所述第一通信芯片和各個所述第二通信芯片之間進(jìn)行Powerlink通信； 所述第一 DSP和各個所述第二 DSP均連接同一個被控設(shè)備； 所述第一通信芯片，用于判斷各個所述第二通信芯片的兩個所述物理層網(wǎng)口是否發(fā)生異常，在判斷出某一個所述第二通信芯片的兩個所述物理層網(wǎng)口均發(fā)生異常時，控制該第二通信芯片所屬備份控制器停止運(yùn)行，以及判斷自身的兩個所述物理層網(wǎng)口是否發(fā)生異常，在判斷出自身的兩個所述物理層網(wǎng)口均發(fā)生異常時，發(fā)送第一離網(wǎng)信號至所述第一DSP，以使所述第一DSP發(fā)送控制器切換指令至其中一個所述備份控制器，并停止運(yùn)行； 所述第二通信芯片，用于判斷其他各個所述第二通信芯片和所述第一通信芯片的兩個所述物理層網(wǎng)口是否發(fā)生異常，在判斷出其他各個所述第二通信芯片中某一個所述第二通信芯片的兩個所述物理層網(wǎng)口均發(fā)生異常時，控制該第二通信芯片所屬備份控制器停止運(yùn)行，在判斷出所述第一通信芯片的兩個所述物理層網(wǎng)口均發(fā)生異常時，控制所述第一 DSP停止運(yùn)行，以及判斷自身的兩個所述物理層網(wǎng)口是否發(fā)生異常，在判斷出自身的兩個所述物理層網(wǎng)口均發(fā)生異常時，發(fā)送第二離網(wǎng)信號至所述第二DSP，以使所述第二DSP停止運(yùn)行； 所述第一DSP，用于判斷自身運(yùn)行是否發(fā)生異常，在判斷出自身運(yùn)行發(fā)生異常或接收到所述第一離網(wǎng)信號時，發(fā)送控制器切換指令至其中一個所述備份控制器，并停止運(yùn)行，以及判斷各個所述第二DSP是否運(yùn)行異常，在判斷出某一個所述第二DSP運(yùn)行異常時，控制該運(yùn)行異常的第二 DSP停止運(yùn)行； 所述第二DSP，用于判斷自身運(yùn)行是否發(fā)生異常，在判斷出自身運(yùn)行發(fā)生異?；蛟诮邮盏剿龅诙x網(wǎng)信號時，停止運(yùn)行，以及判斷其他各個所述第二DSP是否運(yùn)行異常，在判斷出其他各個所述第二DSP中某一個第二DSP運(yùn)行異常時，控制該運(yùn)行異常的第二DSP停止運(yùn)行，以及判斷所述第一 DSP是否運(yùn)行異常，在判斷出所述第一 DSP運(yùn)行異常時，控制所述第一DSP停止運(yùn)行，并選擇一個正常運(yùn)行的備份控制器作為運(yùn)行控制器。2.根據(jù)權(quán)利要求1所述的冗余控制系統(tǒng)，其特征在于，所述第一DSP判斷各個所述第二DSP是否運(yùn)行異常，在判斷出某一個所述第二 DSP運(yùn)行異常時，控制該運(yùn)行異常的第二 DSP停止運(yùn)行的過程為: 所述第一DSP判斷各個所述第二DSP是否運(yùn)行異常，在判斷出某一個所述第二DSP運(yùn)行異常時，獲取除該運(yùn)行異常的第二 DSP之外的其他各個所述第二 DSP針對該運(yùn)行異常的第二DSP的第一運(yùn)行判斷結(jié)果，若各個所述第一運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制該運(yùn)行異常的第二 DSP停止運(yùn)行； 所述第二DSP判斷其他各個所述第二DSP是否運(yùn)行異常，在判斷出其他各個所述第二DSP中某一個第二 DSP運(yùn)行異常時，控制該運(yùn)行異常的第二 DSP停止運(yùn)行的過程為: 所述第二DSP判斷其他各個所述第二DSP是否運(yùn)行異常，在判斷出其他各個所述第二DSP中某一個第二DSP運(yùn)行異常時，獲取除該運(yùn)行異常的第二DSP之外的其他各個所述第二DSP針對該運(yùn)行異常的第二 DSP的第二運(yùn)行判斷結(jié)果，若各個所述第二運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制該運(yùn)行異常的第二 DSP停止運(yùn)行； 所述第二 DSP判斷所述第一 DSP是否運(yùn)行異常，在判斷出所述第一 DSP運(yùn)行異常時，控制所述第一 DSP停止運(yùn)行的過程為: 所述第二 DSP判斷所述第一 DSP是否運(yùn)行異常，在判斷出所述第一 DSP運(yùn)行異常時，獲取其他各個所述第二 DSP針對所述第一 DSP的運(yùn)行判斷結(jié)果，若各個所述運(yùn)行判斷結(jié)果均為運(yùn)行異常，則控制所述第一 DSP停止運(yùn)行。3.根據(jù)權(quán)利要求1所述的冗余控制系統(tǒng)，其特征在于，所述第一DSP還用于發(fā)送所述第一離網(wǎng)信號至上位機(jī)，以提示所述第一通信芯片的兩個物理層網(wǎng)口發(fā)生異常； 所述第二 DSP還用于發(fā)送所述第二離網(wǎng)信號至所述上位機(jī)，以提示所述第二通信芯片的兩個物理層網(wǎng)口發(fā)生異常。4.根據(jù)權(quán)利要求1所述的冗余控制系統(tǒng)，其特征在于，所述第一通信芯片包括的兩個物理層網(wǎng)口均為熱插拔物理層網(wǎng)口 ； 各個所述第二通信芯片各自包括的兩個物理層網(wǎng)口均為熱插拔物理層網(wǎng)口。5.根據(jù)權(quán)利要求1所述的冗余控制系統(tǒng)，其特征在于，所述第一通信芯片為ZYNQ芯片； 各個所述第二通信芯片均為ZYNO芯片。6.根據(jù)權(quán)利要求5所述的冗余控制系統(tǒng)，其特征在于，在所述第一通信芯片為ZYNQ芯片時，所述第一通信芯片包括:第一現(xiàn)場可編程邏輯門陣列FPGA和第一雙核中央處理器CPU; 所述第一 FPGA和所述第一雙核CPU相連，所述第一 DSP與所述第一 FPGA相連，且所述第一通信芯片包括的兩個所述物理層網(wǎng)口設(shè)置在所述第一 FPGA上； 在所述第二通信芯片為ZYNQ芯片時，所述第二通信芯片包括:第二FPGA和第二雙核CPU； 所述第二 FPGA和所述第二雙核CPU相連，所述第二 DSP與所述第二 FPGA相連，且所述第二通信芯片包括的兩個所述物理層網(wǎng)口設(shè)置在所述第二 FPGA上。7.根據(jù)權(quán)利要求6所述的冗余控制系統(tǒng)，其特征在于，所述第一DSP通過雙口隨機(jī)存取存儲器RAM與所述第一 FPGA相連； 所述第二 DSP通過雙口 RAM與所述第二 FPGA相連。8.根據(jù)權(quán)利要求6所述的冗余控制系統(tǒng)，其特征在于，所述第一DSP通過通用輸入/輸出口與所述第一 FPGA相連； 所述第二DSP通過通用輸入/輸出口與所述第二FPGA相連。
【文檔編號】G05B19/042GK105929765SQ201610511145
【公開日】2016年9月7日
【申請日】2016年7月1日
【發(fā)明人】魏民, 劉天武, 鄭艷文, 常亞暉, 魏西平
【申請人】沈陽遠(yuǎn)大電力電子科技有限公司