多電路板并行通信系統(tǒng)和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種多電路板并行通信系統(tǒng)和方法，具體涉及一種基于并行總線控制原理的多電路板通信系統(tǒng)。
【背景技術(shù)】
[0002]軌道交通在優(yōu)化城市空間結(jié)構(gòu)、緩解城市交通擁擠、保護環(huán)境等多方面均已表現(xiàn)出了積極促進作用。在中國，隨著城市化進程的加快，城市交通需求劇增，作為緩解城市交通壓力有效手段的城市軌道交通開始進入高速發(fā)展時期。
[0003]目前城市軌道交通牽引系統(tǒng)占據(jù)主流的是交流異步傳動系統(tǒng)，由于異步電機轉(zhuǎn)矩與轉(zhuǎn)差成正比(電機轉(zhuǎn)速高，轉(zhuǎn)差減小，力矩減??；電機轉(zhuǎn)速降低，轉(zhuǎn)差增大，力矩增大)，異步電機特性決定了轉(zhuǎn)速可以自然調(diào)節(jié)在同步轉(zhuǎn)速附近，因此異步電機可以并聯(lián)運行。隨著高效、節(jié)能永磁牽弓I系統(tǒng)的技術(shù)進步，永磁同步電機開始應(yīng)用于軌道交通領(lǐng)域，同步電機要求電機轉(zhuǎn)速與電機同步轉(zhuǎn)速嚴格同步，傳統(tǒng)的電機并聯(lián)運行已經(jīng)不適用于永磁同步電機控制，要求牽引系統(tǒng)每臺變頻器驅(qū)動一臺電機。牽引系統(tǒng)總動力不變，要求永磁牽引控制單元有多塊電路板并聯(lián)運行控制多臺變頻器，多塊電路板需要共享牽引控制指令、邏輯時序、保護動作等信息，電路板間需要及時交換大量數(shù)據(jù)。
[0004]傳統(tǒng)的多電路板并聯(lián)運行大多采用并行總線控制技術(shù)，例如，每塊電路板由專用PCI協(xié)議芯片或CPU連接至PCI總線，由PCI協(xié)議芯片或CPU完成數(shù)據(jù)中轉(zhuǎn)和總線管理等功能，從而實現(xiàn)設(shè)備間的信息交互。這種控制方式電路設(shè)計復(fù)雜，占用硬件資源較多，而且PCI總線采用共享總線機制，難免會出現(xiàn)總線競爭問題。采用現(xiàn)場串行總線控制技術(shù)可以避免總線競爭問題，例如，多個設(shè)備采用CAN總線鏈接至設(shè)備管理器，再由設(shè)備管理器完成總線仲裁等功能。但是，串行通信又存在傳送波特率低的缺陷，無法滿足實施性要求高的大量數(shù)據(jù)傳輸。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是提供一種多電路板并行通信系統(tǒng)，解決了傳統(tǒng)的并行總線控制技術(shù)的總線競爭問題，同時也可以滿足及時的大量數(shù)據(jù)交換。
[0006]本發(fā)明的技術(shù)解決方案是:所提供的多電路板并行通信系統(tǒng)，包括多個電路板，其特殊之處在于:其中一個電路板為主控制板，其他電路板為從設(shè)備；所有電路板通過數(shù)據(jù)總線實現(xiàn)互連。所述主控制板具有總線控制權(quán)，每個從設(shè)備均具有不同的地址和總線申請優(yōu)先級。
[0007]所有電路板還通過總線指示信號實現(xiàn)互連。
[0008]上述數(shù)據(jù)總線采用16位總線。
[0009]上述電路板是以FPGA+DSP為主要架構(gòu)的電機驅(qū)動控制板。
[0010]本發(fā)明還提供一種多電路板并行通信方法，其特殊之處在于:包括以下步驟:
[0011]1】將η塊電路板PWM1G、PWM2G、PWM3G......PWMnG通過16位數(shù)據(jù)總線和η位總線指示信號實現(xiàn)互連；
[0012]2】設(shè)置PWM1G為主控制板，設(shè)置PWM2G、PWM3G……PWMnG為從設(shè)備，從設(shè)備的總線申請優(yōu)先級由高到低依次為:PWM2G、PWM3G......PWMnG ；
[0013]3】為 η 塊電路板 PWM1G、PWM2G、PWM3G......PWMnG 依次分配地址 1、2、3......η ；
[0014]4】數(shù)據(jù)發(fā)送:
[0015]a)PWMlG:總線空閑時，PWM1G直接向總線發(fā)送數(shù)據(jù)幀；
[0016]b)PWM2G:PWM2G將與PWM1G連接的總線指示信號置為有效，PWM1G根據(jù)總線仲裁原貝1J，向總線發(fā)送命令幀，其中目標(biāo)地址為2 ;PWM2G接收到命令幀后，一旦總線空閑，便可向總線發(fā)送數(shù)據(jù)幀；
[0017]c)PWM3G......PWMnG:發(fā)送過程與PWM2G —樣，其中目標(biāo)地址分別為3......η ;
[0018]5】數(shù)據(jù)接收:
[0019]a)廣播數(shù)據(jù)接收:目標(biāo)地址為0，所有接收設(shè)備根據(jù)源地址將數(shù)據(jù)幀中的信息保存在相應(yīng)位置，完成數(shù)據(jù)接收；
[0020]b)點對點數(shù)據(jù)接受:目標(biāo)地址與本設(shè)備地址一致，根據(jù)源地址，將數(shù)據(jù)幀中的信息保存在相應(yīng)位置，完成數(shù)據(jù)接收；如果目標(biāo)地址與本設(shè)備地址不一致，則不保存數(shù)據(jù)。
[0021]本發(fā)明的有益效果在于:
[0022](1)本發(fā)明采用并行總線通信方式，提升了通信速率并且避免了設(shè)計復(fù)雜總線通信協(xié)議，簡化了硬件電路設(shè)計。
[0023](2)本發(fā)明增加了總線指示信號，以請求和仲裁的方式控制總線占用，既可以根據(jù)優(yōu)先級及時響應(yīng)系統(tǒng)又避免了總線競爭和碰撞等問題，提高了通信可靠性。
[0024](3)本發(fā)明可以通過設(shè)置目標(biāo)地址，以廣播形式發(fā)送信息幀，有利于各個邏輯控制板間的信息共享，也便于監(jiān)測該傳動系統(tǒng)的運行狀態(tài)，提高了信息利用率，使得系統(tǒng)通信效率大大提高，實時性更強。
【附圖說明】
[0025]圖1為本發(fā)明較佳實施例的系統(tǒng)框圖；
[0026]圖2為信息幀格式。
【具體實施方式】
[0027]參見圖1，本發(fā)明的較佳實施例包括PWM1G、PWM2G、PWM3G、PWM4G四塊以FPGA+DSP為主要架構(gòu)的電機驅(qū)動控制板。四塊電路板間通過16位數(shù)據(jù)總線和4位總線指示信號實現(xiàn)互連；并行總線控制權(quán)由PWM1G控制，PWM2G、PWM3G、PWM4G作為從設(shè)備，在相應(yīng)總線指示信號和總線控制命令指示下發(fā)送或接收數(shù)據(jù)。
[0028]從設(shè)備通過總線指示信號向PWM1G申請數(shù)據(jù)發(fā)送請求后，由PWM1G根據(jù)申請設(shè)備的優(yōu)先級給從設(shè)備賦予總線控制權(quán)；從設(shè)備總線申請優(yōu)先級由高到低依次為:PWM2G、PWM3G、PWM4G0
[0029]PWM1G、PWM2G、PWM3G、PWM4G四塊電路板的地址依次分配為:1、2、3、4。
[0030]信息幀的格式如圖2所示，其中各部分含義如下:
[0031]同步域:將總線置于有效狀態(tài)；
[0032]開始標(biāo)記:幀開始標(biāo)記；
[0033]源地址:數(shù)據(jù)源地址；
[0034]目標(biāo)地址:數(shù)據(jù)接受目標(biāo)地址，如果為0，表示廣播數(shù)據(jù)；
[0035]信息類型:信息幀，標(biāo)識該通信幀為命令幀或某類型普通數(shù)據(jù)幀；
[0036]信息長度:表示信息域長度；
[0037]信息域:數(shù)據(jù)區(qū)；
[0038]CRC校驗:信息正確接受校驗；
[0039]結(jié)束標(biāo)記:信息發(fā)送結(jié)束標(biāo)記。
[0040]總線申請方式如下:
[0041]PWM1G:不需總線申請，只要總線空閑，就可發(fā)送數(shù)據(jù)；
[0042]從設(shè)備申請:首先通過總線指示信號向主設(shè)備發(fā)出總線占用請求，PWM1G根據(jù)總線指示信號、申請設(shè)備的優(yōu)先級進行仲裁，將仲裁結(jié)果通過向總線發(fā)布命令幀，從設(shè)備接收到命令幀后，開始向總線發(fā)送數(shù)據(jù)。
[0043]數(shù)據(jù)發(fā)送方式如下:
[0044]PWM1G:總線空閑，PWM1G直接向總線發(fā)送信息幀。
[0045]PWM2G:總線空閑，PWM2G將與PWM1G連接的總線指示信號置有效，PWM1G根據(jù)總線仲裁原則，向總線發(fā)送命令幀，其中目標(biāo)地址為2，表示PWM2G可以獲得總線權(quán)。PWM2G接收到命令幀后，一旦總線空閑，就可向總線發(fā)送信息幀。
[0046]PWM3G、PWM4G:發(fā)送過程與PWM2G —樣，其中目標(biāo)地址分別為:3、4。
[0047]數(shù)據(jù)接收方式如下:
[0048]廣播數(shù)據(jù)接收:所有接受設(shè)備，根據(jù)源地址，將數(shù)據(jù)幀中的信息保存在相應(yīng)位置，完成數(shù)據(jù)接受。
[0049]點對點數(shù)據(jù)接收:目標(biāo)地址與本設(shè)備地址一致，根據(jù)源地址，將數(shù)據(jù)幀中的信息保存在相應(yīng)位置，完成數(shù)據(jù)接受。如果目標(biāo)地址與本設(shè)備地址不一致，則不保存數(shù)據(jù)。
【主權(quán)項】
1.一種多電路板并行通信系統(tǒng)，包括多個電路板，其特征在于:其中一個電路板為主控制板，其他電路板為從設(shè)備；所有電路板通過數(shù)據(jù)總線實現(xiàn)互連；所述主控制板具有總線控制權(quán)，每個從設(shè)備均具有不同的地址和總線申請優(yōu)先級。2.根據(jù)權(quán)利要求1所述的多電路板并行通信系統(tǒng)，其特征在于:所有電路板還通過總線指示信號實現(xiàn)互連。3.根據(jù)權(quán)利要求2所述的多電路板并行通信系統(tǒng)，其特征在于:所述數(shù)據(jù)總線采用16位總線。4.根據(jù)權(quán)利要求3所述的多電路板并行通信系統(tǒng)，其特征在于:所述電路板是以FPGA+DSP為主要架構(gòu)的電機驅(qū)動控制板。5.一種多電路板并行通信方法，其特征在于:包括以下步驟: 1】將η塊電路板PWM1G、PWM2G、PWM3G......PWMnG通過16位數(shù)據(jù)總線和η位總線指示信號實現(xiàn)互連； 2】設(shè)置PWM1G為主控制板，設(shè)置PWM2G、PWM3G……PWMnG為從設(shè)備，從設(shè)備的總線申請優(yōu)先級由高到低依次為:PWM2G、PWM3G......PWMnG ； 3】為η塊電路板PWM1G、PWM2G、PWM3G......PWMnG依次分配地址1、2、3......η ； 4】數(shù)據(jù)發(fā)送: a)PWMlG:總線空閑時，PWM1G直接向總線發(fā)送信息幀； b)PWM2G:PWM2G將與PWM1G連接的總線指示信號置為有效，PWM1G根據(jù)總線仲裁原則，向總線發(fā)送命令幀，其中目標(biāo)地址為2 ;PWM2G接收到命令幀后，一旦總線空閑，便可向總線發(fā)送數(shù)據(jù)幀； c)PWM3G、PWM4G......PWMnG:發(fā)送過程與PWM2G —樣，其中目標(biāo)地址分別為3、4......η ; 5】數(shù)據(jù)接收: a)廣播數(shù)據(jù)接收:目標(biāo)地址為0，所有接收設(shè)備根據(jù)源地址將數(shù)據(jù)幀中的信息保存在相應(yīng)位置，完成數(shù)據(jù)接收； b)點對點數(shù)據(jù)接受:目標(biāo)地址與本設(shè)備地址一致，根據(jù)源地址，將數(shù)據(jù)幀中的信息保存在相應(yīng)位置，完成數(shù)據(jù)接收；如果目標(biāo)地址與本設(shè)備地址不一致，則不保存數(shù)據(jù)。
【專利摘要】本發(fā)明涉及一種多電路板并行通信系統(tǒng)和方法，具體涉及一種基于并行總線控制原理的多電路板通信系統(tǒng)，包括多個電路板，其中一個電路板為主控制板，其他電路板為從設(shè)備；所有電路板通過數(shù)據(jù)總線實現(xiàn)互連；主控制板具有總線控制權(quán)，每個從設(shè)備均具有不同的地址和總線申請優(yōu)先級。本發(fā)明解決了傳統(tǒng)的并行總線控制技術(shù)的總線競爭問題，同時也可以滿足及時的大量數(shù)據(jù)交換。本發(fā)明采用并行總線通信方式，提升了通信速率并且避免了設(shè)計復(fù)雜總線通信協(xié)議，簡化了硬件電路設(shè)計。
【IPC分類】G05B19/042
【公開號】CN105259839
【申請?zhí)枴緾N201510736361
【發(fā)明人】何莉, 陳宗原, 趙安定, 李康樂, 孫克國
【申請人】日立永濟電氣設(shè)備（西安）有限公司
【公開日】2016年1月20日
【申請日】2015年11月2日