本發(fā)明屬于集成電路設(shè)計(jì)領(lǐng)域,具體的說是一種基于MOS管溝道載流子遷移率溫度特性進(jìn)行高階溫度補(bǔ)償?shù)碾妷夯鶞?zhǔn)源。
背景技術(shù):
在模擬以及混合信號(hào)等集成電路的設(shè)計(jì)中,帶隙基準(zhǔn)電壓源是一個(gè)極其重要的模塊。它為比較器,運(yùn)放,偏置等其它電路模塊提供一個(gè)不隨溫度和電源變化的參考電位。其穩(wěn)定性以及輸出值隨溫度變化的特性的優(yōu)劣,會(huì)大大影響整體電路系統(tǒng)的性能。在模數(shù)和數(shù)模轉(zhuǎn)換器、傳感器、電源管理控制器等各種高精度測(cè)量?jī)x表中,它直接決定系統(tǒng)的性能和精度。
傳統(tǒng)的帶隙基準(zhǔn)電路的是通過將兩個(gè)正負(fù)溫度系數(shù)的電壓加權(quán)相加獲得的。受結(jié)構(gòu)限制,傳統(tǒng)帶隙電路僅能消除三極管基極發(fā)射極電壓(VBE)中與溫度相關(guān)的一次項(xiàng)對(duì)基準(zhǔn)輸出的影響。
由于傳統(tǒng)帶隙電路僅能消除VBE中與溫度相關(guān)的一次項(xiàng)對(duì)輸出的影響,因此溫度系數(shù)較大不能滿足高精度應(yīng)用場(chǎng)合的需求,為此各種對(duì)帶隙基準(zhǔn)進(jìn)行高階溫度補(bǔ)償?shù)姆绞奖谎芯咳藛T相繼提出。
現(xiàn)有的對(duì)基準(zhǔn)電路進(jìn)行高階的方式有以下常見的三種:1、通過將具有不同溫度系數(shù)的電阻進(jìn)行組合以產(chǎn)生正溫電壓的高階項(xiàng)進(jìn)行補(bǔ)償。2、通過減小PN結(jié)本身的負(fù)溫高階項(xiàng)進(jìn)行補(bǔ)償。3、通過在不同溫度點(diǎn)向基準(zhǔn)輸出節(jié)點(diǎn)注入額外的正溫電流來實(shí)現(xiàn)分段線性補(bǔ)償。但這些補(bǔ)償方式都存在電路結(jié)構(gòu)復(fù)雜、版圖面積大、對(duì)電路匹配性和工藝精度要求高的缺點(diǎn)。
技術(shù)實(shí)現(xiàn)要素:
本發(fā)明的目的,就是針對(duì)傳統(tǒng)帶隙基準(zhǔn)電壓源溫度系數(shù)高,以及現(xiàn)有常見高階溫度補(bǔ)償電壓基準(zhǔn)源電路結(jié)構(gòu)復(fù)雜、版圖面積大、對(duì)電路匹配性和工藝精度要求高等缺點(diǎn),提出一種高階溫度補(bǔ)償電壓基準(zhǔn)源電路結(jié)構(gòu)。
按照本發(fā)明提供的技術(shù)方案,一種高階溫度補(bǔ)償電壓基準(zhǔn)源,包括正溫度系數(shù)電流偏置模塊、負(fù)溫度系數(shù)電流偏置模塊和基準(zhǔn)輸出模塊,所述正溫度系數(shù)電流偏置模塊產(chǎn)生的第一偏置電壓V1連接到基準(zhǔn)輸出模塊的一個(gè)輸入端;負(fù)溫度系數(shù)電流偏置模塊產(chǎn)生的第二偏置電壓V2連接到基準(zhǔn)輸出模塊的另一個(gè)輸入端;基準(zhǔn)輸出模塊將正溫度系數(shù)電流偏置模塊和負(fù)溫度系數(shù)電流偏置模塊分別在自身MOS管上產(chǎn)生的電流進(jìn)行疊加并轉(zhuǎn)換為電壓信號(hào),并輸出基準(zhǔn)電壓REF。
具體的,所述正溫度系數(shù)電流偏置模塊包括:PMOS管MP1、PMOS管MP2、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、電阻R1;所述PMOS管MP1柵極接第一偏置電壓V1,源極接電源電壓VIN,漏極接第一偏置電壓V1;PMOS管MP2柵極接第一偏置電壓V1,源極接電源電壓VIN,漏極接NMOS管MN2漏極;NMOS管MN1柵極接NMOS管MN2的柵極,源極接NMOS管MN3漏極,漏極接第一偏置電壓V1;NMOS管MN2柵極接PMOS管MP2漏極,源極接NMOS管MN3柵極,漏極接PMOS管MP2漏極;NMOS管MN3柵極接NMOS管MN4漏極,源極接電阻R1的上端,漏極接NMOS管MN1源極;NMOS管MN4柵極接NMOS管MN3漏極,源極接地GND,漏極接NMOS管MN2源極;電阻R1上端接NMOS管MN3的源極,下端接地GND。
所述正溫度系數(shù)電流偏置模塊中,PMOS管MP1、PMOS管MP2、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、電阻R1形成自偏置結(jié)構(gòu),產(chǎn)生正溫電流IMP1,即流過PMOS管MP1的電流;電路中所有MOS管都工作在飽和區(qū),IMP1的溫度系數(shù)會(huì)隨著溫度的升高而變大。
具體的,所述PMOS管MP1和PMOS管MP2選取相同的尺寸。
具體的,所述負(fù)溫度系數(shù)電流偏置模塊包括:PMOS管MP3、PMOS管MP4、運(yùn)放A1、三極管Q1、電阻R2;所述PMOS管MP3柵極接第一偏置電壓V1,源極接電源電壓VIN,漏極接運(yùn)放A1的負(fù)向端;PMOS管MP4柵極接第二偏置電壓V2,源極接電源電壓VIN,漏極接電阻R2上端;運(yùn)放A1正向端接電阻R2上端,負(fù)向端接PMOS管MP3漏極,輸出端接第二偏置電壓V2;三極管Q1基極和集電極接PMOS管MP3的漏極,發(fā)射極接地GND;電阻R2上端接運(yùn)放A1的正向端,下端接地GND。
具體的,所述負(fù)溫度系數(shù)電流偏置模塊中的PMOS管MP3尺寸與正溫度系數(shù)電流偏置模塊中的PMOS管MP1尺寸相同,由于其柵極接第一偏置電壓V1,因此PMOS管MP3按一比一的比例鏡像流過PMOS管MP1的電流IMP1,由運(yùn)放的鉗位作用可得負(fù)溫電流IMP4,即流過PMOS管MP4的電流。
具體的,所述基準(zhǔn)輸出模塊包括:PMOS管MP5、PMOS管MP6、電阻R3;所述PMOS管MP5柵極接第一偏置電壓V1,源極接電源電壓VIN,漏極接電阻R3上端;PMOS管MP6柵極接第二偏置電壓V2,其源極接電源電壓VIN,漏極接基準(zhǔn)電壓輸出端口;電阻R3上端接基準(zhǔn)電壓輸出端口,下端接地GND。
所述基準(zhǔn)輸出模塊中,第一偏置電壓V1在PMOS管MP5上產(chǎn)生電流,第二偏置電壓V2在PMOS管MP6上產(chǎn)生電流,兩股電流在電阻R3上進(jìn)行疊加,并通過電阻R3轉(zhuǎn)化為基準(zhǔn)電壓后在基準(zhǔn)電壓輸出端口輸出。
本發(fā)明的有益效果為:本發(fā)明提出一種利用MOS管溝道載流子的遷移率(μ)的負(fù)溫度系數(shù)來進(jìn)行高階溫度補(bǔ)償?shù)碾妷夯鶞?zhǔn)源,在不增加電路復(fù)雜度、芯片版圖面積、考慮器件匹配以及工藝精度的情況下,相比傳統(tǒng)帶隙基準(zhǔn)能實(shí)現(xiàn)更小的溫度系數(shù),提供更高的精度。
附圖說明
圖1為本發(fā)明帶隙基準(zhǔn)電壓源的拓?fù)鋱D。
圖2為正溫度系數(shù)的電流偏置模塊。
圖3為負(fù)溫度系數(shù)的電流偏置模塊。
圖4為基準(zhǔn)輸出模塊。
具體實(shí)施方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)的描述。
本發(fā)明提出一種利用MOS管溝道載流子的遷移率(μ)的負(fù)溫度系數(shù)來進(jìn)行高階溫度補(bǔ)償?shù)碾妷夯鶞?zhǔn)源,具體結(jié)構(gòu)如圖1所示,包括正溫度系數(shù)電流偏置模塊1、負(fù)溫度系數(shù)電流偏置模塊2、基準(zhǔn)輸出模塊3;其中,正溫度系數(shù)電流偏置模塊1產(chǎn)生的第一偏置電壓V1連接到基準(zhǔn)輸出模塊3的一個(gè)輸入端;負(fù)溫度系數(shù)的電流偏置模塊2產(chǎn)生的第二偏置電壓V2連接到基準(zhǔn)輸出模塊3的另一個(gè)輸入端;基準(zhǔn)輸出模塊3將正溫度系數(shù)電流偏置模塊1和負(fù)溫度系數(shù)電流偏置模塊2分別在自身MOS管上產(chǎn)生的電流進(jìn)行疊加并轉(zhuǎn)換為電壓信號(hào),基準(zhǔn)輸出模塊3的輸出端輸出基準(zhǔn)電壓REF。
如圖2所示,所述正溫度系數(shù)的電流偏置模塊1包括:PMOS管MP1、PMOS管MP2、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、電阻R1;所述PMOS管MP1柵極接第一偏置電壓V1,源極接電源電壓VIN,漏極接第一偏置電壓V1;PMOS管MP2柵極接第一偏置電壓V1,源極接電源電壓VIN,漏極接NMOS管MN2漏極;NMOS管MN1柵極接NMOS管MN2的柵極,源極接NMOS管MN3漏極,漏極接第一偏置電壓V1;NMOS管MN2柵極接PMOS管MP2漏極,源極接NMOS管MN3柵極,漏極接PMOS管MP2漏極;NMOS管MN3柵極接NMOS管MN4漏極,源極接電阻R1的上端,漏極接NMOS管MN1源極;NMOS管MN4柵極接NMOS管MN3漏極,源極接地GND,漏極接NMOS管MN2源極;電阻R1上端接NMOS管MN3的源極,下端接地GND。
如圖3所示,所述負(fù)溫度系數(shù)的電流偏置模塊2包括:PMOS管MP3、PMOS管MP4、運(yùn)放A1、三極管Q1、電阻R2;所述PMOS管MP3柵極接第一偏置電壓V1,源極接電源電壓VIN,漏極接運(yùn)放A1的負(fù)向端;PMOS管MP4柵極接第二偏置電壓V2,源極接電源電壓VIN,漏極接電阻R2上端;運(yùn)放A1正向端接電阻R2上端,負(fù)向端接PMOS管MP3漏極,輸出端接第二偏置電壓V2;三極管Q1基極和集電極接PMOS管MP3的漏極,發(fā)射極接地GND;電阻R2上端接運(yùn)放A1的正向端,下端接地GND。
如圖4所示,所述基準(zhǔn)輸出模塊3包括:PMOS管MP5、PMOS管MP6、電阻R3;所述PMOS管MP5柵極接第一偏置電壓V1,源極接電源電壓VIN,漏極接電阻R3上端;PMOS管MP6柵極接第二偏置電壓V2,其源極接電源電壓VIN,漏極接基準(zhǔn)電壓輸出端口;電阻R3上端接基準(zhǔn)電壓輸出端口,下端接地GND。
本發(fā)明的工作原理詳細(xì)描述如下。
圖2所示的正溫度系數(shù)的電流偏置模塊中,MP1、MP2、MN1、MN2、MN3、MN4、R1形成自偏置結(jié)構(gòu),產(chǎn)生正溫電流IMP1。電路中所有MOS管都工作在飽和區(qū),由飽和區(qū)MOS管電壓與電流的關(guān)系特性可知:
其中,I表示流過下標(biāo)所示器件的電流,μ為MOS管溝道載流子遷移率;COX為MOS管單位面積柵氧化層電容;W/L為MOS管寬長(zhǎng)比,下標(biāo)為所指代MOS管;VGS為MOS管的柵源電壓差,下標(biāo)括號(hào)中為所指代MOS管;VTH為所有NMOS管的閾值電壓;
IMP1R1+VGS(MN3)+VGS(MN2)=VGS(MN1)+VGS(MN4) (5)
對(duì)PMOS管MP1和MP2選取相同的尺寸,則有:
IMP1=IMP2 (6)
設(shè):
則有:
由于(n>1,與工藝相關(guān)),T0為參考溫度,T為任一溫度,μ0為T0溫度時(shí)MOS管的溝道電子遷移率。所以由(9)式可知IMP1正比于Tn,所以IMP1的溫度系數(shù)會(huì)隨著溫度的升高而變大。
圖3所示的負(fù)溫度系數(shù)電流偏置模塊中,PMOS管MP3尺寸與MP1尺寸相同,且其柵極接端口V1,因此MP3按一比一的比例鏡像流過MP1的電流IMP1。由運(yùn)放的鉗位作用可得負(fù)溫電流:
其中VBE(Q1)為三極管Q1的基極與發(fā)射極之間的電壓差。
對(duì)VBE與溫度的具體關(guān)系可以見(11)式:
VBE(T)=VG0-VTln(E)-(ε-a)VTlnT (11)
其中E是與溫度無關(guān)的常數(shù)(E>1),VG0是溫度為0K時(shí)的硅的帶隙電壓,ε是與摻雜濃度有關(guān)的常數(shù)(典型值為3.5),VT為熱電壓,a為三極管的集電極電流溫度函數(shù)中溫度T的冪次方數(shù)。由于MP3鏡像MP1的電流且IMP1正比與Tn,因此有:
VBE(Q1)=VG0-VTln(E)-(ε-n)VTlnT (12)
由(12)式可知IMP3對(duì)Q1的基極發(fā)射極電壓VBE(Q1)進(jìn)行了一次高階補(bǔ)償,減小了基極發(fā)射極電壓中固有高階項(xiàng)對(duì)基準(zhǔn)輸出的影響。從而可知由(10)式獲得的負(fù)溫電流已經(jīng)過一定程度的補(bǔ)償。
圖4所示的基準(zhǔn)輸出模塊的工作原理是將正溫度系數(shù)電流偏置模塊和負(fù)溫度系數(shù)電流偏置模塊產(chǎn)生的電流進(jìn)行疊加并轉(zhuǎn)換為電壓信號(hào)。PMOS管MP5的柵端接正溫度系數(shù)電流偏置模塊的輸出V1,PMOS管MP6的柵端接負(fù)溫度系數(shù)電流偏置模塊的輸出V2。兩股電流在電阻R3上進(jìn)行疊加,并通過電阻R3轉(zhuǎn)化為基準(zhǔn)電壓后在REF端口輸出。
最終輸出的基準(zhǔn)電壓為:
其中由(13)式可知,由于通過三級(jí)管Q1的電流具有高階正溫特性,因此VBE(Q1)的高階項(xiàng)被進(jìn)行了部分補(bǔ)償。又由于正溫電流IMP1所具有的溫度系數(shù)隨著溫度的升高而增大,因此在高溫時(shí)可以對(duì)VBE(Q1)中的高階項(xiàng)在進(jìn)行一次補(bǔ)償。所以最終通過合理選取,k1、k2、k3、R2的大小可以得到
綜上所述,本發(fā)明提出的高階溫度補(bǔ)償帶隙基準(zhǔn)電壓源可以使得基準(zhǔn)的輸出電壓不隨溫度的變化而變化。