專利名稱：參考電壓發(fā)生電路和采用該電路的電壓放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在PDS(Passive Double Star)光加入者系統(tǒng)等光通信系統(tǒng)中，象從接收光纖的光信號的光電二極管所輸出的電流被變換成電壓信號那樣，將具有各種信號振幅的輸入信號放大到一定振幅的電壓放大器。
在這樣的光通信系統(tǒng)中，由于從各個家庭到基站的距離各不相同，因此光纖的長度也各不相同。因而光的衰減量也各不相同，由光接收器的光連接部進(jìn)行光電轉(zhuǎn)換后的信號，成為具有從微小振幅信號到大振幅信號的不同振幅的電壓信號。為了從該電壓信號抽出時鐘以及數(shù)據(jù)，需要將該電壓信號放大到可以進(jìn)行數(shù)字處理水平的具有一定振幅的電壓信號。
但是，采用通常的放大器進(jìn)行放大時，如果為適合輸入信號的振幅小的情況設(shè)置較高的增益時，有可能由于偏置電壓造成輸出飽和，或者當(dāng)輸入振幅較大的信號時，造成輸出信號飽和，波形產(chǎn)生很大的畸形，而不可能抽出時鐘以及數(shù)據(jù)。
為此，有人提出了特開平6-310967號公報所示的放大電路的提案。在該放大電路中，采用分別抽出輸入信號的峰值和谷值并保持，將這些電壓的中間值和輸入信號輸入給限幅放大器的構(gòu)成。(發(fā)明要解決的問題)但是，在上述公報提案的放大電路中，由于需要峰值檢測保持電路和谷值檢測保持電路的2個峰值檢測電路，增大了耗電。進(jìn)一步，需要將這些電路的輸出電壓進(jìn)行分壓的電路，為了提高該分壓電路的響應(yīng)速度，需要減小分壓阻抗的值，進(jìn)一步助長了耗電的增大。
又，由于產(chǎn)生峰值和谷值的中間電壓到穩(wěn)定為止的時間是峰值檢測保持電路和谷值檢測保持電路的各輸出到穩(wěn)定的時間、和電壓分壓電路的輸出到穩(wěn)定為止的時間之和，存在大的時間延遲的問題。
本發(fā)明正是針對上述課題的發(fā)明，其目的在于提供一種耗電低并且高速響應(yīng)的參考電壓電路、和采用該電路將具有各種信號振幅的輸入信號放大到一定振幅的電壓放大器。
即，本發(fā)明1所述發(fā)明的參考電壓發(fā)生電路，其特征是具有在信號輸入后、將在第1期間的上述輸入信號的最大峰值或者最小峰值作為第1峰值檢測并保持，在與上述第1期間不同的第2期間的上述輸入信號的最小峰值或者最大峰值作為第2峰值檢測并保持，以上述第1峰值和上述第2峰值之間的電壓作為參考電壓輸出的構(gòu)成。
本發(fā)明2所述發(fā)明，是在本發(fā)明1所述的參考電壓發(fā)生電路中，其特征是包括第1電容和由第2以及第3電容串聯(lián)連接構(gòu)成的電容列，所述第1峰值被保持在所述第1電容上、所述第1峰值和第2峰值之間的差電壓被保持在所述電容列上，在所述第1電容的保持電壓上加上所述第2電容的保持電壓，以該和電壓作為參考電壓輸出。
本發(fā)明3所述發(fā)明，是在本發(fā)明2所述的參考電壓發(fā)生電路中，其特征是所述第2電容的電容值和所述第3電容的電容值相等。
本發(fā)明4所述發(fā)明，是在本發(fā)明2所述的參考電壓發(fā)生電路中，其特征是所述第1電容和所述電容列串聯(lián)連接。
本發(fā)明5所述發(fā)明，是在本發(fā)明4所述的參考電壓發(fā)生電路中，其特征是上述第1電容的電容值與上述第2以及第3電容的電容值相比足夠大。
本發(fā)明6所述發(fā)明的參考電壓發(fā)生電路，其特征是包括第1電容、由第2以及第3電容串聯(lián)連接構(gòu)成的電容列、輸出與在2個輸入端子上輸入的2個輸入電壓的差電壓相應(yīng)的電流的電壓電流變換電路、只讓電流在一個方向上流通的單向?qū)ㄔ⒕彌_電路、第1以及第2復(fù)位電路，上述電壓電流變換電路的輸出與單向?qū)ㄔ囊欢诉B接，上述單向?qū)ㄔ牧硪欢伺c上述電容列的一端以及上述緩沖電路的輸入端子連接，上述電容列的另一端與上述第1電容的一端連接，在上述第1電容的另一端上施加給定電壓，上述緩沖電路的輸出端子連接在上述電壓電流變換電路的一方輸入端子上，在上述電壓電流變換電路的另一方端子上輸入信號，上述第1復(fù)位電路使上述第1電容的電荷放電，上述第2復(fù)位電路使構(gòu)成上述電容列的第2以及第3電容的電荷放電。
本發(fā)明7所述發(fā)明的參考電壓發(fā)生電路，其特征是包括產(chǎn)生給定電壓的電壓發(fā)生電路、2個電容串聯(lián)連接構(gòu)成電容列，上述電容列的一端連接在上述電壓發(fā)生電路的輸出端子上，在上述電容列的另一端上檢測并保持輸入信號的峰值，以構(gòu)成上述電容列的2個電容的連接節(jié)點的電壓作為參考電壓輸出。
本發(fā)明8所述發(fā)明，是在本發(fā)明7所述的參考電壓發(fā)生電路中，其特征是構(gòu)成所述電容列的2個電容的電容值相等。
本發(fā)明9所述發(fā)明的參考電壓發(fā)生電路，其特征是包括產(chǎn)生給定電壓的電壓發(fā)生電路、2個電容串聯(lián)連接構(gòu)成電容列、輸出與在2個輸入端子上輸入的2個輸入電壓的差電壓相應(yīng)的電流的電壓電流變換電路、只使電流在一個方向上流通的單向?qū)ㄔ?、緩沖電路、復(fù)位電路，上述電壓電流變換電路的輸出與單向?qū)ㄔ囊欢诉B接，上述單向?qū)ㄔ牧硪欢伺c上述電容列的一端以及上述緩沖電路的輸入端子連接，上述電容列的另一端與上述電壓發(fā)生電路的輸出端子連接，上述緩沖電路的輸出端子連接在上述電壓電流變換電路的一方輸入端子上，在上述電壓電流變換電路的另一方端子上輸入信號，上述復(fù)位電路使構(gòu)成上述電容列的2個電容的電荷放電。
本發(fā)明10所述發(fā)明的電壓放大器，其特征是包括本發(fā)明1或者本發(fā)明7所述的參考電壓發(fā)生電路、輸出與在2個輸入端子上輸入的2個輸入電壓的差電壓相應(yīng)的輸出電壓的差動放大電路，輸入信號被施加給上述參考電壓發(fā)生電路以及上述差動放大電路的一方輸入端子上，從上述參考電壓發(fā)生電路輸出的參考電壓被施加到上述差動放大電路的另一方輸入端子上。
本發(fā)明11所述發(fā)明的電壓放大器，其特征是包括作為第1電壓放大電路的本發(fā)明10所述的電壓放大器、至少具備1個第2電壓放大電路，上述第2電壓放大電路包括采樣保持電路和差動放大電路，上述第2電壓放大電路的輸入電壓施加在上述采樣保持電路以及上述差動放大電路的一方輸入端子上，上述采樣保持電路的輸出電壓被施加在上述差動放大電路的另一方輸入端子上。
本發(fā)明12所述發(fā)明，是在本發(fā)明11所述的電壓放大器中，其特征是在上述第1電壓放大電路的后段上串聯(lián)連接上述1個第2電壓放大電路、或者串聯(lián)連接的多個第2電壓放大電路。
本發(fā)明13所述發(fā)明，是在本發(fā)明10所述的電壓放大器中，其特征是進(jìn)一步包括偏置校正電路，上述偏置校正電路串聯(lián)連接在最后段上。
本發(fā)明14所述發(fā)明，是在本發(fā)明13所述的電壓放大器中，其特征是上述偏置校正電路包括具有第1以及第2差動輸入端子的差動放大電路、第1以及第2峰值檢測電路，同時輸入第1以及第2信號，上述第1輸入信號的峰值由上述第1峰值檢測電路檢測并保持，上述第1輸入信號以及該峰值作為第1差動信號被輸入到上述差動放大電路的第1差動輸入端子上，上述第2輸入信號的峰值由上述第2峰值檢測電路檢測并保持，上述第2輸入信號以及該峰值作為第2差動信號被輸入到上述差動放大電路的第2差動輸入端子上。
本發(fā)明15所述發(fā)明，是在本發(fā)明13所述的電壓放大器中，其特征是上述偏置校正電路包括具有第1以及第2差動輸入端子的差動放大電路、第1以及第2峰值檢測電路，同時輸入第1以及第2信號，上述第1以及第2輸入信號作為第1差動信號被輸入在上述差動放大電路的第1差動輸入端子上，上述第1以及第2輸入信號的峰值分別由上述第1以及第2峰值檢測電路檢測并保持，上述第1以及第2峰值檢測電路的輸出信號作為第2差動信號被輸入到上述差動放大電路的第2差動輸入端子上。
本發(fā)明16所述發(fā)明，是在本發(fā)明14或15所述的電壓放大器中，其特征是在上述偏置校正電路的第1以及第2峰值檢測電路上連接使上述第1以及第2輸入信號的峰值的檢測與保持延遲的響應(yīng)延遲電路。
本發(fā)明17所述發(fā)明，是在本發(fā)明10所述的電壓放大器中，其特征是進(jìn)一步包括比較器，所述比較器將輸入到該比較器上的差動電壓放大到恒定振幅電壓，同時接收控制信號可以鎖定該輸出電壓值。
本發(fā)明18所述發(fā)明，是在本發(fā)明10所述的電壓放大器中，其特征是差動放大電路的輸出被限幅。
本發(fā)明19所述發(fā)明，是在本發(fā)明11或12所述的電壓放大器中，其特征是包括延遲電路，上述延遲電路在向上述第1電壓放大電路的參考電壓發(fā)生電路輸出的復(fù)位信號、和上述第2電壓放大電路的采樣保持電路的控制信號之間提供時間延遲。
本發(fā)明20所述發(fā)明，是在本發(fā)明14或15所述的電壓放大器中，其特征是包括延遲電路，上述延遲電路在向上述第2電壓放大電路的第1以及第2采樣保持電路的控制信號、和上述偏置校正電路的第1以及第2峰值檢測電路的復(fù)位信號之間提供時間延遲。
本發(fā)明21所述發(fā)明，是在本發(fā)明17所述的電壓放大器中，其特征是包括延遲電路，上述延遲電路在上述偏置校正電路的第1以及第2峰值檢測電路的復(fù)位信號、和上述比較器的控制信號之間提供時間延遲。
根據(jù)以上構(gòu)成，在本發(fā)明1～6所述的發(fā)明中，由于參考電壓發(fā)生電路的輸出可以在設(shè)置的時刻自動產(chǎn)生參考電壓，與現(xiàn)有技術(shù)那樣峰值檢測出的電壓在更下一段的電壓分壓器進(jìn)行分壓后產(chǎn)生參考電壓的構(gòu)成相比，可以高速產(chǎn)生參考電壓。并且只需要1個峰值檢測電路的規(guī)模就可完成，可以降低耗電。
特別是，在本發(fā)明2所述的發(fā)明中，通過采用第1、第2、第3的3個電容，并且切換在這些電容的那一個上保存電壓，產(chǎn)生第1和第2峰值電壓、參考電壓，采用簡單的構(gòu)成就可以產(chǎn)生參考電壓。
在本發(fā)明3所述的發(fā)明中，由于第2電容和第3電容的電容值相互相等，可以將第1峰值和第2峰值的中間電壓作為參考電壓產(chǎn)生。
在本發(fā)明4所述的發(fā)明中，由于使第1電容和電容列串聯(lián)連接，容易并且低耗電下產(chǎn)生參考電壓。
在本發(fā)明5所述的發(fā)明中，由于第1電容的電容值與第2以及第3電容的電容值相比足夠大，可以縮小偏置誤差的效果。
又，在本發(fā)明7～9所述的發(fā)明中，當(dāng)輸入信號在第1期間為恒定值時，由于該恒定電壓由電壓發(fā)生電路產(chǎn)生，不需要本發(fā)明1那樣的第1電容和使該電容的電荷放電用的復(fù)位信號，具有更簡單的構(gòu)成，可以高速并且低耗電下產(chǎn)生參考電壓。
特別是，在本發(fā)明8所述的發(fā)明中，由于使第2電容和第3電容的容量值相等，可以用電壓發(fā)生電路的輸出電壓和峰值保持的電壓之間正好中間的電壓作為參考電壓生成。
在本發(fā)明10所述的發(fā)明中，由于在差動放大電路的2個輸入端子上施加輸入信號和該輸入信號振幅的中心電壓的參考電壓，可以在低變形的情況下放大輸入信號。
在本發(fā)明11所述的發(fā)明中，由于在第2電壓放大電路，將信號輸入前的電壓作為參考電壓保持在采樣保持電路上，可以在低變形的情況下放大其后的輸入信號。
在本發(fā)明12所述的發(fā)明中，由于在第1電壓放大電路的后段上進(jìn)一步串聯(lián)連接1個第2電壓放大電路、或者串聯(lián)連接的多個第2電壓放大電路，可以在低耗電并且高增益的情況下放大輸入信號。
在本發(fā)明13所述的發(fā)明中，由于在電壓放大器的最終段上串聯(lián)連接偏置校正電路，可以有效去掉偏置電壓，縮小由于偏置電壓引起的占空比劣化。
在本發(fā)明14或15所述的發(fā)明中，采用簡單的構(gòu)成就可以校正偏置電壓。
在本發(fā)明16所述的發(fā)明中，由于在偏置校正電路的峰值檢測電路上附加了響應(yīng)延遲電路，即使在先頭比特上出現(xiàn)異常峰值的情況，不檢測先頭比特的異常峰值，可以檢測出正常的峰值。
在本發(fā)明17所述的發(fā)明中，輸入差動電壓由比較器放大到恒定振幅的電壓，可以獲得具有邏輯電平的振幅的數(shù)字輸出信號，同時可以防止噪聲等引起輸出信號的擺動、變動。
在本發(fā)明18所述的發(fā)明中，由于對差動放大電路的輸出被限幅，可以防止大振幅輸入信號的飽和，獲得占空比劣化少的輸出。
在本發(fā)明19～21所述的發(fā)明中，復(fù)位動作，首先在前段的第1電壓放大電路的參考電壓發(fā)生電路上，然后在第2電壓放大電路的采樣保持電路上，然后在偏置校正電路的峰值檢測電路上，然后進(jìn)一步在比較器上依次進(jìn)行，可以實現(xiàn)穩(wěn)定的動作，獲得高精度的輸出。
圖2表示本發(fā)明第2實施方式的參考電壓發(fā)生電路的圖。
圖3表示本發(fā)明第3實施方式的參考電壓發(fā)生電路的圖。
圖4表示本發(fā)明第4實施方式的電壓放大器的圖。
圖5表示本發(fā)明第5實施方式的電壓放大器的圖。
圖6表示該電壓放大器的變形例的圖。
圖7表示本發(fā)明第6實施方式的電壓放大器的圖。
圖8表示本發(fā)明第7實施方式的電壓放大器的圖。
圖9表示本發(fā)明第8實施方式的電壓放大器的圖。


圖10表示本發(fā)明第9實施方式的電壓放大器的圖。
圖11表示本發(fā)明第10實施方式的電壓放大器的圖。
圖12表示本發(fā)明第1實施方式的參考電壓發(fā)生電路的動作說明圖。
圖13表示輸入信號的先頭比特的峰值異常引起的誤動作的圖。
圖14表示根據(jù)本發(fā)明第8實施方式的電壓放大器的響應(yīng)延遲電路的動作的效果圖。符號說明
1-第1電容、2-第2電容、3-第3電容、4-電容列、A、B、C-節(jié)點、C-電壓電流變換電路、m5-柵陰晶體管(單向?qū)ㄔ?、m6-源極跟隨晶體管(緩沖電路)、m8-PMOS晶體管(第1復(fù)位電路)、m9、m10-PMOS晶體管(第2復(fù)位電路)、5-電壓發(fā)生電路、6-差動放大電路、7-參考電壓發(fā)生電路、8-第1電壓放大電路、9-電壓放大器、10-采樣保持電路、11-第2電壓放大電路、12-具有2個差動輸入端子的差動放大電路、13a-第1峰值檢測電路、13b-第2峰值檢測電路、14-偏置校正電路、15-響應(yīng)延遲電路、16-比較器、17a、17b、17c-延遲電路。
(第1實施方式)圖1表示第1實施方式的有關(guān)本發(fā)明1、2、3、4以及5所述發(fā)明的參考電壓發(fā)生電路。
在該圖中，第1電容1的一端接地(在此為給定電壓VDD，作為最小值保持電路作用)。另一端與由第2以及第3電容2、3串聯(lián)連接構(gòu)成電容列4串聯(lián)連接。開關(guān)SW1～SW3分別與各電容1～3的兩端并聯(lián)，起清除電荷的作用。又，VIC是電壓電流變換電路，在其輸入側(cè)將輸入電壓信號Vin輸入，在其輸出側(cè)與上述第1電容1和電容列4串聯(lián)連接的電路連接，其作用是直到使輸入電壓Vin與輸出電壓相等為止，對電容1～3進(jìn)行充電(或者放電)。
以下，根據(jù)圖12說明圖1的參考電壓發(fā)生電路的詳細(xì)動作。又，在以下的說明中，如圖1所示，以第1以及第2電容1、2的連接點作為節(jié)點A，以第2以及第3電容1、2的連接點作為節(jié)點B，以第3電容3和電壓電流變換電路VIC的連接點作為節(jié)點C，進(jìn)行說明。
(1)復(fù)位期間T1在該期間，所有的開關(guān)SW1～SW3處于ON狀態(tài)，將所有電容1～3的電荷放電。這樣，節(jié)點A、節(jié)點B以及節(jié)點C的電位均為VDD。
(2)第1期間T2在該期間，開關(guān)SW1處于OFF狀態(tài)，第1電容1作為保持電容作用。這樣，輸入信號Vin的高電位側(cè)的電壓(第1峰值)Vmax保持在第1電容1、即節(jié)點A上。由于開關(guān)SW2、SW3仍然處于ON狀態(tài)，節(jié)點A、B以及C的電位均為高電位側(cè)的電壓Vmax。
(3)第2期間T3在緊接上述第1期間T2的該期間，開關(guān)SW2、SW3均斷開，第1、第2、第3電容1、2、3串聯(lián)連接作為保持電容作用。在該期間當(dāng)輸入信號Vin轉(zhuǎn)到低電位側(cè)時，將其峰值(第2峰值)Vmin保持在節(jié)點C上，電容列4上保持2個峰值Vmax、Vmin的電壓差(Vmax-Vmin)。
這時，考察在節(jié)點B上產(chǎn)生的參考電壓Vref的電位。首先，在第1期間T2上，檢測無輸入信號時的輸出電壓Vmax，該電壓Vmax保持在第1電容1上。這時，第2以及第3電容2、3被放電。因此，假定第1、第2、第3電容1、2、3的電容值為C1、C2、C3，所保持的電壓為V1、V2、V3，所積蓄的電荷量為Q1、Q2、Q3，則下式成立。
Q1＝C1·V1＝C1·VmaxQ2＝C2·V2＝0Q3＝C3·V3＝0然后，在第2期間T3，在第1～第3電容1～3串聯(lián)連接的狀態(tài)下，將最大輸入信號時的輸出電壓Vmin采樣保持。這時，如果移動電荷用q表示，則下式成立。
(Q1+q)/C1+q/C2+q/C3＝Vmin∴q＝(Vmin-Q1/C1)·C4式中1/C4＝(1/C1+1/C2+1/C3)因此，參考電壓Vref為Vref＝Vmin-(C4/C3)(Vmin-Vmax)在此，如果讓C2＝C3，C1＝K·C2(K為自然數(shù))，則Vref＝Vmin-(1/(2+1/K)(Vmin-Vmax)＝(Vmin+Vmax)/2+(1/4K)(Vmin-Vmax)＝(Vmin+Vmax)/2+ΔV式中ΔV＝(1/4K)(Vmin-Vmax)在上式中，通過讓K＞＞1，參考電壓Vref則為在高電位側(cè)的保持電壓Vmax上加上第2電容2的保持電壓((Vmax-Vmin)/2)的電壓，即2個峰值Vmin、Vmax的中間電壓(Vmin+Vmax)/2。
如上所述，在本實施方式中，由于參考電壓發(fā)生電路的輸出在設(shè)置的時刻自動產(chǎn)生參考電壓Vref，和現(xiàn)有技術(shù)那樣的在下一段的電壓分壓器對所檢測的峰值電壓進(jìn)行分壓后產(chǎn)生參考電壓的構(gòu)成相比較，可以高速產(chǎn)生參考電壓Vref。并且，由于只需要1個峰值檢測電路，具有降低耗電的效果。
(第2實施方式)圖2表示第2實施方式的有關(guān)本發(fā)明6所述發(fā)明的參考電壓發(fā)生電路。
圖2的參考電壓發(fā)生電路，包括在圖1所示的第1電容1、第2以及第3電容2、3串聯(lián)連接構(gòu)成的電容列4、電壓電流變換電路C。進(jìn)一步包括只能單方向通過電流的作為單方向?qū)ㄔ臇抨幘w管m5、作為緩沖電路的NMOS源極跟隨晶體管m6、與第1電容1并聯(lián)連接的作為第1復(fù)位電路的PMOS晶體管m8、分別與上述第2以及第3電容2、3并聯(lián)連接的作為第2復(fù)位電路的PMOS晶體管m9、m10。
上述電壓電流變換電路C，由偏置電流源Io施加偏置，并且由源極連接的PMOS晶體管m1、m2、NMOS晶體管m3、m4所構(gòu)成的差動電路所構(gòu)成，上述2個PMOS晶體管m1、m2的柵極端子為2個輸入端子。上述電壓電流變換電路C的輸出端子out與柵陰晶體管m5的一端連接，上述柵陰晶體管m5的另一端連接在上述電容列4和上述NMOS源極跟隨晶體管m6的輸入端的柵極上。上述電容列4的另一端和第1電容1連接成節(jié)點A，在上述第1電容1的另一端上施加給定電壓VDD。
進(jìn)一步，上述NMOS源極跟隨晶體管m6的輸出端子的源極，連接在上述電壓電流變換電路C的一方的輸入端子(即，PMOS晶體管m2的柵極)上，在上述電壓電流變換電路C的另一方輸入端子的PMOS晶體管m1的柵極上施加輸入信號Vin。作為上述第1復(fù)位電路的PMOS晶體管m8使上述第1電容1的電荷放電，作為上述第2復(fù)位電路的PMOS晶體管m9、m10使第2、第3電容2、3的電荷放電。上述電容列4的第2電容和第3電容之間的連接點的節(jié)點B的電壓，通過NMOS源極跟隨晶體管m7，作為參考電壓Vref取出。
本實施方式的參考電壓產(chǎn)生電路如下動作。首先，在最初的復(fù)位期間，復(fù)位信號SW1、SW2、SW3均為LOW，各電容1、2、3的電荷均放電，節(jié)點A、B、C均被設(shè)定成電壓VDD。然后，在第1期間，復(fù)位信號SW1為HIGH，直到使電壓電流變換電路C的2個PMOS晶體管m1、m2的柵極電壓相等為止，對第1電容1充電，檢測出輸入信號Vin在第1期間的最大值Vmax并保持。然后，在第2期間，復(fù)位信號SW2、SW3也為HIGH，檢測出輸入信號Vin在第2期間的最小值Vmin并保持在節(jié)點C上。在該時刻，節(jié)點B的電壓穩(wěn)定，取出與該節(jié)點B的電壓對應(yīng)的參考電壓Vref(＝(Vmax+Vmin)/2)。
這樣，在本實施方式中，輸入信號Vin的信號振幅的中間電壓作為參考電壓Vref極其容易產(chǎn)生。又，在該電路構(gòu)成中，由于不需要現(xiàn)有技術(shù)那樣的阻抗分壓構(gòu)成的電壓分壓器，可以高速并且在低耗電情況下產(chǎn)生參考電壓Vref。
又，在本實施方式中，雖然是以最小值保持電路為基礎(chǔ)構(gòu)成，但本發(fā)明并不限定于該構(gòu)成，也包含采用以最大值保持電路為基礎(chǔ)的電路。這時，交換所有晶體管的極性，讓電源電壓VDD和接地VSS相反即可。
(第3實施方式)圖3表示第3實施方式的有關(guān)本發(fā)明7、8以及9所述發(fā)明的參考電壓發(fā)生電路。在本實施方式中，設(shè)置了電壓發(fā)生電路5，用該電壓發(fā)生電路5替代上述第1實施方式的第1電容1以及開關(guān)SW1。
即，在該圖的參考電壓發(fā)生電路中，包括2個電容2、3串聯(lián)連接構(gòu)成的電容列4、與上述電容2、3并聯(lián)連接的2個開關(guān)SW2、SW3、電壓電流變換電路VIC，以及產(chǎn)生給定電壓的電壓發(fā)生電路5。該電壓發(fā)生電路5的輸出端子與上述電容列4的一方電容2的一端連接。上述電容列4的2個電容2、3的連接節(jié)點B的電壓作為參考電壓Vref輸出。在本實施方式中，也和第1實施方式同樣，構(gòu)成電容列4的2個電容2、3的電容值相互設(shè)定成相等。
本實施方式的參考電壓發(fā)生電路，在輸入信號Vin在第1期間為一定值時是有效的，該給定電壓由電壓發(fā)生電路5產(chǎn)生，始終向第2電容2的一端提供。這樣，由于不需要第1電容和該電容1的復(fù)位信號，采用更簡單的構(gòu)成可以獲得相同的效果。又，由于將構(gòu)成電容列4的2個電容2、3的電容值設(shè)定成相互相等，電壓發(fā)生電路5的輸出電壓和峰值檢測保持的電壓正好中間的電壓作為參考電壓Vref產(chǎn)生。
本實施方式的參考電壓發(fā)生電路，也和圖1所示的構(gòu)成同樣，可以適用于圖2。即，在圖2中，去掉第1電容1、復(fù)位用晶體管m8以及復(fù)位信號SW1，而將電壓發(fā)生電路5的輸出電壓施加在節(jié)點A上即可。
(第4實施方式)圖4表示第4實施方式的有關(guān)本發(fā)明10所述發(fā)明的電壓放大器。
該圖的電壓放大器由第1電壓放大電路8構(gòu)成。該第1電壓放大電路8由具有與上述圖1所示電路構(gòu)成相同的電路構(gòu)成的參考電壓發(fā)生電路7、差動放大電路6構(gòu)成。輸入信號In輸入到差動放大電路6的一輸入端子和參考電壓發(fā)生電路7的輸入端子(即電壓電流變換電路VIC)。從上述參考電壓發(fā)生電路7輸出的參考電壓Vref被施加在差動放大電路6的另一輸入端子上。
采用上述構(gòu)成，由于在差動放大電路6的2個輸入端子上施加輸入信號In和該輸入信號In的振幅的中心電壓(參考電壓Vref)，可以在低變形的情況下對輸入信號In進(jìn)行放大。又，和現(xiàn)有技術(shù)的構(gòu)成相比，由于可以減掉1個峰值檢測電路和電壓分壓電路，可以低耗電并且高速動作。
又，在本實施方式中，參考電壓發(fā)生電路7雖然采用了圖1所示的電路構(gòu)成，當(dāng)然也可以采用圖3所示的電路構(gòu)成。
(第5實施方式)圖5表示第5實施方式的有關(guān)本發(fā)明11以及12所述發(fā)明的電壓放大器。
該圖的電壓放大器9包括上述圖4所示的第1電壓放大電路8、串聯(lián)連接的2個第2電壓放大電路11、11。上述各第2電壓放大電路11、11由采樣保持電路10和差動放大電路6構(gòu)成。輸入給各第2電壓放大電路11的輸入信號被施加到差動放大電路6的一輸入端子和采樣保持電路10上，上述采樣保持電路10的輸出施加到上述差動放大電路6的另一輸入端子上。
在此，考察第1電壓放大電路8的輸出電壓。在圖4中作為輸入信號In輸入所示波形的輸入信號時，參考電壓發(fā)生電路7的輸出電壓Vref，由于精確輸出輸入信號In振幅的1/2電壓，第1電壓放大電路8的輸出信號變成圖4的輸出信號Out所示的波形。即，信號輸入前的電壓成為信號輸入時的振幅中心。利用這種性質(zhì)，在第2電壓放大電路11中，在信號被輸入前，該電壓由采樣保持電路10采樣保持，該電壓作為差動放大電路6的參考電壓Vref使用。
又，在圖5中，差動放大電路6雖然只示出了具有1個差動輸入端子的單個構(gòu)成形式，也可以如圖6所示，采用具有2個差動輸入的差動放大電路12的差動形式構(gòu)成，這樣可以提高抗噪聲能力和電壓增益。
又，在本實施方式中，雖然采用2個第2電壓放大電路11串聯(lián)連接，也可以采用3個以上的第2電壓放大電路11串聯(lián)連接，或者只采用1個第2電壓放大電路11。
(第6實施方式)圖7表示第6實施方式的有關(guān)本發(fā)明13以及14所述發(fā)明的電壓放大器。本實施方式的特點是在最后段設(shè)置偏置校正電路。
即，通過構(gòu)成該圖的電壓放大器9的第1電壓放大電路8和第2電壓放大電路11將輸入信號放大到某種程度后，由于器件之間的不匹配所引起的偏置電壓在差動輸入信號中存在，如果直接使用該信號，將其放大到邏輯電平，則會出現(xiàn)圖13所示的占空比劣化的情況。為此，在本實施方式中，如圖7所示，在第2電壓放大電路11的后段的最后段上串聯(lián)設(shè)置了偏置校正電路14。
上述偏置校正電路14由具有第1以及第2差動輸入端子的差動放大電路12、第1以及第2峰值檢測電路13a、13b構(gòu)成。如圖7所示，第2電壓放大電路11的差動放大電路12的差動信號被輸入給偏置校正電路14，構(gòu)成該差動輸入信號的一方信號(第1信號)和將該第1信號輸入到上述第1峰值檢測電路13a后檢測保持的第1信號峰值，作為第1差動信號被輸入到差動放大電路12的一方(第1)差動輸入端子的反相輸入端子和正相輸入端子上。同樣，第2電壓放大電路11的差動放大電路12輸出的另一方信號(第2信號)和將該第2信號輸入到上述第2峰值檢測電路13b后檢測保持的第2信號峰值，作為第2差動信號被輸入到差動放大電路12的另一方(第2)差動輸入端子的反相輸入端子和正相輸入端子上。
因此，在本實施方式中，根據(jù)以上的構(gòu)成，可以有效去除偏置電壓，防止占空比的劣化。
又，在本實施方式中，在第1電壓放大電路8的后段上雖然是串聯(lián)1個第2電壓放大電路11后配置偏置校正電路14，當(dāng)然也可以采用2個以上的第2電壓放大電路11，或者不包括該第2電壓放大電路，只具有第1電壓放大電路8的構(gòu)成。
(第7實施方式)圖8表示第7實施方式的有關(guān)本發(fā)明15所述發(fā)明的電壓放大器。
在本實施方式中，和上述圖7所示的第6實施方式同樣，在最后段上配置偏置校正電路14，該偏置校正電路14所具有的2個峰值檢測電路13a、13b的配置位置在和圖7不同的位置上。
即，在圖8中，第2電壓放大電路11的差動放大電路12的差動信號，直接作為第1差動信號輸入到偏置校正電路14的差動放大電路12的一方差動輸入端子(第1差動輸入端子)上，同時輸入給第1以及第2峰值檢測電路13a、13b并檢測保持各峰值，將各峰值作為第2差動信號輸入給上述差動放大電路12的另一方差動輸入端子(第2差動輸入端子)上。
因此，在本實施方式中，根據(jù)上述構(gòu)成，和上述第6實施方式同樣，容易將偏置除掉。
上述第1電壓放大電路8的差動放大電路6、第2電壓放大電路11的差動放大電路12以及偏置校正電路14的差動放大電路12的輸出振幅被限幅。因此，對于大振幅輸入信號可以防止飽和，獲得占空比劣化少的輸出。又，這樣的限幅也可以適用于圖4～圖7的差動放大電路6、12中。
(第8實施方式)圖9表示第8實施方式的有關(guān)本發(fā)明16所述發(fā)明的電壓放大器。
為了使在上述第6以及第7實施方式中的偏置校正電路14正常動作，必須正確檢測以及保持2個輸入信號的峰值，實際的波形如圖13中的符號A所示，先頭比特的峰值比正常時的峰值要大。這是因為，在前段的放大電路中，在產(chǎn)生參考電壓Vref之前由于存在時間延遲，結(jié)果先頭比特的峰值變大了。這時，由于不能正常除掉偏置，如果直接采用該信號在比較器中一氣變換成邏輯電平，會出現(xiàn)大的占空比劣化的情況。
為此，在本實施方式中，為了消除先頭比特的異常峰值的影響，設(shè)置了響應(yīng)延遲電路15。該響應(yīng)延遲電路15，監(jiān)視從第2電壓放大電路11的差動放大電路12向偏置校正電路14輸出的輸入差動信號，使偏置校正電路14的2個峰值檢測電路13a、13b在輸入信號的第2比特之后檢測保持峰值，起到使這些峰值檢測電路13a、13b的檢測保持動作延遲的作用。
因此，在本實施方式中，通過響應(yīng)延遲電路15，即使在先頭比特出現(xiàn)異常峰值的情況下，如圖14中的符號B所示，可以在第2比特之后檢測出正常的峰值。
(第9實施方式)圖10表示第9實施方式的有關(guān)本發(fā)明17所述發(fā)明的電壓放大器。本實施方式的特點是在最后段上配置比較器16。
在本實施方式中，偏置校正電路14的差動放大電路12的輸出信號是模擬信號，其振幅也不是恒定值，配置在后段的比較器16，將上述偏置校正電路14的差動放大電路12的差動電壓放大、變換成具有恒定邏輯電平振幅的數(shù)字信號，從輸出端子Out、Outb輸出。
進(jìn)一步，上述比較器16接收控制信號，由該控制信號可以鎖定輸出端子Out、Outb的輸出電壓值。在這樣的構(gòu)成中，可以防止在復(fù)位期間，輸出端子Out、Outb的輸出信號變動。
(第10實施方式)圖11表示第10實施方式的有關(guān)本發(fā)明19～21所述發(fā)明的電壓放大器。
在該圖中，將復(fù)位信號輸入給第1電壓放大電路8的參考電壓發(fā)生電路7，同時該復(fù)位信號在延遲由延遲電路17a所設(shè)定的時間后，作為控制信號被輸入給第2電壓放大電路11的采樣保持電路10。進(jìn)一步，由上述延遲電路17a延遲的復(fù)位信號，延遲由另一延遲電路17b設(shè)定的時間后，被輸入給偏置校正電路14的第1以及第2峰值檢測電路13a、13b，然后進(jìn)一步延遲由配置在上述延遲電路17b的后段的延遲電路17c所設(shè)定的時間后，作為控制信號輸入給比較器16。
因此，在本實施方式中，由于可以在前段的復(fù)位動作完全結(jié)束后，才對后段復(fù)位，可以實現(xiàn)穩(wěn)定的動作。
又，在本實施方式中，雖然示出了圖10所示的電壓放大器，當(dāng)然對于圖5～圖9所示的電壓放大器也同樣適用。
(發(fā)明的效果)如上所述，依據(jù)本發(fā)明1～6所述的發(fā)明，由于參考電壓發(fā)生電路的輸出可以在設(shè)置的時刻自動產(chǎn)生參考電壓，可以高速產(chǎn)生參考電壓，同時只需要1個峰值檢測電路的規(guī)模就可完成，可以降低耗電。
特別是，依據(jù)本發(fā)明2所述的發(fā)明，通過采用3個電容，并且切換在這些電容的那一個上保存電壓，產(chǎn)生第1和第2峰值電壓、參考電壓，采用簡單的構(gòu)成就可以產(chǎn)生參考電壓。
依據(jù)本發(fā)明3所述的發(fā)明，可以將第1峰值和第2峰值的中間電壓作為參考電壓產(chǎn)生。
依據(jù)本發(fā)明4所述的發(fā)明，由于使第1電容和電容列串聯(lián)連接，容易并且低耗電下產(chǎn)生參考電壓。
依據(jù)本發(fā)明5所述的發(fā)明，具有抑制縮小偏置誤差的效果。
依據(jù)本發(fā)明7～9所述的發(fā)明，可以采用比本發(fā)明1所述的發(fā)明更簡單的構(gòu)成，高速并且低耗電下產(chǎn)生參考電壓。
特別是，依據(jù)本發(fā)明8所述的發(fā)明，可以用電壓發(fā)生電路的輸出電壓和峰值保持的電壓之間正好中間的電壓作為參考電壓生成。
依據(jù)本發(fā)明10所述的發(fā)明，由于在差動放大電路的2個輸入端子上施加輸入信號和該輸入信號振幅的中心電壓的參考電壓，可以在低變形的情況下放大輸入信號。
依據(jù)本發(fā)明11所述的發(fā)明，由于將信號輸入前的電壓作為參考電壓保持在第2電壓放大電路的采樣保持電路上，可以在低變形的情況下放大其后的輸入信號。
依據(jù)本發(fā)明12所述的發(fā)明，由于在第1電壓放大電路的后段上進(jìn)一步串聯(lián)連接1個或者多個第2電壓放大電路，可以在低耗電并且高增益的情況下放大輸入信號。
依據(jù)本發(fā)明13所述的發(fā)明，由于在電壓放大器的最終段上串聯(lián)連接偏置校正電路，可以有效去掉偏置電壓，抑制縮小由于偏置電壓引起的占空比劣化。
依據(jù)本發(fā)明14以及15所述的發(fā)明，采用簡單的構(gòu)成就可以校正偏置電壓。
依據(jù)本發(fā)明16所述的發(fā)明，由于在偏置校正電路的峰值檢測電路上附加了響應(yīng)延遲電路，不檢測先頭比特的異常峰值，可以檢測出正常的峰值。
依據(jù)本發(fā)明17所述的發(fā)明，利用比較器可以獲得具有邏輯電平的振幅的數(shù)字輸出信號，可以防止噪聲等引起輸出信號的擺動、變動。
依據(jù)本發(fā)明18所述的發(fā)明，由于對差動放大電路的輸出限幅，可以防止大振幅輸入信號的飽和，獲得占空比劣化少的輸出。
依據(jù)本發(fā)明19～21所述的發(fā)明，由于從位于前段的電路依次進(jìn)行復(fù)位動作，可以實現(xiàn)穩(wěn)定的動作，獲得高精度的輸出。
權(quán)利要求
1.一種參考電壓發(fā)生電路，其特征在于具有在信號輸入后、將在第1期間的所述輸入信號的最大峰值或者最小峰值作為第1峰值檢測并保持，在與所述第1期間不同的第2期間的所述輸入信號的最小峰值或者最大峰值作為第2峰值檢測并保持，以所述第1峰值和所述第2峰值之間的電壓作為參考電壓輸出的構(gòu)成。
2.根據(jù)權(quán)利要求1所述的參考電壓發(fā)生電路，其特征在于包括第1電容和由第2以及第3電容串聯(lián)連接構(gòu)成的電容列，所述第1峰值被保持在所述第1電容上、所述第1峰值和第2峰值之間的差電壓被保持在所述電容列上，在所述第1電容的保持電壓上加上所述第2電容的保持電壓，以該電壓和作為參考電壓輸出。
3.根據(jù)權(quán)利要求2所述的參考電壓發(fā)生電路，其特征在于所述第2電容的電容值和所述第3電容的電容值相等。
4.根據(jù)權(quán)利要求2所述的參考電壓發(fā)生電路，其特征在于所述第1電容和所述電容列串聯(lián)連接。
5.根據(jù)權(quán)利要求4所述的參考電壓發(fā)生電路，其特征在于所述第1電容的電容值與所述第2以及第3電容的電容值相比足夠大。
6.一種參考電壓發(fā)生電路，其特征在于包括第1電容、由第2以及第3電容串聯(lián)連接構(gòu)成的電容列、輸出與在2個輸入端子上輸入的2個輸入電壓的差電壓相應(yīng)的電流的電壓電流變換電路、只使電流在一個方向上流通的單向?qū)ㄔ?、緩沖電路、第1以及第2復(fù)位電路，所述電壓電流變換電路的輸出與單向?qū)ㄔ囊欢诉B接，所述單向?qū)ㄔ牧硪欢伺c所述電容列的一端以及所述緩沖電路的輸入端子連接，所述電容列的另一端與所述第1電容的一端連接，在所述第1電容的另一端上施加給定電壓，所述緩沖電路的輸出端子連接在所述電壓電流變換電路的一方輸入端子上，在所述電壓電流變換電路的另一方端子上輸入信號，所述第1復(fù)位電路使所述第1電容的電荷放電，所述第2復(fù)位電路使構(gòu)成所述電容列的第2以及第3電容的電荷放電。
7.一種參考電壓發(fā)生電路，其特征在于包括產(chǎn)生給定電壓的電壓發(fā)生電路、2個電容串聯(lián)連接構(gòu)成電容列，所述電容列的一端連接在所述電壓發(fā)生電路的輸出端子上，在所述電容列的另一端上檢測并保持輸入信號的峰值，以構(gòu)成所述電容列的2個電容的連接節(jié)點的電壓作為參考電壓輸出。
8.根據(jù)權(quán)利要求7所述的參考電壓發(fā)生電路，其特征在于構(gòu)成所述電容列的2個電容的電容值相等。
9.一種參考電壓發(fā)生電路，其特征在于包括產(chǎn)生給定電壓的電壓發(fā)生電路、2個電容串聯(lián)連接構(gòu)成電容列、輸出與在2個輸入端子上輸入的2個輸入電壓的差電壓相應(yīng)的電流的電壓電流變換電路、只使電流在一個方向上流通的單向?qū)ㄔ⒕彌_電路、復(fù)位電路，所述電壓電流變換電路的輸出與單向?qū)ㄔ囊欢诉B接，所述單向?qū)ㄔ牧硪欢伺c所述電容列的一端以及所述緩沖電路的輸入端子連接，所述電容列的另一端與所述電壓發(fā)生電路的輸出端子連接，所述緩沖電路的輸出端子連接在所述電壓電流變換電路的一方輸入端子上，在所述電壓電流變換電路的另一方端子上輸入信號，所述復(fù)位電路使構(gòu)成所述電容列的2個電容的電荷放電。
10.一種電壓放大器，其特征在于包括權(quán)利要求1或者權(quán)利要求7所述的參考電壓發(fā)生電路、輸出與在2個輸入端子上輸入的2個輸入電壓的差電壓相應(yīng)的輸出電壓的差動放大電路，輸入信號被施加給所述參考電壓發(fā)生電路以及所述差動放大電路的一方輸入端子上，從所述參考電壓發(fā)生電路輸出的參考電壓被施加到所述差動放大電路的另一方輸入端子上。
11.一種電壓放大器，其特征在于包括作為第1電壓放大電路的權(quán)利要求10所述的電壓放大器、至少1個第2電壓放大電路，所述第2電壓放大電路包括采樣保持電路和差動放大電路，所述第2電壓放大電路的輸入電壓施加在所述采樣保持電路以及所述差動放大電路的一方輸入端子上，所述采樣保持電路的輸出電壓被施加在所述差動放大電路的另一方輸入端子上。
12.根據(jù)權(quán)利要求11所述的電壓放大器，其特征在于在所述第1電壓放大電路的后段上串聯(lián)連接所述1個第2電壓放大電路、或者串聯(lián)連接的多個第2電壓放大電路。
13.根據(jù)權(quán)利要求10所述的電壓放大器，其特征在于進(jìn)一步包括偏置校正電路，所述偏置校正電路串聯(lián)連接在最后段上。
14.根據(jù)權(quán)利要求13所述的電壓放大器，其特征在于所述偏置校正電路包括具有第1以及第2差動輸入端子的差動放大電路、第1以及第2峰值檢測電路，同時輸入第1以及第2信號，所述第1輸入信號的峰值由所述第1峰值檢測電路檢測并保持，所述第1輸入信號以及該峰值作為第1差動信號被輸入到所述差動放大電路的第1差動輸入端子上，所述第2輸入信號的峰值由所述第2峰值檢測電路檢測并保持，所述第2輸入信號以及該峰值作為第2差動信號被輸入到所述差動放大電路的第2差動輸入端子上。
15.根據(jù)權(quán)利要求13所述的電壓放大器，其特征在于所述偏置校正電路包括具有第1以及第2差動輸入端子的差動放大電路、第1以及第2峰值檢測電路，同時輸入第1以及第2信號，所述第1以及第2輸入信號作為第1差動信號被輸入在所述差動放大電路的第1差動輸入端子上，所述第1以及第2輸入信號的峰值分別由所述第1以及第2峰值檢測電路檢測并保持，所述第1以及第2峰值檢測電路的輸出信號作為第2差動信號被輸入到所述差動放大電路的第2差動輸入端子上。
16.根據(jù)權(quán)利要求14或15所述的電壓放大器，其特征在于在所述偏置校正電路的第1以及第2峰值檢測電路上連接使所述第1以及第2輸入信號的峰值的檢測與保持延遲的響應(yīng)延遲電路。
17.根據(jù)權(quán)利要求10所述的電壓放大器，其特征在于進(jìn)一步包括比較器，所述比較器將輸入到該比較器上的差動電壓放大到恒定振幅電壓，同時接收控制信號可以鎖定該輸出電壓值。
18.根據(jù)權(quán)利要求10所述的電壓放大器，其特征在于差動放大電路的輸出被限幅。
19.根據(jù)權(quán)利要求11或12所述的電壓放大器，其特征在于包括延遲電路，所述延遲電路在向所述第1電壓放大電路的參考電壓發(fā)生電路輸出的復(fù)位信號、和所述第2電壓放大電路的采樣保持電路的控制信號之間提供時間延遲。
20.根據(jù)權(quán)利要求14或15所述的電壓放大器，其特征在于包括延遲電路，所述延遲電路在向所述第2電壓放大電路的第1以及第2采樣保持電路的控制信號、和所述偏置校正電路的第1以及第2峰值檢測電路的復(fù)位信號之間提供時間延遲。
21.根據(jù)權(quán)利要求17所述的電壓放大器，其特征在于包括延遲電路，所述延遲電路在所述偏置校正電路的第1以及第2峰值檢測電路的復(fù)位信號、和所述比較器的控制信號之間提供時間延遲。
全文摘要
本發(fā)明提供一種采用高速響應(yīng)的參考電壓電路將具有各種信號振幅的輸入信號放大到一定振幅的電壓放大器。在參考電壓發(fā)生電路(7)中，在第1期間只讓開關(guān)(SW1)斷開，將輸入信號(In)的最大峰值Vmax保持在第1電容1的節(jié)點(A)上。然后在第2期間，讓開關(guān)(SW2)、(SW3)也斷開，將上述最大峰值(Vmax)和最小峰值(Vmin)的差電壓保持在電容列(4)的節(jié)點(C)上。這時，在第1電容(1)的保持電壓上加上電容列(4)的第2電容(2)的保持電壓，以節(jié)點(B)的電壓作為參考電壓(Vref)輸出。差動放大電路(6)的一方輸入端子上施加輸入信號(In)，而在另一方輸入端子上施加上述參考電壓(Vref)。上述節(jié)點(A)、(C)的保持電壓穩(wěn)定的時刻產(chǎn)生參考電壓(Vref)。
文檔編號H03F3/45GK1447522SQ0310752
公開日2003年10月8日 申請日期2003年3月26日 優(yōu)先權(quán)日2002年3月26日
發(fā)明者木村博 申請人:松下電器產(chǎn)業(yè)株式會社