差分電路模塊。從所述輸入信號(hào)接口槽位2引出的16路單端信號(hào)走線分別連接到兩組所述單端信號(hào)轉(zhuǎn)差分功能電路模塊3。兩組所述單端信號(hào)轉(zhuǎn)差分功能電路模塊3對(duì)稱設(shè)置在所述電路板或電路板區(qū)域I的寬度方向中軸線5的兩側(cè)，所述端信號(hào)轉(zhuǎn)差分功能電路模塊3的長(zhǎng)度方向中軸線垂直于所述電路板或電路板區(qū)域I的長(zhǎng)度方向中軸線6 ;所述端信號(hào)轉(zhuǎn)差分信號(hào)功能電路模塊3的中心點(diǎn)設(shè)置在所述電路板或電路板區(qū)域I的長(zhǎng)度方向中軸線6上。每組所述單端信號(hào)轉(zhuǎn)差分功能電路模塊3距離電路板或電路板區(qū)域I的寬度方向的中軸線5為1cm。
[0034]所述單端信號(hào)轉(zhuǎn)差分功能電路模塊3由8個(gè)所述單端信號(hào)轉(zhuǎn)差分器組成；所述單端信號(hào)轉(zhuǎn)差分功能電路模塊3由2個(gè)單端信號(hào)轉(zhuǎn)差分器組成；所述單端信號(hào)轉(zhuǎn)差分器為4路單端信號(hào)轉(zhuǎn)差分器。每個(gè)所述單端信號(hào)轉(zhuǎn)差分器的中心點(diǎn)設(shè)置在所述單端信號(hào)轉(zhuǎn)差分功能電路模塊3的長(zhǎng)度方向中軸線上，且所述單端信號(hào)轉(zhuǎn)差分器的長(zhǎng)度方向中軸線垂直于所述單端信號(hào)轉(zhuǎn)差分功能電路模塊3的寬度方向中軸線。同一組單端信號(hào)轉(zhuǎn)差分功能電路模塊3中的2個(gè)單端信號(hào)轉(zhuǎn)差分器之間的距離W為0.5cm ;設(shè)所單端信號(hào)轉(zhuǎn)差分器長(zhǎng)A為2cm，寬B為0.5cm,則由它們組成的單端信號(hào)轉(zhuǎn)差分功能電路模塊3的長(zhǎng)為5cm，寬為0.5cm。
[0035]所述輸出信號(hào)接口槽位為8路差分信號(hào)接口槽位，從兩組所述單端信號(hào)轉(zhuǎn)差分功能電路模塊分別引出8路差分信號(hào)走線連接到對(duì)應(yīng)的輸出信號(hào)接口槽位4。兩組所述輸出信號(hào)接口槽位4對(duì)稱設(shè)置在所述電路板或電路板區(qū)域I的寬度方向中軸線5的兩側(cè)，垂直于所述電路板或電路板區(qū)域I的長(zhǎng)度方向中軸線6，所述輸出信號(hào)接口槽位4的中心點(diǎn)設(shè)置在所述電路板或電路板區(qū)域I的長(zhǎng)度方向中軸線6上。每組所述輸出信號(hào)接口槽位4距離所述電路板或電路板區(qū)域I的寬度方向中軸線6為4cm。
[0036]所述輸入信號(hào)接口槽位2垂直于所述電路板或電路板區(qū)域I的寬度方向中軸線5，且中心點(diǎn)設(shè)置在所述電路板或電路板區(qū)域I的寬度方向中軸線5上。所述輸入信號(hào)接口槽位2距離所述電路板或電路板區(qū)域I的長(zhǎng)度方向中軸線6為3cm。
【主權(quán)項(xiàng)】
1.一種用于邏輯分析儀與FPGA系統(tǒng)的測(cè)試接口裝置，其特征在于，包括電路板或電路板區(qū)域(I)，所述電路板或電路板區(qū)域(I)上制作有一組輸入信號(hào)接口槽位(2)、兩組單端信號(hào)轉(zhuǎn)差分功能電路模塊(3)、兩組輸出信號(hào)接口槽位(4); 所述電路板或電路板區(qū)域(I)上，從所述輸入信號(hào)接口槽位(2)引出的信號(hào)走線分別連接到兩組所述單端信號(hào)轉(zhuǎn)差分功能電路模塊(3)，從兩組所述單端信號(hào)轉(zhuǎn)差分功能電路模塊⑶引出的信號(hào)走線分別連接到與其對(duì)應(yīng)的所述輸出信號(hào)接口槽位(4)。2.如權(quán)利要求1所述的用于邏輯分析儀與FPGA系統(tǒng)的測(cè)試接口裝置，其特征在于，所述輸入信號(hào)接口槽位⑵為m路信號(hào)接口槽位，m = 8，16，32，64、…，2n(n彡3，n e Z);所述單端信號(hào)轉(zhuǎn)差分功能電路模塊(3)為m/2路單端信號(hào)轉(zhuǎn)差分電路模塊；從所述輸入信號(hào)接口槽位(2)引出的m路單端信號(hào)走線分別連接到兩組所述單端信號(hào)轉(zhuǎn)差分功能電路模塊⑶。3.如權(quán)利要求1所述的用于邏輯分析儀與FPGA系統(tǒng)的測(cè)試接口裝置，其特征在于，兩組所述單端信號(hào)轉(zhuǎn)差分功能電路模塊(3)對(duì)稱設(shè)置在所述電路板或電路板區(qū)域(I)的寬度方向中軸線(5)的兩側(cè)，所述單端信號(hào)轉(zhuǎn)差分功能電路模塊(3)的長(zhǎng)度方向中軸線垂直于所述電路板或電路板區(qū)域(I)的長(zhǎng)度方向中軸線￠);所述單端信號(hào)轉(zhuǎn)差分功能電路模塊(3)的中心點(diǎn)設(shè)置在所述電路板或電路板區(qū)域⑴的長(zhǎng)度方向中軸線(6)上。4.如權(quán)利要求1所述的用于邏輯分析儀與FPGA系統(tǒng)的測(cè)試接口裝置，其特征在于，所述單端信號(hào)轉(zhuǎn)差分功能電路模塊(3)由m/8個(gè)單端信號(hào)轉(zhuǎn)差分器組成，m = 8，16，32，64、…，2n;n彡3，n e Z ;所述單端信號(hào)轉(zhuǎn)差分器為4路單端信號(hào)轉(zhuǎn)差分器。5.如權(quán)利要求4所述的用于邏輯分析儀與FPGA系統(tǒng)的測(cè)試接口裝置，其特征在于，每個(gè)所述單端信號(hào)轉(zhuǎn)差分器的中心點(diǎn)設(shè)置在所述單端信號(hào)轉(zhuǎn)差分功能電路模塊(3)的長(zhǎng)度方向中軸線上，且所述單端信號(hào)轉(zhuǎn)差分器的長(zhǎng)度方向中軸線垂直于所述單端信號(hào)轉(zhuǎn)差分功能電路模塊⑶的寬度方向中軸線。6.如權(quán)利要求1所述的用于邏輯分析儀與FPGA系統(tǒng)的測(cè)試接口裝置，其特征在于，同一組單端信號(hào)轉(zhuǎn)差分功能電路模塊(3)中的2個(gè)單端信號(hào)轉(zhuǎn)差分器之間的距離W為0.5cm?Icm ;設(shè)所述單端信號(hào)轉(zhuǎn)差分器長(zhǎng)為A，寬為B，則由它們組成的單端信號(hào)轉(zhuǎn)差分功能電路模塊(3)的長(zhǎng)為m/8(A+W)，m = 8，16，32，64、…，2η，η彡3，n e Z，其寬為B。7.如權(quán)利要求1所述的用于邏輯分析儀與FPGA系統(tǒng)的測(cè)試接口裝置，其特征在于，所述輸出信號(hào)接口槽位(4)為m/2路差分信號(hào)接口槽位，從兩組所述單端信號(hào)轉(zhuǎn)差分功能電路模塊(3)分別引出m/2路差分信號(hào)走線連接到對(duì)應(yīng)的輸出信號(hào)接口槽位(4)，m = 8，16，32，64、...，2n，n 多 3，n G Z08.如權(quán)利要求1所述的用于邏輯分析儀與FPGA系統(tǒng)的測(cè)試接口裝置，其特征在于，兩組所述輸出信號(hào)接口槽位(4)對(duì)稱設(shè)置在所述電路板或電路板區(qū)域(I)的寬度方向中軸線(5)的兩側(cè)，垂直于所述電路板或電路板區(qū)域(I)的長(zhǎng)度方向中軸線￠)，所述輸出信號(hào)接口槽位⑷的中心點(diǎn)設(shè)置在所述電路板或電路板區(qū)域⑴的長(zhǎng)度方向中軸線(6)上。9.如權(quán)利要求1所述的用于邏輯分析儀與FPGA系統(tǒng)的測(cè)試接口裝置，其特征在于，所述輸入信號(hào)接口槽位(2)垂直于所述電路板或電路板區(qū)域(I)的寬度方向中軸線(5)，且中心點(diǎn)設(shè)置在所述電路板或電路板區(qū)域⑴的寬度方向中軸線(5)上。10.如權(quán)利要求1所述的用于邏輯分析儀與FPGA系統(tǒng)的測(cè)試接口裝置，其特征在于，每組所述單端信號(hào)轉(zhuǎn)差分功能電路模塊(3)距離電路板或電路板區(qū)域(I)的寬度方向的中軸線(5)為Icm?1.5cm ;每組所述輸出信號(hào)接口槽位⑷距離所述電路板或電路板區(qū)域(I)的寬度方向中軸線(6)為4cm?4.5cm ;所述輸入信號(hào)接口槽位(2)距離所述電路板或電路板區(qū)域⑴的長(zhǎng)度方向中軸線(6)為3cm?3.5cm。
【專利摘要】本實(shí)用新型公開了一種用于邏輯分析儀與FPGA系統(tǒng)的測(cè)試接口裝置，包括電路板或電路板區(qū)域，電路板或電路板區(qū)域上制作有一組輸入信號(hào)接口槽位、兩組單端信號(hào)轉(zhuǎn)差分功能電路模塊、兩組輸出信號(hào)接口槽位；電路板或電路板區(qū)域上，從輸入信號(hào)接口槽位引出的信號(hào)走線分別連接到兩組單端信號(hào)轉(zhuǎn)差分功能電路模塊，從兩組單端信號(hào)轉(zhuǎn)差分功能電路模塊引出的信號(hào)走線分別連接到與其對(duì)應(yīng)輸出信號(hào)接口槽位。本實(shí)用新型將單端信號(hào)轉(zhuǎn)化差分信號(hào)，避免了待測(cè)信號(hào)之間串?dāng)_，將待測(cè)信號(hào)轉(zhuǎn)化差分信號(hào)，避免了FPGA數(shù)字系統(tǒng)待測(cè)信號(hào)差分輸出，節(jié)省了FPGA接口資源。此外，在電路板上設(shè)置有單端信號(hào)輸入接口槽和差分信號(hào)輸出接口槽位，使邏輯分析儀與FPGA系統(tǒng)連接更加簡(jiǎn)便。
【IPC分類】G01R31/3177, G01R1/04
【公開號(hào)】CN204855572
【申請(qǐng)?zhí)枴緾N201520527191
【發(fā)明人】文常保, 雪程飛, 李演明, 全思, 杜凱, 樊繼斌, 楊小軍, 巨永鋒
【申請(qǐng)人】長(zhǎng)安大學(xué)
【公開日】2015年12月9日
【申請(qǐng)日】2015年7月20日