一種印刷電路板耐電壓測試方法及裝置的制造方法
【專利摘要】本發(fā)明提供了一種印刷電路板耐電壓測試方法及裝置，印刷電路板耐電壓測試方法包括：確定待測印刷電路板樣品；為所述待測印刷電路板樣品中的每一導(dǎo)電疊層部署對應(yīng)的信號線；每相鄰的兩個導(dǎo)電疊層為一個測試組，通過所述信號線測試每一個測試組的擊穿電壓；確定測試的最小擊穿電壓為該待測印刷電路板樣品的耐電壓性能。本發(fā)明實現(xiàn)了對印刷電路板中每一層耐電壓性能進行測試。
【專利說明】
一種印刷電路板耐電壓測試方法及裝置
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及材料加工技術(shù)領(lǐng)域，特別涉及一種印刷電路板耐電壓測試方法及裝 置。
【背景技術(shù)】
[0002] 在印刷電路板(Printed Circuit Board，PCB)生產(chǎn)技術(shù)中，為了衡量PCB的性能， 通常需要對其進行耐電壓測試，以評估該PCB對高電壓的耐受能力。
[0003] 現(xiàn)有技術(shù)中，通常通過測定電阻值的大小，對PCB的進行耐電壓測試。具體實現(xiàn)過 程:為PCB施加測試額定電壓，用絕緣電阻表檢測PCB上銅走線路的電阻值，此電阻值大于額 定電阻值時，該PCB的耐電壓能力大于額定電壓值。
[0004] 由于PCB包括多個疊層，每一個疊層的材料和厚度都可能不同，并且疊層之間可能 存在空隙或者某個疊層可能有缺陷，而每一層的耐電壓性將直接影響PCB整體的耐電壓性。 而現(xiàn)有的檢測方法并不能實現(xiàn)對PCB中每一層耐電壓性能進行測試。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明實施例提供了一種印刷電路板耐電壓測試方法及裝置，實現(xiàn)了對印刷電路 板中每一層耐電壓性能進行測試。
[0006] 第一方面，本發(fā)明實施例提供了一種印刷電路板耐電壓測試方法，包括：
[0007] 確定待測印刷電路板樣品；
[0008] 為所述待測印刷電路板樣品中的每一導(dǎo)電疊層部署對應(yīng)的信號線；
[0009] 每相鄰的兩個導(dǎo)電疊層為一個測試組，通過所述信號線測試每一個測試組的擊穿 電壓；
[0010] 確定測試的最小擊穿電壓為該待測印刷電路板樣品的耐電壓性能。
[0011] 優(yōu)選地，
[0012]所述確定待測印刷電路板樣品，包括：
[0013]設(shè)置裁切尺寸，按照所述裁切尺寸，從目標印刷電路板中裁切出待測印刷電路板 樣品。
[0014] 優(yōu)選地，所述確定待測印刷電路板樣品，包括：
[0015] 設(shè)置至少兩個絕緣層的規(guī)格參數(shù)，所述規(guī)格參數(shù)包括:層級、絕緣材料種類和厚度 中的任意一種或多種；
[0016] N1、根據(jù)當前層級對應(yīng)的絕緣材料種類和厚度，在鋪設(shè)位置鋪設(shè)當前絕緣層；
[0017] N2、在所述當前絕緣層上表面鋪設(shè)對應(yīng)的導(dǎo)電疊層，其中，所述當前絕緣層上表面 面積大于所述導(dǎo)電疊層面積；
[0018] N3、確定所述導(dǎo)電疊層表面為下一層級的鋪設(shè)位置，并將下一層級作為當前層級 執(zhí)行N1。
[0019] 優(yōu)選地，
[0020] 所述為所述待測印刷電路板樣品中的每一導(dǎo)電疊層部署對應(yīng)的信號線，包括：
[0021] 在所述待測印刷電路板樣品中，設(shè)置至少兩個過孔，其中，所述過孔不穿過任意一 個導(dǎo)電疊層；
[0022] 為每一個導(dǎo)電疊層確定對應(yīng)的過孔，通過信號線，將每一個導(dǎo)電疊層與對應(yīng)的過 孔相連；
[0023] 所述通過所述信號線測試每一個測試組的擊穿電壓，包括:通過所述每一個測試 組中每相鄰的兩個導(dǎo)電疊層各自對應(yīng)的過孔，測試對應(yīng)的擊穿電壓。
[0024] 優(yōu)選地，所述設(shè)置至少兩個過孔，包括：
[0025] 確定所述待測印刷電路板樣品中導(dǎo)電疊層的總層數(shù)；
[0026] 根據(jù)所述總層數(shù)，
個過孔，其中，η表征總層數(shù)。
[0027] 優(yōu)選地，所述為每一個導(dǎo)電疊層確定對應(yīng)的過孔，包括：
[0028] 確定每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個偶數(shù)層級的導(dǎo)電疊層分 別對應(yīng)不同的過孔，其中，奇數(shù)層級的導(dǎo)電疊層與每一個偶數(shù)層級的導(dǎo)電疊層對應(yīng)的過孔 不同。
[0029] 優(yōu)選地，所述為每一個導(dǎo)電疊層確定對應(yīng)的過孔，包括:確定每一個偶數(shù)層級的導(dǎo) 電疊層對應(yīng)同一個過孔，每一個奇數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過孔，其中，偶數(shù)層級 的導(dǎo)電疊層與每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)的過孔不同。
[0030] 優(yōu)選地，
[0031] 所述通過所述信號線測試每一個測試組的擊穿電壓，包括：
[0032] 當每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔時，測試所述同一個過孔與每一個 偶數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過孔間的擊穿電壓。
[0033] 優(yōu)選地，所述通過所述信號線測試每一個測試組的擊穿電壓，包括:當每一個偶數(shù) 層級的導(dǎo)電疊層對應(yīng)同一個過孔時，測試所述同一個過孔與每一個奇數(shù)層級的導(dǎo)電疊層分 別對應(yīng)不同的過孔間的擊穿電壓。
[0034] 第二方面，本發(fā)明實施例提供了一種印刷電路板耐電壓測試裝置，包括：
[0035] 確定單元，用于確定待測印刷電路板樣品；
[0036]部署單元，用于為所述確定單元確定的待測印刷電路板樣品中的每一導(dǎo)電疊層部 署對應(yīng)的信號線；
[0037]測試單元，用于將每相鄰的兩個導(dǎo)電疊層作為一個測試組，通過所述部署單元部 署的信號線測試每一個測試組的擊穿電壓，確定測試的最小擊穿電壓為該待測印刷電路板 樣品的耐電壓性能。
[0038] 優(yōu)選地，
[0039] 所述確定單元，包括:尺寸設(shè)置子單元和裁切子單元，其中，
[0040] 所述尺寸設(shè)置子單元，用于設(shè)置裁切尺寸；
[0041]所述裁切子單元，用于按照所述設(shè)置子單元設(shè)置的裁切尺寸，從外部的目標印刷 電路板中裁切出待測印刷電路板樣品。
[0042 ]優(yōu)選地，所述確定單元，包括:第一設(shè)置子單元、第一鋪設(shè)子單元、第二鋪設(shè)子單元 及第三鋪設(shè)子單元，其中，
[0043] 所述第一設(shè)置子單元，用于設(shè)置至少兩個絕緣層的規(guī)格參數(shù)，所述規(guī)格參數(shù)包括： 層級、絕緣材料種類和厚度中的任意一種或多種；
[0044] 所述第一鋪設(shè)子單元，用于根據(jù)所述第一設(shè)置子單元設(shè)置的當前層級對應(yīng)的絕緣 材料種類和厚度，在鋪設(shè)位置鋪設(shè)當前絕緣層，并當接收到所述第三鋪設(shè)子單元觸發(fā)時，繼 續(xù)執(zhí)行所述在鋪設(shè)位置鋪設(shè)當前絕緣層；
[0045]所述第二鋪設(shè)子單元，用于在所述第一鋪設(shè)子單元鋪設(shè)的當前絕緣層上表面鋪設(shè) 對應(yīng)的導(dǎo)電疊層，其中，所述當前絕緣層上表面面積大于所述導(dǎo)電疊層面積；
[0046]所述第三鋪設(shè)子單元，用于確定所述第二鋪設(shè)子單元鋪設(shè)的導(dǎo)電疊層表面為下一 層級的鋪設(shè)位置，并將下一層級作為當前層級，并觸發(fā)所述第一鋪設(shè)子單元。
[0047]優(yōu)選地，所述部署單元，包括：
[0048] 第二設(shè)置子單元，用于在所述待測印刷電路板樣品中，設(shè)置至少兩個過孔，其中， 所述過孔不穿過任意一個導(dǎo)電疊層；
[0049] 連接子單元，用于為每一個導(dǎo)電疊層確定對應(yīng)的過孔，通過信號線，將每一個導(dǎo)電 疊層與對應(yīng)的過孔相連；
[0050] 所述測試單元，用于通過所述每一個測試組中每相鄰的兩個導(dǎo)電疊層各自對應(yīng)的 過孔，測試對應(yīng)的擊穿電壓。
[0051] 優(yōu)選地，
[0052]所述第二設(shè)置子單元，用于確定所述待測印刷電路板樣品中導(dǎo)電疊層的總層數(shù)， 根據(jù)所述總層數(shù)，
個過孔，其中，η表征總層數(shù)；
[0053]所述連接子單元，用于確定每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個 偶數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過孔，其中，奇數(shù)層級的導(dǎo)電疊層與每一個偶數(shù)層級 的導(dǎo)電疊層對應(yīng)的過孔不同，或者，確定每一個偶數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一 個奇數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過孔，其中，偶數(shù)層級的導(dǎo)電疊層與每一個奇數(shù)層 級的導(dǎo)電疊層對應(yīng)的過孔不同；
[0054]所述測試單元，用于當每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔時，測試所述 同一個過孔與每一個偶數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過孔間的擊穿電壓；當每一個偶 數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔時，測試所述同一個過孔與每一個奇數(shù)層級的導(dǎo)電疊層 分別對應(yīng)不同的過孔間的擊穿電壓。
[0055] 本發(fā)明實施例提供了一種印刷電路板耐電壓測試方法及裝置，該印刷電路板耐電 壓測試方法，為確定的待測印刷電路板樣品中的每一導(dǎo)電疊層部署對應(yīng)的信號線，并根據(jù) 所述信號線測試每相鄰兩個導(dǎo)電疊層間的擊穿電壓，將所有組中的最小擊穿電壓作為該待 測印刷電路板樣品的耐電壓性能，即通過逐一測試待測印刷電路板樣品中每一層的擊穿電 壓，實現(xiàn)了對印刷電路板中的每一層耐電壓性能進行測試。
【附圖說明】
[0056] 為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明 的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù) 這些附圖獲得其他的附圖。
[0057] 圖1是本發(fā)明一個實施例提供的一種印刷電路板耐電壓測試方法的流程圖；
[0058] 圖2是本發(fā)明另一個實施例提供的一種印刷電路板耐電壓測試方法的流程圖；
[0059] 圖3是本發(fā)明另一個實施例提供的一種印刷電路板耐電壓測試方法中過孔設(shè)置的 結(jié)構(gòu)示意圖；
[0060] 圖4是本發(fā)明一個實施例提供的一種印刷電路板耐電壓測試裝置的結(jié)構(gòu)示意圖；
[0061] 圖5是本發(fā)明另一個實施例提供的一種印刷電路板耐電壓測試裝置的結(jié)構(gòu)示意 圖；
[0062] 圖6是本發(fā)明又一個實施例提供的一種印刷電路板耐電壓測試裝置的結(jié)構(gòu)示意 圖。
【具體實施方式】
[0063]為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例 中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是 本發(fā)明一部分實施例，而不是全部的實施例，基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員 在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。 [0064]如圖1所示，本發(fā)明實施例提供了一種印刷電路板耐電壓測試方法，該方法可以包 括以下步驟：
[0065]步驟101，確定待測印刷電路板樣品；
[0066] 步驟102,為所述待測印刷電路板樣品中的每一導(dǎo)電疊層部署對應(yīng)的信號線；
[0067] 步驟103,每相鄰的兩個導(dǎo)電疊層為一個測試組，通過所述信號線測試每一個測試 組的擊穿電壓；
[0068]步驟104,確定測試的最小擊穿電壓為該待測印刷電路板樣品的耐電壓性能。
[0069] 上述實施例為確定的待測印刷電路板樣品中的每一導(dǎo)電疊層部署對應(yīng)的信號線， 并根據(jù)所述信號線測試每相鄰兩個導(dǎo)電疊層間的擊穿電壓，將所有組中的最小擊穿電壓作 為該待測印刷電路板樣品的耐電壓性能，通過逐一測試待測印刷電路板樣品中每一層的擊 穿電壓，實現(xiàn)了對印刷電路板中的每一層耐電壓性能進行測試。
[0070] 針對測試PCB成品的耐電壓性能，本發(fā)明的另一實施例中，步驟101的具體實施方 式，包括：
[0071] 設(shè)置裁切尺寸，按照所述裁切尺寸，從目標印刷電路板中裁切出待測印刷電路板 樣品。
[0072] 由于耐電壓性能測試是破壞性測試，因此在測試PCB成品的耐電壓性能時，不能直 接將整塊PCB成品作為測試對象，而需要在測試前，根據(jù)測試需求設(shè)置PCB的裁切尺寸，并按 照裁切尺寸從所述PCB成品上裁切出待測PCB樣品；裁切時，可根據(jù)裁切尺寸裁切一個或多 個樣品，然后分別測試每個樣品的擊穿電壓;裁切多個樣品時，將各個樣品測試結(jié)果的平均 值作為整塊PCB成品的耐電壓性能。
[0073] 為了指導(dǎo)PCB的制作，本發(fā)明的另一實施例中，步驟101的【具體實施方式】，包括：
[0074] 設(shè)置至少兩個絕緣層的規(guī)格參數(shù)，所述規(guī)格參數(shù)包括:層級、絕緣材料種類和厚度 中的任意一種或多種；
[0075] PCB為多層結(jié)構(gòu)，每層包括由絕緣材料組成的絕緣層和導(dǎo)電材料組成的導(dǎo)電疊層， 制作PCB時，首先確定各個絕緣層的規(guī)格參數(shù)，包括該絕緣層所用的絕緣材料、厚度和所處 PCB的具體層級，例如設(shè)置PCB第10層為厚6mi 1的樹脂材料。
[0076] N1、根據(jù)當前層級對應(yīng)的絕緣材料種類和厚度，在鋪設(shè)位置鋪設(shè)當前絕緣層；
[0077] 根據(jù)設(shè)計PCB時設(shè)置的每個絕緣層的規(guī)格參數(shù)，確定當前層級的絕緣材料和厚度， 并在預(yù)設(shè)位置鋪設(shè)當前絕緣層，例如，設(shè)計PCB時，預(yù)設(shè)PCB第10層為厚6mil的樹脂材料，在 鋪設(shè)第十層絕緣層時，確定此絕緣層應(yīng)該鋪設(shè)厚6mi 1的樹脂材料，則按此參數(shù)鋪設(shè)第十層 的絕緣層。
[0078] N2、在所述當前絕緣層上表面鋪設(shè)對應(yīng)的導(dǎo)電疊層，其中，所述當前絕緣層上表面 面積大于所述導(dǎo)電疊層面積；
[0079]鋪設(shè)每一層絕緣層之后，需在此絕緣層上表面鋪設(shè)對應(yīng)的導(dǎo)電疊層，導(dǎo)電疊層是 PCB能導(dǎo)電的基礎(chǔ)，所述導(dǎo)電疊層可以是銅箱等導(dǎo)電材料。
[0080] N3、確定所述導(dǎo)電疊層表面為下一層級的鋪設(shè)位置，并將下一層級作為當前層級 執(zhí)行N1。
[0081] 鋪設(shè)完當前層級之后，將當前層級的導(dǎo)電疊層表面作為下一層的鋪設(shè)位置，繼續(xù) 鋪設(shè)下一層;例如，從下往上鋪設(shè)PCB的每一層時，第十層的導(dǎo)電疊層鋪設(shè)完成后，將此導(dǎo)電 疊層表面作為第十一層的鋪設(shè)位置，按照PCB設(shè)計時預(yù)設(shè)的第十一層的規(guī)格參數(shù)，繼續(xù)在第 十層的導(dǎo)電疊層上鋪設(shè)第十一層，以此類推，直到鋪設(shè)至PCB的表面層。
[0082] 上述實施例中，根據(jù)預(yù)設(shè)的PCB中各個絕緣層的規(guī)格參數(shù)，逐層鋪設(shè)絕緣材料和對 應(yīng)的導(dǎo)電疊層，完成PCB鋪設(shè);將此自定義鋪設(shè)的PCB作為樣品進行耐電壓測試，能指導(dǎo)PCB 的設(shè)計;例如，若測試結(jié)果顯示某層的擊穿電壓特別低，為了提高整塊PCB的耐電壓性能，則 應(yīng)考慮增加該絕緣層的厚度或更換該絕緣層的絕緣材料。
[0083]為了便于檢測每相鄰兩導(dǎo)電疊層間的擊穿電壓，本發(fā)明另一實施例中，步驟102的
【具體實施方式】，包括：
[0084] 在所述待測印刷電路板樣品中，設(shè)置至少兩個過孔，其中，所述過孔不穿過任意一 個導(dǎo)電疊層；
[0085] 在待測印刷電路板樣品上，在導(dǎo)電疊層邊緣與絕緣層邊緣之間設(shè)置過孔，過孔數(shù) 量與待測PCB樣品的總層數(shù)相對應(yīng)，例如，待測PCB樣品的總層數(shù)為16層，則設(shè)置16個過孔。
[0086] 為每一個導(dǎo)電疊層確定對應(yīng)的過孔，通過信號線，將每一個導(dǎo)電疊層與對應(yīng)的過 孔相連；
[0087] 為待測PCB樣品的每一個導(dǎo)電疊層確定對應(yīng)的過孔，例如，總層數(shù)為16層的待測 PCB樣品上有16個過孔，則每一個導(dǎo)電疊層分別對應(yīng)一個過孔，用信號線將每一個導(dǎo)電疊層 與其對應(yīng)的過孔連接起來。
[0088] 基于步驟102的【具體實施方式】，步驟103的【具體實施方式】包括：
[0089] 通過所述每一個測試組中每相鄰的兩個導(dǎo)電疊層各自對應(yīng)的過孔，測試對應(yīng)的擊 穿電壓；
[0090] 測試擊穿電壓時，只需將每相鄰的兩個導(dǎo)電疊層各自對應(yīng)的過孔與電源連接起 來，則可測試對應(yīng)的導(dǎo)電疊層間的擊穿電壓。
[0091 ] 上述實施例中，通過在待測PCB樣品上設(shè)置過孔，過孔數(shù)量與PCB總層數(shù)相對應(yīng)，并 將每一個導(dǎo)電疊層通過信號線與其對應(yīng)的過孔連接起來，在測試擊穿電壓時，只需在PCB表 面將電源與過孔相連，即可測試對應(yīng)導(dǎo)電疊層間的擊穿電壓，使整個耐電壓測試更簡便。
[0092] 為了進一步減少耐電壓測試的工作量，本發(fā)明另一實施例中，所述設(shè)置至少兩個 過孔，包括：
[0093] 確定所述待測印刷電路板樣品中導(dǎo)電疊層的總層數(shù)；
[0094] 根據(jù)所述總層數(shù)
個過孔，其中，η表征總層數(shù)。
[0095] 上述實施例中，根據(jù)待測PCB樣品中導(dǎo)電疊層的總層數(shù)η，在待測PCB樣品上設(shè)置 .個過孔，在保證不發(fā)生短路現(xiàn)象的前提下，使某幾個導(dǎo)電疊層共用一個過孔，由此可 減輕設(shè)置過孔的工作量。
[0096] 基于上述實施例，本發(fā)明另一實施例中，所述為每一個導(dǎo)電疊層確定對應(yīng)的過孔， 包括：
[0097] 確定每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個偶數(shù)層級的導(dǎo)電疊層分 別對應(yīng)不同的過孔，其中，奇數(shù)層級的導(dǎo)電疊層與每一個偶數(shù)層級的導(dǎo)電疊層對應(yīng)的過孔 不同；
[0098] 或者，
[0099]確定每一個偶數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個奇數(shù)層級的導(dǎo)電疊層分 別對應(yīng)不同的過孔，其中，偶數(shù)層級的導(dǎo)電疊層與每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)的過孔 不同。
[0100] 基于上述過孔的設(shè)置方式，本發(fā)明另一實施例中，步驟103的【具體實施方式】，包括：
[0101] 當每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔時，測試所述同一個過孔與每一個 偶數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過孔間的擊穿電壓；
[0102] 或者，
[0103] 當每一個偶數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔時，測試所述同一個過孔與每一個 奇數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過孔間的擊穿電壓。
[0104] 上述實施例中，當奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔時，將此過孔與電源的相 連，例如，與電源的正極相連，則此過孔對應(yīng)的所有奇數(shù)層級的導(dǎo)電疊層均與電源正極相 連，測試時依次將電源負極與偶數(shù)層級對應(yīng)的過孔連接，即可依次測試每相鄰兩導(dǎo)電疊層 間的擊穿電壓；當偶數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔時，測試方法與此類似；由此可見， 測試時只需改變電源與某一層導(dǎo)電疊層的連接關(guān)系即可測試相鄰兩個導(dǎo)電疊層間的擊穿 電壓，減輕了耐電壓測試的工作量。
[0105] 針對不同導(dǎo)電疊層連接過孔的方式，該耐壓性能的檢測方式可以有兩種，一種是 將奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個偶數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過 孔，測試耐電壓性能時，測試所述同一個過孔與每一個偶數(shù)層級的導(dǎo)電疊層分別對應(yīng)的不 同過孔間的擊穿電壓；另一種是將偶數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個奇數(shù)層級 的導(dǎo)電疊層分別對應(yīng)不同的過孔，然后測試所述同一個過孔與每一個奇數(shù)層級的導(dǎo)電疊層 分別對應(yīng)的不同過孔間的擊穿電壓；由于這兩種方法只是不同奇偶性的導(dǎo)電疊層連接過孔 的方式不同，擊穿電壓的測試方法相同，因此，下面以每一個奇數(shù)層的導(dǎo)電疊層對應(yīng)同一個 過孔為例，對本發(fā)明實施例印刷電路板耐電壓測試方法進行詳細說明，如圖2所示，本發(fā)明 一實施例提供了一種印刷電路板耐電壓測試方法，包括：
[0106] 步驟201，設(shè)置PCB中每一個絕緣層的層級、絕緣材料種類和厚度；
[0107] 例如，設(shè)置16層的PCB板，該PCB板每一個絕緣層的層級、絕緣材料種類和厚度如表 1所示：
[0108] 表1
[0110] 步驟202,根據(jù)當前層級對應(yīng)的絕緣材料種類和厚度，在鋪設(shè)位置鋪設(shè)當前絕緣 層；
[0111] 例如，鋪設(shè)第12層時，在鋪設(shè)位置鋪設(shè)厚度為6. Omil的FR-4材料。
[0112] 步驟203,在所述當前絕緣層上表面鋪設(shè)對應(yīng)的導(dǎo)電疊層，其中，所述當前絕緣層 上表面面積大于所述導(dǎo)電疊層面積；
[0113]在鋪設(shè)的第12層絕緣層上表面，即厚度為6. Omi 1的FR-4材料的上表面，鋪設(shè)對應(yīng) 的導(dǎo)電疊層，例如，在FR-4材料上表面鋪設(shè)銅箱，并且此導(dǎo)電疊層面積小于絕緣層上表面面 積，例如，所述玻璃布基板為一長方形，則可將此導(dǎo)電疊層設(shè)計為小于此長方形內(nèi)切圓的圓 形，一方面圓形有利于電荷的均勻分布，另一方面能保證導(dǎo)電疊層面積小于絕緣層上表面 面積，從而有利于每層鋪設(shè)完成之后，在PCB樣品上設(shè)置過孔。
[0114] 步驟204,判斷當前層級是否為頂層，若是，執(zhí)行步驟206,若不是，執(zhí)行步驟205;
[0115] 鋪設(shè)PCB時，從底層開始鋪設(shè)，到頂層結(jié)束，因此鋪設(shè)下一層級前，先判斷當前層級 是否為頂層，若是，則說明PCB已鋪設(shè)完成，若不是，則需繼續(xù)鋪設(shè)下一層級，直至PCB鋪設(shè)完 成。
[0116] 步驟205,確定所述導(dǎo)電疊層表面為下一層級的鋪設(shè)位置，并將下一層級作為當前 層級執(zhí)行步驟202;
[0117] 鋪設(shè)完當前層級的導(dǎo)電疊層之后，將此導(dǎo)電疊層表面作為下一層的鋪設(shè)位置，繼 續(xù)鋪設(shè)下一層;例如，在第12層鋪設(shè)的銅箱上，繼續(xù)鋪設(shè)第11層，即厚度為12.Omil的FR-4材 料，以此類推，直至鋪設(shè)至PCB的頂層。
[0118] 每一個絕緣層上表面鋪設(shè)的導(dǎo)電疊層的厚度可以有所不同，鋪設(shè)完成可以在PCB 的上表面涂覆涂層，以鋪設(shè)不同厚度的銅箱為例，鋪設(shè)完成的PCB板每層的材料種類和厚度 如表2所示：
[0119] 表2
[0121] 步驟206,在鋪設(shè)完成的PCB樣品上
個過孔，其中，η表征總層數(shù)，所述過
孔不穿過任意一個導(dǎo)電疊層；
[0122] 在PCB樣品上設(shè)置過孔時，可將過孔設(shè)置在導(dǎo)電疊層邊緣和絕緣層邊緣之間的區(qū) 域，由此，過孔可不穿過任意一個導(dǎo)電層;所述過孔均為通孔，貫穿PCB的所有層，過孔數(shù)量 與PCB的總層數(shù)相對應(yīng)，由此，PCB的每一層可通過導(dǎo)線分別與過孔連接，從而利于測試每相 鄰兩層的擊穿電壓時，將電源從PCB的表面接入。
[0123] 步驟207,確定每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個偶數(shù)層級的導(dǎo) 電疊層分別對應(yīng)不同的過孔，其中，奇數(shù)層級的導(dǎo)電疊層與每一個偶數(shù)層級的導(dǎo)電疊層對 應(yīng)的過孔不同；
[0124] 采用此設(shè)置方法設(shè)置的PCB樣品的結(jié)構(gòu)示意圖如圖3所示，設(shè)置過孔時，將每一個 奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個偶數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過孔， 既能保證測試每相鄰兩層的擊穿電壓時，PCB樣品中不會出現(xiàn)短路現(xiàn)象，又能減少設(shè)置過孔 的工作量。
[0125] 步驟208,通過信號線，將每一個導(dǎo)電疊層與對應(yīng)的過孔相連；
[0126] 步驟209,測試所述每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)的同一個過孔與每一個偶數(shù) 層級的導(dǎo)電疊層分別對應(yīng)不同的過孔間的擊穿電壓；
[0127] 上述步驟中，在16層的PCB樣品中的導(dǎo)電疊層邊緣和絕緣層邊緣之間的區(qū)域設(shè)置9 個過孔，將奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個偶數(shù)層級的導(dǎo)電疊層分別對應(yīng)不 同的過孔，并可在PCB樣品表面進行絲印標注，準確標示每一個過孔對應(yīng)的層級，利于后續(xù) 耐電壓測試;測試時，可將奇數(shù)層級對應(yīng)的同一個過孔與電源正極相連，則只需一次將電源 負極與每一個偶數(shù)層級對應(yīng)的過孔相連即可測試每相鄰兩個導(dǎo)電疊層之間的擊穿電壓，同 時減輕了設(shè)置過孔和檢測擊穿電壓的的工作量。
[0128] 步驟210,確定測試的最小擊穿電壓為該待測印刷電路板樣品的耐電壓性能；
[0129] 測試相鄰兩個導(dǎo)電疊層之間的擊穿電壓，發(fā)生擊穿現(xiàn)象時即說明兩個導(dǎo)電疊層之 間的絕緣層已被破壞，這直接影響PCB的整體耐電壓性能，由此可見，所有層中的最小擊穿 電壓表示PCB在使用過程中所能承受的最大電壓，因此，將最小擊穿電壓作為PCB的耐電壓 性能，有利于指導(dǎo)PCB的實際應(yīng)用。
[0130] 上述實施例中，通過在待測PCB樣品上設(shè)置過孔，將奇數(shù)層級的導(dǎo)電疊層用信號線 通過同一個過孔連接，偶數(shù)層級的導(dǎo)電疊層分別通過不同過孔連接，測試時所述同一個過 孔與電源正極相連，只需將電源負極依次與偶數(shù)層級對應(yīng)的不通過孔連接，即可逐一檢測 每相鄰兩個導(dǎo)電疊層間的擊穿電壓，并將其中最小的擊穿電壓作為PCB樣品的耐電壓性能， 減輕工作量的同時實現(xiàn)了對PCB中每一層耐電壓性能進行測試。
[0131] 如圖4所示，本發(fā)明另一實施例中，本發(fā)明實施例提供了一種印刷電路板耐電壓測 試裝置，包括：
[0132] 確定單元401，用于確定待測印刷電路板樣品；
[0133]部署單元402,用于為所述確定單元401確定的待測印刷電路板樣品中的每一導(dǎo)電 疊層部署對應(yīng)的信號線；
[0134] 測試單元403，用于將每相鄰的兩個導(dǎo)電疊層作為一個測試組，通過所述部署單元 402部署的信號線測試每一個測試組的擊穿電壓，確定測試的最小擊穿電壓為該待測印刷 電路板樣品的耐電壓性能。
[0135] 上述實施例中，為確定的待測印刷電路板樣品中的每一導(dǎo)電疊層部署對應(yīng)的信號 線，并根據(jù)所述信號線測試每相鄰兩個導(dǎo)電疊層間的擊穿電壓，將所有組中的最小擊穿電 壓作為該待測印刷電路板樣品的耐電壓性能，即通過逐一測試待測印刷電路板樣品中每一 層的擊穿電壓，實現(xiàn)了對印刷電路板中的每一層耐電壓性能進行測試。
[0136] 如圖5所示，針對測試PCB成品的耐電壓性能，本發(fā)明的另一實施例中，所述確定單 元401，包括：
[0137] 尺寸設(shè)置子單元501和裁切子單元502,其中，
[0138] 所述尺寸設(shè)置子單元501，用于設(shè)置裁切尺寸；
[0139] 所述裁切子單元502,用于按照所述設(shè)置子單元502設(shè)置的裁切尺寸，從外部的目 標印刷電路板中裁切出待測印刷電路板樣品；
[0140] 由于耐電壓性能測試是破壞性測試，因此在測試PCB成品的耐電壓性能時，不能直 接將整塊PCB成品作為測試對象，而需要在測試前，根據(jù)測試需求設(shè)置PCB的裁切尺寸，并按 照裁切尺寸從所述PCB成品上裁切出待測PCB樣品；裁切時，可根據(jù)裁切尺寸裁切一個或多 個樣品，然后分別測試每個樣品的擊穿電壓;裁切多個樣品時，將各個樣品測試結(jié)果的平均 值作為整塊PCB成品的耐電壓性能。
[0141] 如圖6所示，為了指導(dǎo)PCB的制作，本發(fā)明的另一實施例中，所述確定單元401，包 括：
[0142] 第一設(shè)置子單元601，用于設(shè)置至少兩個絕緣層的規(guī)格參數(shù)，所述規(guī)格參數(shù)包括： 層級、絕緣材料種類和厚度中的任意一種或多種；
[0143] 第一鋪設(shè)子單元602,用于根據(jù)所述第一設(shè)置子單元601設(shè)置的當前層級對應(yīng)的絕 緣材料種類和厚度，在鋪設(shè)位置鋪設(shè)當前絕緣層，并當接收到所述第三鋪設(shè)子單元604觸發(fā) 時，繼續(xù)執(zhí)行所述在鋪設(shè)位置鋪設(shè)當前絕緣層；
[0144] 第二鋪設(shè)子單元603,用于在所述第一鋪設(shè)子單元602鋪設(shè)的當前絕緣層上表面鋪 設(shè)對應(yīng)的導(dǎo)電疊層，其中，所述當前絕緣層上表面面積大于所述導(dǎo)電疊層面積；
[0145] 第三鋪設(shè)子單元604,用于確定所述第二鋪設(shè)子單元603鋪設(shè)的導(dǎo)電疊層表面為下 一層級的鋪設(shè)位置，并將下一層級作為當前層級，并觸發(fā)所述第一鋪設(shè)子單元602。
[0146] 上述實施例中，根據(jù)預(yù)設(shè)的PCB中各個絕緣層的規(guī)格參數(shù)，逐層鋪設(shè)絕緣材料和對 應(yīng)的導(dǎo)電疊層，完成PCB鋪設(shè);將此自定義鋪設(shè)的PCB作為樣品進行耐電壓測試，能指導(dǎo)PCB 的設(shè)計;例如，若測試結(jié)果顯示某層的擊穿電壓特別低，為了提高整塊PCB的耐電壓性能，則 應(yīng)考慮增加該絕緣層的厚度或更換該絕緣層的絕緣材料。
[0147] 為了便于檢測每相鄰兩導(dǎo)電疊層間的擊穿電壓，本發(fā)明另一實施例中，所述部署 單元402,包括：
[0148] 第二設(shè)置子單元，用于在所述待測印刷電路板樣品中，設(shè)置至少兩個過孔，其中， 所述過孔不穿過任意一個導(dǎo)電疊層；
[0149] 連接子單元，用于為每一個導(dǎo)電疊層確定對應(yīng)的過孔，通過信號線，將每一個導(dǎo)電 疊層與對應(yīng)的過孔相連；
[0150] 所述測試單元403,具體用于通過所述每一個測試組中每相鄰的兩個導(dǎo)電疊層各 自對應(yīng)的過孔，測試對應(yīng)的擊穿電壓。
[0151 ] 上述實施例中，通過在待測PCB樣品上設(shè)置過孔，過孔數(shù)量與PCB總層數(shù)相對應(yīng)，并 將每一個導(dǎo)電疊層通過信號線與其對應(yīng)的過孔連接起來，在測試擊穿電壓時，只需在PCB表 面將電源與過孔相連，即可測試對應(yīng)導(dǎo)電疊層間的擊穿電壓，使整個耐電壓測試更簡便。
[0152] 為了進一步減少耐電壓測試的工作量，本發(fā)明另一實施例中，所述第二設(shè)置子單 元，具體用于確定所述待測印刷電路板樣品中導(dǎo)電疊層的總層數(shù)，根據(jù)所述總層數(shù)，設(shè)置η/ 2+1個過孔，其中，η表征總層數(shù)；
[0153] 上述實施例中，根據(jù)待測PCB樣品中導(dǎo)電疊層的總層數(shù)η，在待測PCB樣品上設(shè)置
個過孔，在保證不發(fā)生短路現(xiàn)象的前提下，使某幾個導(dǎo)電疊層共用一個過孔，由此可 減輕設(shè)置過孔的工作量。
[0154] 基于上述實施例，本發(fā)明另一實施例中，所述連接子單元，具體用于確定每一個奇 數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個偶數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過孔，其 中，奇數(shù)層級的導(dǎo)電疊層與每一個偶數(shù)層級的導(dǎo)電疊層對應(yīng)的過孔不同；
[0155] 或者，
[0156] 具體用于確定每一個偶數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個奇數(shù)層級的導(dǎo) 電疊層分別對應(yīng)不同的過孔，其中，偶數(shù)層級的導(dǎo)電疊層與每一個奇數(shù)層級的導(dǎo)電疊層對 應(yīng)的過孔不同。
[0157] 本發(fā)明另一實施例中，所述測試單元403,具體用于當每一個奇數(shù)層級的導(dǎo)電疊層 對應(yīng)同一個過孔時，測試所述同一個過孔與每一個偶數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過 孔間的擊穿電壓；
[0158] 或者，
[0159] 具體用于當每一個偶數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔時，測試所述同一個過孔 與每一個奇數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過孔間的擊穿電壓。
[0160] 上述實施例中，當奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔時，將此過孔與電源的相 連，例如，與電源的正極相連，則此過孔對應(yīng)的所有奇數(shù)層級的導(dǎo)電疊層均與電源正極相 連，測試時依次將電源負極與偶數(shù)層級對應(yīng)的過孔連接，即可依次測試每相鄰兩導(dǎo)電疊層 間的擊穿電壓；當偶數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔時，測試方法與此類似；由此可見， 測試時只需改變電源與某一層導(dǎo)電疊層的連接關(guān)系即可測試相鄰兩個導(dǎo)電疊層間的擊穿 電壓，減輕了耐電壓測試的工作量。
[0161] 本發(fā)明各個實施例至少具有如下有益效果：
[0162] 1、為確定的待測印刷電路板樣品中的每一導(dǎo)電疊層部署對應(yīng)的信號線，并根據(jù)所 述信號線測試每相鄰兩個導(dǎo)電疊層間的擊穿電壓，將所有組中的最小擊穿電壓作為該待測 印刷電路板樣品的耐電壓性能，通過逐一測試待測印刷電路板樣品中每一層的擊穿電壓， 實現(xiàn)了對印刷電路板中的每一層耐電壓性能進行測試。
[0163] 2、預(yù)設(shè)PCB中各個絕緣層的規(guī)格參數(shù)，然后根據(jù)預(yù)設(shè)的各個絕緣層的規(guī)格參數(shù)，先 鋪設(shè)當前絕緣層，然后在當前絕緣層的上表面鋪設(shè)對應(yīng)的面積不大于當前絕緣層面積的導(dǎo) 電疊層，再將此導(dǎo)電疊層表面作為下一層級的鋪設(shè)位置，繼續(xù)按上述步驟鋪設(shè)下一層級，直 至鋪設(shè)完成PCB;測試此自定義鋪設(shè)的PCB的耐電壓性能，得到的測試結(jié)果能返回指導(dǎo)PCB的 設(shè)計。
[0164] 3、在PCB上設(shè)置 個過孔(η為PCB的總層數(shù)），確定每一個奇數(shù)/偶數(shù)層級的導(dǎo) 電疊層對應(yīng)同一個過孔，同時每一個偶數(shù)/奇數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過孔，其 中，奇數(shù)層級的導(dǎo)電疊層與每一個偶數(shù)層級的導(dǎo)電疊層對應(yīng)的過孔不同，然后通過過孔用 信號線將每一個導(dǎo)電疊層與其對應(yīng)的過孔連接起來，測試每相鄰兩個導(dǎo)電疊層之間的擊穿 電壓時，只需測試奇數(shù)/偶數(shù)層級的導(dǎo)電疊層對應(yīng)的同一個過孔與每一個偶數(shù)/奇數(shù)層級的 導(dǎo)電疊層分別對應(yīng)的不同過孔間的擊穿電壓;這既能減輕在PCB上設(shè)置過孔的工作量，也能 減輕后續(xù)測試擊穿電壓的工作量。
[0165] 需要說明的是，在本文中，諸如第一和第二之類的關(guān)系術(shù)語僅僅用來將一個實體 或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在 任何這種實際的關(guān)系或者順序。而且，術(shù)語"包括"、"包含"或者其任何其他變體意在涵蓋非 排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素， 而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固 有的要素。在沒有更多限制的情況下，由語句"包括一個......"限定的要素，并不排 除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同因素。
[0166] 本領(lǐng)域普通技術(shù)人員可以理解:實現(xiàn)上述方法實施例的全部或部分步驟可以通過 程序指令相關(guān)的硬件來完成，前述的程序可以存儲在計算機可讀取的存儲介質(zhì)中，該程序 在執(zhí)行時，執(zhí)行包括上述方法實施例的步驟;而前述的存儲介質(zhì)包括:ROM、RAM、磁碟或者光 盤等各種可以存儲程序代碼的介質(zhì)中。
[0167] 最后需要說明的是：以上所述僅為本發(fā)明的較佳實施例，僅用于說明本發(fā)明的技 術(shù)方案，并非用于限定本發(fā)明的保護范圍。凡在本發(fā)明的精神和原則之內(nèi)所做的任何修改、 等同替換、改進等，均包含在本發(fā)明的保護范圍內(nèi)。
【主權(quán)項】
1. 一種印刷電路板耐電壓測試方法，其特征在于，確定待測印刷電路板樣品，還包括： 為所述待測印刷電路板樣品中的每一導(dǎo)電疊層部署對應(yīng)的信號線； 每相鄰的兩個導(dǎo)電疊層為一個測試組，通過所述信號線測試每一個測試組的擊穿電 壓； 確定測試的最小擊穿電壓為該待測印刷電路板樣品的耐電壓性能。2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述確定待測印刷電路板樣品，包括： 設(shè)置裁切尺寸，按照所述裁切尺寸，從目標印刷電路板中裁切出待測印刷電路板樣品； 或者， 設(shè)置至少兩個絕緣層的規(guī)格參數(shù)，所述規(guī)格參數(shù)包括:層級、絕緣材料種類和厚度中的 任意一種或多種； N1、根據(jù)當前層級對應(yīng)的絕緣材料種類和厚度，在鋪設(shè)位置鋪設(shè)當前絕緣層； N2、在所述當前絕緣層上表面鋪設(shè)對應(yīng)的導(dǎo)電疊層，其中，所述當前絕緣層上表面面積 大于所述導(dǎo)電疊層面積； N3、確定所述導(dǎo)電疊層表面為下一層級的鋪設(shè)位置，并將下一層級作為當前層級執(zhí)行 Nlo3. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述為所述待測印刷電路板樣品中的每一 導(dǎo)電疊層部署對應(yīng)的信號線，包括： 在所述待測印刷電路板樣品中，設(shè)置至少兩個過孔，其中，所述過孔不穿過任意一個導(dǎo) 電疊層； 為每一個導(dǎo)電疊層確定對應(yīng)的過孔，通過信號線，將每一個導(dǎo)電疊層與對應(yīng)的過孔相 連； 所述通過所述信號線測試每一個測試組的擊穿電壓，包括:通過所述每一個測試組中 每相鄰的兩個導(dǎo)電疊層各自對應(yīng)的過孔，測試對應(yīng)的擊穿電壓。4. 根據(jù)權(quán)利要求3所述的方法，其特征在于，所述設(shè)置至少兩個過孔，包括： 確定所述待測印刷電路板樣品中導(dǎo)電疊層的總層數(shù)； 根據(jù)所述總層數(shù)，設(shè)置f + 1個過孔，其中，η表征總層數(shù)。5. 根據(jù)權(quán)利要求4所述的方法，其特征在于，所述為每一個導(dǎo)電疊層確定對應(yīng)的過孔， 包括： 確定每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個偶數(shù)層級的導(dǎo)電疊層分別對 應(yīng)不同的過孔，其中，奇數(shù)層級的導(dǎo)電疊層與每一個偶數(shù)層級的導(dǎo)電疊層對應(yīng)的過孔不同； 或者， 確定每一個偶數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個奇數(shù)層級的導(dǎo)電疊層分別對 應(yīng)不同的過孔，其中，偶數(shù)層級的導(dǎo)電疊層與每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)的過孔不同。6. 根據(jù)權(quán)利要求5所述的方法，其特征在于，所述通過所述信號線測試每一個測試組的 擊穿電壓，包括： 當每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔時，測試所述同一個過孔與每一個偶數(shù) 層級的導(dǎo)電疊層分別對應(yīng)不同的過孔間的擊穿電壓； 或者， 當每一個偶數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔時，測試所述同一個過孔與每一個奇數(shù) 層級的導(dǎo)電疊層分別對應(yīng)不同的過孔間的擊穿電壓。7. -種印刷電路板耐電壓測試裝置，其特征在于，包括： 確定單元，用于確定待測印刷電路板樣品； 部署單元，用于為所述確定單元確定的待測印刷電路板樣品中的每一導(dǎo)電疊層部署對 應(yīng)的信號線； 測試單元，用于將每相鄰的兩個導(dǎo)電疊層作為一個測試組，通過所述部署單元部署的 信號線測試每一個測試組的擊穿電壓，確定測試的最小擊穿電壓為該待測印刷電路板樣品 的耐電壓性能。8. 根據(jù)權(quán)利要求7所述的裝置，其特征在于， 所述確定單元，包括:尺寸設(shè)置子單元和裁切子單元，其中， 所述尺寸設(shè)置子單元，用于設(shè)置裁切尺寸； 所述裁切子單元，用于按照所述設(shè)置子單元設(shè)置的裁切尺寸，從外部的目標印刷電路 板中裁切出待測印刷電路板樣品； 和/或， 所述確定單元，包括:第一設(shè)置子單元、第一鋪設(shè)子單元、第二鋪設(shè)子單元及第Ξ鋪設(shè) 子單元，其中， 所述第一設(shè)置子單元，用于設(shè)置至少兩個絕緣層的規(guī)格參數(shù)，所述規(guī)格參數(shù)包括:層 級、絕緣材料種類和厚度中的任意一種或多種； 所述第一鋪設(shè)子單元，用于根據(jù)所述第一設(shè)置子單元設(shè)置的當前層級對應(yīng)的絕緣材料 種類和厚度，在鋪設(shè)位置鋪設(shè)當前絕緣層，并當接收到所述第Ξ鋪設(shè)子單元觸發(fā)時，繼續(xù)執(zhí) 行所述在鋪設(shè)位置鋪設(shè)當前絕緣層； 所述第二鋪設(shè)子單元，用于在所述第一鋪設(shè)子單元鋪設(shè)的當前絕緣層上表面鋪設(shè)對應(yīng) 的導(dǎo)電疊層，其中，所述當前絕緣層上表面面積大于所述導(dǎo)電疊層面積； 所述第Ξ鋪設(shè)子單元，用于確定所述第二鋪設(shè)子單元鋪設(shè)的導(dǎo)電疊層表面為下一層級 的鋪設(shè)位置，并將下一層級作為當前層級，并觸發(fā)所述第一鋪設(shè)子單元。9. 根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述部署單元，包括： 第二設(shè)置子單元，用于在所述待測印刷電路板樣品中，設(shè)置至少兩個過孔，其中，所述 過孔不穿過任意一個導(dǎo)電疊層； 連接子單元，用于為每一個導(dǎo)電疊層確定對應(yīng)的過孔，通過信號線，將每一個導(dǎo)電疊層 與對應(yīng)的過孔相連； 所述測試單元，用于通過所述每一個測試組中每相鄰的兩個導(dǎo)電疊層各自對應(yīng)的過 孔，測試對應(yīng)的擊穿電壓。10. 根據(jù)權(quán)利要求9所述的裝置，其特征在于， 所述第二設(shè)置子單元，用于確定所述待測印刷電路板樣品中導(dǎo)電疊層的總層數(shù)，根據(jù) 所述總層數(shù)，設(shè)置^ + 1個過孔，其中，η表征總層數(shù)； 所述連接子單元，用于確定每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個偶數(shù) 層級的導(dǎo)電疊層分別對應(yīng)不同的過孔，其中，奇數(shù)層級的導(dǎo)電疊層與每一個偶數(shù)層級的導(dǎo) 電疊層對應(yīng)的過孔不同，或者，確定每一個偶數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔，每一個奇 數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過孔，其中，偶數(shù)層級的導(dǎo)電疊層與每一個奇數(shù)層級的 導(dǎo)電疊層對應(yīng)的過孔不同； 所述測試單元，用于當每一個奇數(shù)層級的導(dǎo)電疊層對應(yīng)同一個過孔時，測試所述同一 個過孔與每一個偶數(shù)層級的導(dǎo)電疊層分別對應(yīng)不同的過孔間的擊穿電壓；當每一個偶數(shù)層 級的導(dǎo)電疊層對應(yīng)同一個過孔時，測試所述同一個過孔與每一個奇數(shù)層級的導(dǎo)電疊層分別 對應(yīng)不同的過孔間的擊穿電壓。
【文檔編號】G01R31/12GK106093735SQ201610657110
【公開日】2016年11月9日
【申請日】2016年8月11日 公開號201610657110.4, CN 106093735 A, CN 106093735A, CN 201610657110, CN-A-106093735, CN106093735 A, CN106093735A, CN201610657110, CN201610657110.4
【發(fā)明人】朱黎, 孫龍
【申請人】浪潮電子信息產(chǎn)業(yè)股份有限公司