二次雷達接收機的調(diào)試系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及無線通信技術(shù)領(lǐng)域，具體的說，涉及一種二次雷達接收機的調(diào)試系統(tǒng)。
【背景技術(shù)】
[0002]隨著無線通信技術(shù)的發(fā)展，對二次雷達接收機也提出了更高的要求，具體表現(xiàn)在靈敏度和不平度的要求高，動態(tài)范圍大，抗干擾能力強等方面。傳統(tǒng)的指標調(diào)試采用的是多臺儀器、儀表對被測設備的指標進行逐項測試，測試周期長、過程復雜。測試之后如果不合格再調(diào)試硬件電路，具體方法是增加調(diào)試電容、電阻、JT型衰減網(wǎng)絡等，在很大程度上影響了產(chǎn)品的質(zhì)量和生產(chǎn)進度。
[0003]現(xiàn)有的調(diào)試過程需要三個調(diào)試員協(xié)同工作才能完成調(diào)試，具體調(diào)試過程為:第一個調(diào)試員設置好頻率后，第二個調(diào)試員通過電腦串口發(fā)送調(diào)試數(shù)據(jù)，觀察示波器，檢測靈敏度和噪聲是否滿足要求。如果不合格則改變調(diào)試數(shù)據(jù)，繼續(xù)通過串口發(fā)送調(diào)試數(shù)據(jù)，直到靈敏度和噪聲滿足指標要求才停止發(fā)送。第三個調(diào)試員通過關(guān)閉電源，使接收機內(nèi)FPGA掉電保存數(shù)據(jù)。因為接收機具有很多個頻點，所以調(diào)試一臺接收機需要進行很多次調(diào)試。也就是說三個調(diào)試員要通過多次配合完成調(diào)試，但常常因為不同步導致數(shù)據(jù)出錯，嚴重影響產(chǎn)品質(zhì)量，并且調(diào)試一臺接收機需要30分鐘。因此，現(xiàn)有的調(diào)試方法存在調(diào)試效率過低的技術(shù)問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種二次雷達接收機的調(diào)試系統(tǒng)，以解決現(xiàn)有的調(diào)試方法存在調(diào)試效率過低的技術(shù)問題。
[0005]本發(fā)明提供一種二次雷達接收機的調(diào)試系統(tǒng)，包括單片機、信號調(diào)制器、射頻信號源和本振信號源；
[0006]所述單片機連接所述射頻信號源、所述本振信號源和接收機；
[0007]所述信號調(diào)制器連接所述射頻信號源。
[0008]進一步的是，該調(diào)試系統(tǒng)還包括電平轉(zhuǎn)換芯片和驅(qū)動芯片；
[0009]所述單片機通過所述電平轉(zhuǎn)換芯片連接所述接收機中的數(shù)字信號處理板；
[0010]所述單片機通過所述驅(qū)動芯片連接所述射頻信號源、所述本振信號源和所述接收機，并且所述驅(qū)動芯片還連接所述接收機中的數(shù)字信號處理板。
[0011 ]進一步的是，所述接收機中包括混頻器和模擬信號處理板；
[0012]所述射頻信號源和所述本振信號源連接至所述混頻器，所述混頻器連接所述模擬信號處理板。
[0013]進一步的是，該調(diào)試系統(tǒng)還包括FPGA;
[0014]所述FPGA與所述信號調(diào)制器相連。
[0015]進一步的是，該調(diào)試系統(tǒng)還包括雙路輸出電源；
[0016]所述雙路輸出電源的輸出端連接所述接收機，所述雙路輸出電源的控制端連接所述單片機。
[0017]優(yōu)選的是，所述單片機與所述雙路輸出電源之間通過繼電器連接。
[0018]進一步的是，該調(diào)試系統(tǒng)還包括無線接收器和遠程控制器；
[0019]所述單片機連接所述無線接收器；
[0020]所述遠程控制器通過所述無線接收器控制所述單片機。
[0021]進一步的是，所述單片機還連接有按鍵控制器。
[0022]進一步的是，所述單片機還連接有顯示屏。
[0023]優(yōu)選的是，所述單片機與所述顯示屏之間通過顯示驅(qū)動板連接。
[0024]本發(fā)明帶來了以下有益效果:本發(fā)明提供的二次雷達接收機的調(diào)試系統(tǒng)中，由單片機連接射頻信號源、本振信號源和接收機，并由信號調(diào)制器連接射頻信號源。在對接收機進行調(diào)試時，可以由單片機控制射頻信號源、本振信號源和接收機，并由信號調(diào)制器對射頻信號源進行調(diào)制。靈敏度和噪聲滿足單片機中預存的標準值時，即可完成調(diào)試。因此，本發(fā)明提供的技術(shù)方案中，整個調(diào)試過程都由單片機準確的自動執(zhí)行，不會出現(xiàn)調(diào)試進程不同步的問題，并且調(diào)試一臺接收機的時間能夠縮短至2分鐘，從而顯著提高了接收機的調(diào)試效率。
[0025]本發(fā)明的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分的從說明書中變得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可通過在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。
【附圖說明】
[0026]為了更清楚的說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要的附圖做簡單的介紹:
[0027]圖1是本發(fā)明實施例提供的二次雷達接收機的調(diào)試系統(tǒng)的示意圖。
【具體實施方式】
[0028]以下將結(jié)合附圖及實施例來詳細說明本發(fā)明的實施方式，借此對本發(fā)明如何應用技術(shù)手段來解決技術(shù)問題，并達成技術(shù)效果的實現(xiàn)過程能充分理解并據(jù)以實施。需要說明的是，只要不構(gòu)成沖突，本發(fā)明中的各個實施例以及各實施例中的各個特征可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護范圍之內(nèi)。
[0029]如圖1所示，本發(fā)明實施例提供一種二次雷達接收機的調(diào)試系統(tǒng)，包括單片機、信號調(diào)制器、射頻信號源和本振信號源。其中，單片機連接射頻信號源、本振信號源和接收機，信號調(diào)制器連接射頻信號源。整個調(diào)試過程以C語言編譯在單片機中，從而可以有單片機自動執(zhí)行整個調(diào)試過程。
[0030]作為一個優(yōu)選方案，該調(diào)試系統(tǒng)還包括電平轉(zhuǎn)換芯片和驅(qū)動芯片。單片機通過電平轉(zhuǎn)換芯片連接接收機中的數(shù)字信號處理板，使單片機能夠通過串口將調(diào)試數(shù)據(jù)發(fā)送至數(shù)字信號處理板。數(shù)字信號處理板是一個現(xiàn)場可編程門陣列(Field-Programmable GateArray，簡稱FPGA)，調(diào)試數(shù)據(jù)包括接收機的每個頻點的靈敏度和噪聲的標準值。
[0031]單片機通過驅(qū)動芯片連接射頻信號源、本振信號源和接收機，并且驅(qū)動芯片還連接接收機中的數(shù)字信號處理板，使單片機可以在調(diào)試過程中對射頻信號源、本振信號源進行控制，達到每個頻點相應的頻率。驅(qū)動芯片可以從數(shù)字信號處理板中調(diào)取當前頻點的靈敏度和噪聲的標準值。
[0032]進一步的是，該調(diào)試系統(tǒng)還包括另外設置的一個FPGA，該FPGA與信號調(diào)制器相連。該FPGA中采用Verilog HDL進行編程，用于控制信號調(diào)制器輸出調(diào)制信號。
[0033]本實施例中，接收機中除數(shù)字信號處理板之