功率開關(guān)的過流檢測電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及到過流檢測電路領(lǐng)域，特別是涉及到一種功率開關(guān)的過流檢測電路。
【背景技術(shù)】
[0002] 開關(guān)放大器、開關(guān)電源，電荷栗、電子煙等利用功率M0S管開關(guān)的導(dǎo)通和關(guān)斷來實 現(xiàn)信號和能量的高效率轉(zhuǎn)換。這種功率M0S管開關(guān)在導(dǎo)通時通常有較大的電流流過，如果電 流超過了該功率M0S管開關(guān)的承受極限，該功率M0S管開關(guān)可能會發(fā)生永久性損壞。因此，為 了保證器件的可靠性，必須對流過功率M0S管開關(guān)的電流進行連續(xù)檢測，并且能夠在電流過 大時對功率M0S管開關(guān)進行保護。
[0003] 現(xiàn)有技術(shù)的過流檢測電路一般如圖1所示，PM0S功率管開關(guān)1和采樣PM0S管2的柵 端9和漏端8各自相連，采樣PM0S管2的源端5通過一個電阻值為RS1的采樣電阻3連接到電源 VDD，功率PM0S管開關(guān)1的源端直接連接到電源VDD。功率PM0S管開關(guān)1和采樣M0S管2的尺寸 比例為N: 1。采樣PM0S管2和采樣電阻3的公共端5連接一個比較器6的負向輸入端，一個參考 電壓VREF1加到比較器6的正向輸入端。當(dāng)流過功率PM0S管開關(guān)1的電流較小時，流過采樣 M0S管2的電流也較小，比較器6負向輸入端電壓VS 1高于正向輸入端的電壓VREF1，因此比較 器6輸出低點平。當(dāng)流過功率PM0S管開關(guān)1的電流較高時，流過采樣PM0S管2的電流也較高， 導(dǎo)致VS 1下降；當(dāng)比較器6負向輸入端的電壓VS 1低于正向輸入端的電壓VREF 1時，比較器6輸 出高電平，表示功率PM0S管開關(guān)發(fā)生過流。這種實現(xiàn)方法的缺點是，由于存在采樣電阻3,使 功率PM0S管開關(guān)1和采樣PM0S管2的源端電壓不一致，導(dǎo)致流過采樣PM0S管2的電流與流過 功率PM0S開關(guān)1的電流不成線性關(guān)系，因此他不是正真的等比例采樣電流;采樣的實際上是 功率PM0S開關(guān)1漏端8上的電壓，并把這個電壓與參考電壓VREF1比較，通過M0S管線性區(qū)電 流公式估算出流出功率PM0S管開關(guān)1的電流。這樣帶來的問題是，M0S管的工藝偏差、以及 VDD電源的變化帶來的M0S管線性區(qū)電流公式的精確性都會對流過功率PM0S管開關(guān)的電流 檢測帶來相當(dāng)大的誤差。如果將過流檢測點設(shè)定的過低，則會導(dǎo)致在較大負載時的過早保 護；如果將過流檢測點設(shè)定的過高，又會導(dǎo)致保護失效，致使器件損壞。因此，可靠的功率 M0S管開關(guān)過流保護裝置需要具備更高精度、更高可控性的過流檢測方法。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明的主要目的為提供一種提尚檢測精度的功率開關(guān)的過流檢測電路。
[0005] 為了實現(xiàn)上述發(fā)明目的，本發(fā)明提出一種功率開關(guān)的過流檢測電路，包括采樣電 路單元、除法電路單元和輸出信號處理單元；
[0006] 所述采樣電路單元采集功率開關(guān)漏極的電壓，將其轉(zhuǎn)換為采樣電流；
[0007] 所述除法電路單元獲取參考電流，并對參考電流進行預(yù)設(shè)的除法處理，得到修正 后的基準(zhǔn)電流；
[0008] 所述輸出信號處理單元將所述采樣電流和基準(zhǔn)電流進行比較，并根據(jù)比較結(jié)果輸 出控制所述功率開關(guān)的開和關(guān)的控制信號。
[0009] 進一步地，所述采樣電路單元包括第一 PM0S管和第二PM0S管，
[0010]所述第一 PM0S管的源端連接VDD電壓源，柵端與第二PM0S管的柵端連接，漏端連接 所述除法電路單元；
[0011]所述第二PM0S管的源端連接功率開關(guān)的漏端，柵端和漏端短接后連接所述除法電 路單元。
[0012] 進一步地，所述除法電路單元包括除法電路模塊，該除法電路模塊包括第一除法 電路和第二除法電路，第一除法電路與第二除法電路結(jié)構(gòu)相同，第一除法電路的一端連接 所述VDD電壓源，另一端連接所述第二除法電路；
[0013] 所述第一除法電路包括第三PM0S管、第四PM0S管、第一NM0S管、第二匪0S管、第一 電阻、電流輸入器、電流輸出器和運放器；
[0014] 所述電流輸入器的一端連接所述第三PM0S管的漏端，另一端接地；
[0015] 所述第三PM0S管的柵端接地，源端接所述VDD電壓源，漏端接入運放器的正輸入 端；
[0016] 所述第四PM0S管的柵端連接所述運放器的輸出端，源端接入運放器的負輸入端， 漏極分別連接所述第一 NM0S管的柵端和漏端；
[0017]所述第一電阻的一端連接所述VDD電壓源，另一端與所述第四PM0S管的源端相連；
[0018] 所述第一 NM0S管的源端接地，柵端與第二NM0S管的柵端相連；
[0019] 所述第二匪0S管的源端接地，漏端與所述電流輸出器的一端連接，電流輸出器的 另一端連接所述第二除法電路的第三PM0S管的漏極；
[0020] 所述第二除法電路的電源輸出器輸出所述基準(zhǔn)電流。
[0021] 進一步地，所述第一除法電路的計算公式為= , κ、_，第二除法電路的計 κλ '\VLJU--Vli!r) 算公式為A = ，其中，Ιι為參考電流，12為第一除法處理后的電流，13為所 述基準(zhǔn)電流，心和心為對應(yīng)的M0S管連接的電阻、空穴迀移率、單位面積的柵氧化層電容以及 寬長比的乘積，VDD為所述VDD電壓源的輸入電壓，VTHP為PM0S管的閾值電壓。
[0022] 進一步地，所述除法電路單元還包括鏡像電路，該鏡像電路包括第三NM0S管、第四 NM0S管和第五NM0S管，
[0023]所述第三匪0S管的柵端和漏端短接并與所述除法電路連接，源端接地;所述第四 匪0S管的漏端與所述第三PM0S管的漏端短接后連接所述輸出信號處理單元，源端接地;所 述第五NM0S管的漏端與所述第四PM0S管的漏端短接，源端接地；
[0024]所述第三NM0S管的柵端、第四NM0S管的柵端和第五NM0S管的柵端相互短接。
[0025] 進一步地，所述輸出信號處理單元包括施密特觸發(fā)器和反相器，
[0026] 所述施密特觸發(fā)器的輸入端與所述第一 PM0S管以及第四NM0S管的漏極連接，輸出 端與所述反相器的輸入端連接，反相器的輸出端輸出所述控制信號。
[0027] 進一步地，所述輸出信號處理單元還包括第二電阻、第三電阻和比較器；
[0028] 所述第二電阻的一端與所述第一 PM0S管的漏極連接，另一端連接比較器的第一輸 入端；
[0029] 所述第三電阻的一端與第四NM0S管的漏極連接，另一端連接所述比較器的第二輸 入端；
[0030]所述比較器的輸出端連接所述施密特觸發(fā)器的輸入端。
[0031 ]本發(fā)明通過對參考電流的除法修正后，可以對功率開關(guān)實現(xiàn)高精度過流檢測，過 流檢測點與功率開關(guān)的M0S管工藝無關(guān)，與VDD電壓源無關(guān)，可以對功率開關(guān)實現(xiàn)高精度過 流檢測。
【附圖說明】
[0032] 圖1為現(xiàn)有技術(shù)的功率開關(guān)的過流檢測電路的電路圖；
[0033] 圖2為本發(fā)明一實施例的功率開關(guān)的過流檢測電路的電路圖；
[0034] 圖3為本發(fā)明一實施例的除法電路的電路圖。
[0035] 本發(fā)明目的的實現(xiàn)、功能特點及優(yōu)點將結(jié)合實施例，參照附圖做進一步說明。
【具體實施方式】
[0036] 應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。 [0037]參照圖2和圖3,本發(fā)明實施例中提供一種功率開關(guān)的過流檢測電路，包括采樣電 路單元100、除法電路單元200和輸出信號處理單元300;上述采樣電路單元100采集功率開 關(guān)10漏極的電壓，將其轉(zhuǎn)換為采樣電流;上述除法電路單元200獲取參考電流，并對參考電 流進行預(yù)設(shè)的除法處理，得到修正后的基準(zhǔn)電流;上述輸出信號處理單元300將所述采樣電 流和基準(zhǔn)電流進行比較，并根據(jù)比較結(jié)果輸出控制所述功率開關(guān)10的開和關(guān)的控制信號。 [0038] 本實施例中，上述采樣電路單元100包括第一PM0S管11和第二PM0S管12;所述第一 PM0S管11的源端連接VDD電壓源，柵端與第二PM0S管12的柵端連接，漏端連接所述除法電路 單元200;所述第二PM0S管12的源端連接功率開關(guān)10的漏端，柵端和漏端短接后連接所述除 法電路單元200。
[0039]本實施例中，上述除法電路單元200包括除法電路模塊201，該除法電路模塊201包 括第一除法電路和第二除法電路，第一除法電路與第二除法電路結(jié)構(gòu)相同，第一除法電路 的一端連接所述VDD電壓源，另一端連接所述第二除法電路;所述第一除法電路包括第三 PM0S管23、第四PM0S管27、第一匪0S管28、第二NM0S管29、第一電阻26、電流輸入器24、電流 輸出器30和運放器25;所述電流輸入器24的一端連接所述第三PM0S管23的漏端，另一端接 地;所述第三PM0S管23的柵端接地，源端接所述VDD電壓源，漏端接入運放器25的正輸入端； 所述第四PM0S管27的柵端連接所述運放器25的輸出端，源端接入運放器25的負輸入端，漏 極分別連接所述第一 NM0S管28的柵端和漏端;所述第一電阻26的一端連接所述VDD電壓源， 另一端與所述第四PM0S管27的源端相連;所述第一匪0S管28的源端接地，柵端與第二匪0S 管29的柵端相連;所述第二匪0S管29的源端接地，漏端與所述電流輸出器30的一端連接，電 流輸出器30的另一端連接所述第二除法電路的第三PM0S管23的漏