一種基于ate的fpga器件測試系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種基于ATE的FPGA器件測試系統(tǒng)及方法。
【背景技術(shù)】
[0002]FPGA器件具有集成度高、高速、高可靠性、低功耗的特點，在航空航天等領(lǐng)域得到了廣泛引用。目前FPGA器件行為測試的主要方法是通過寄存器傳輸級仿真進行功能測試和通過布局布線后仿真來完成時序測試。由于仿真測試覆蓋的測試環(huán)境相對比較理想，不能真實反映FPGA器件以及與FPGA交互的器件在實際物理工況下的運行特性，如器件電壓特性、電平轉(zhuǎn)換特性、交聯(lián)器件實際延遲信息、板內(nèi)連線延遲信息等，所以必須尋求一種物理測試方法來對FPGA進行測試。
[0003]目標碼在FPGA芯片中實際表現(xiàn)為底層物理單元觸發(fā)器和組合邏輯門構(gòu)成的帶有時序信息的路徑組合，測試激勵信號直接影響到內(nèi)部觸發(fā)器的建立保持時間是否滿足要求，以及經(jīng)過組合邏輯門和觸發(fā)器后的信號是否滿足下級功能單元的協(xié)議要求，因此要求物理測試環(huán)境能夠高精度地控制鏈路上的信號及信號時序關(guān)系，以實現(xiàn)協(xié)議層及信號層的正常、異常通訊。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是提供一種為克服普通測試設(shè)備精度不高及仿真測試方式得到的時序指標不夠真實的弊端，利用ATE設(shè)備高精度特性，從信號層面模擬接口時序，對被測FPGA進行接口測試，并給出了被測件接口余量和強度具體指標高可靠的基于ATE的FPGA器件測試系統(tǒng)及方法。從物理層面模擬接口電氣特性，對被測FPGA進行測試，并給出了被測件在接口電氣特性有改變時功能指標是否正常的基于基于ATE的FPGA器件測試系統(tǒng)及方法。(兩個方面的測試，一方面是測試時序指標，另外一方面是測試接口物理特性變化時功能是否正常，硬件都是一共用一套)。
[0005]本發(fā)明解決上述技術(shù)問題的技術(shù)方案如下:一種基于ATE的FPGA器件測試系統(tǒng)，包括測試控制裝置、波形轉(zhuǎn)換裝置和測試監(jiān)顯裝置；
[0006]所述測試控制裝置控制激勵控制信號通過波形轉(zhuǎn)換裝置輸入到被測FPGA器件，F(xiàn)PGA器件接收激勵控制信號，并根據(jù)所述激勵控制信號輸出相應(yīng)的輸出信號；
[0007]所述波形轉(zhuǎn)換裝置將測試控制裝置發(fā)出的激勵信號轉(zhuǎn)換為輸入波形文件，并將波形文件傳輸?shù)奖粶yFPGA器件中；所述波形轉(zhuǎn)換裝置對輸出信號進行轉(zhuǎn)換為波形信號；
[0008]所述測試監(jiān)顯裝置對波形信號進行輸出和顯示，并將輸出的波形信號與預(yù)期波形信號進行比對，輸出比對結(jié)果。
[0009]本發(fā)明的有益效果是:本發(fā)明實現(xiàn)一種高可靠且精度能達到納秒以上的物理測試平臺，并實現(xiàn)下列功能:精確的對被測FPGA接口信號的物理特性進行測試；精確的對被測FPGA做接口測試。
[0010]在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還可以做如下改進。
[0011]進一步，還包括子板，所述FPGA器件焊接在子板上，所述FPGA器件的JTAG下載接口和FPGA器件芯片管腳走線到子板四周的過孔；FPGA器件芯片的所有用戶管腳和電源管腳都以等長布線的方式引到子板四周。
[0012]進一步，還包括母版，所述母板為物理電信號產(chǎn)生裝置，所述母板上包含多個信號連接點、多個電源連接點和共地點。
[0013]進一步，所述子板的過孔與母板的連接點之間采用等長的屏蔽雙絞線焊接相連。
[0014]進一步，所述測試控制裝置用于整個測試激勵的控制，包括電壓和電流的分配、電壓轉(zhuǎn)換時間的控制、電壓上電順序的控制以及被測芯片輸入輸出接口信號的控制等。
[0015]進一步，所述測試監(jiān)顯裝置用于對母板傳遞的輸出信號進行實時采集并以波形的形式顯示，并且將采集的輸出信號與期望的輸出信號做比對，給出判斷結(jié)果。
[0016]進一步，所述波形轉(zhuǎn)換裝置首先利用仿真工具把測試控制裝置發(fā)出的以代碼形式的激勵信號傳輸?shù)奖粶yFPGA代碼中，產(chǎn)生輸入波形文件和輸出波形文件；
[0017]所述波形轉(zhuǎn)換裝置利用波形轉(zhuǎn)換軟件將普通格式的波形信號轉(zhuǎn)換為ATE可以識別的波形信號。
[0018]本發(fā)明解決上述技術(shù)問題的技術(shù)方案如下:一種基于ATE的FPGA器件測試方法，具體包括以下步驟:
[0019]步驟1:輸入激勵控制信號，轉(zhuǎn)換為輸入波形文件，并將波形文件傳輸?shù)奖粶yFPGA器件中；
[0020]步驟2:FPGA器件接收波形文件，并根據(jù)所述激勵控制信號輸出相應(yīng)的輸出信號；
[0021]步驟3:對輸出信號進行轉(zhuǎn)換為波形信號，對波形信號進行輸出和顯示；
[0022]步驟4:將輸出的波形信號與預(yù)期波形信號進行比對，輸出比對結(jié)果。
[0023]本發(fā)明的有益效果是:本發(fā)明實現(xiàn)一種高可靠且精度能達到納秒以上的物理測試平臺，并實現(xiàn)下列功能:精確的對被測FPGA接口信號的物理特性進行測試進而確認功能特性是否正確；精確的對被測FPGA做接口測試。
[0024]在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還可以做如下改進。
[0025]進一步，所述激勵控制信號是采用代碼形式的激勵文件。
[0026]進一步，所述步驟3中對波形信號的轉(zhuǎn)換是利用波形轉(zhuǎn)換方法將普通格式的波形信號轉(zhuǎn)換為ATE可識別的波形信號。
[0027]ATE (自動化測試設(shè)備的簡稱)，是一種通過計算機控制來測試集成電路的自動測試機，主要應(yīng)用在芯片的參數(shù)測試(AC參數(shù)，DC參數(shù))，目的是為了篩選殘次品，減少下一道工序中冗余的制造費用。
[0028]本發(fā)明提出利用基于ATE的測試裝置實現(xiàn)兩種測試場景:
[0029]一、為克服仿真測試只能輸入理想激勵的弊端，利用ATE設(shè)備模擬真實運行環(huán)境下被測FPGA管腳的電壓、電流等發(fā)生變化時其功能是否正確，具體包括以下方面:
[0030]a)測試電源管腳上電順序的變化是否影響其功能，如芯片所需的3.3v, 1.8v, 2.5v電源信號加電順序的變化；
[0031]b)測試電源管腳上電時間間隔的變化是否影響其功能；
[0032]c)測試電源管腳上電時間的變化是否影響其功能，如3.3V電壓緩慢加電，快速加電等；
[0033]d)測試輸入管腳信號電壓幅度的變化是否影響其功能，如LVTTL的高電平在加減20%的幅度變化；
[0034]e)測試輸入管腳信號電壓變化時間的快慢是否影響其功能，如LVTTL高電平在變?yōu)榈碗娖綍r時間快慢的調(diào)節(jié)等；
[0035]二、為克服普通測試設(shè)備精度不高及仿真測試方式得到的時序指標不夠真實的弊端，利用ATE設(shè)備高精度特性，從信號層面模擬接口時序，對被測FPGA進行接口測試，并給出了被測件接口余量和強度具體指標(精度達到500ps)。
【附圖說明】
[0036]圖1為本發(fā)明所述的一種基于ATE的FPGA器件測試系統(tǒng)結(jié)構(gòu)框圖；
[0037]圖2為本發(fā)明所述的一種基于ATE的FPGA器件測試方法流程圖。
[0038]附圖中，各標號所代表的部件列表如下:
[0039]1、測試控制裝置，2、波形轉(zhuǎn)換裝置，3、測試監(jiān)顯裝置，4、子板，5、母板。
【具體實施方式】
[0040]以下結(jié)合附圖對本發(fā)明的原理和特征進行描述，所舉實例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。
[0041]如圖1所示，為本發(fā)明所述的一種基于ATE的FPGA器件測試系統(tǒng)，包括測試控制裝置1、波形轉(zhuǎn)換裝置2和測試監(jiān)顯裝置3 ;
[0042]所述測試控制裝置I控制激勵控制信號通過波形轉(zhuǎn)換裝置2輸入到被測FPGA器件，F(xiàn)PGA器件接收激勵控制信號，并根據(jù)所述激勵控制信號輸出相應(yīng)的輸出信號；
[0043]所述波形轉(zhuǎn)換裝置2將測試控制裝置I發(fā)出的激勵信號轉(zhuǎn)換為輸入波形文件，并將波形文件傳輸?shù)奖粶yFPGA器件中；所述波形轉(zhuǎn)換裝置2對輸出信號進行轉(zhuǎn)換為波形信號;
[0044]所述測試監(jiān)顯裝置3對波形信號進行輸出和顯示，并將輸出的波形信號與預(yù)期波形信號進行比對，輸出比對結(jié)果。
[0045]還包括子板4，所述FPGA器件焊接在子板4上，所述FPGA器件的JTAG下載接口和FPGA器件芯片管腳走線到子板4四周的過孔；FPGA器件芯片的所有用戶管腳和電源管腳都以等長布線的方式引到子板4四周。
[0046]還包括母版5，所述母板5為物理電信號產(chǎn)生裝置，所述母板5上包含多個信號連接點、多個電源連接點和共地點。
[0047]所述子板4的過孔與母板5的連接點之間采用等長的屏蔽雙絞線焊接相連。
[0048]所述測試控制裝置I用于整個測試激勵的控制，包括電壓和電流的分配、電壓轉(zhuǎn)換時間的控制、電壓上電順序的控制以及被測芯片輸入輸出接口信號的控制等。
[0049]所述測試監(jiān)顯裝置3用于對母板傳遞的輸出信號進行實時采集并以波形的形式顯示，并且將采集的輸出信號與期望的輸出信號做比對，給出判斷結(jié)果。
[0050]所述波形轉(zhuǎn)換裝置2首先利用仿真工具把測試控制裝置發(fā)出的以代碼形式的激勵信號傳輸?shù)奖粶yFPGA代碼中，產(chǎn)生輸入波形文件和輸出波形文件；
[0051]所述波形轉(zhuǎn)換裝置2利用波形轉(zhuǎn)換軟件將普通格式的波形信號轉(zhuǎn)換為ATE可以識別的波形信號。
[0052]如圖2所示，為本發(fā)明所述的一種基于ATE的FPGA器件測試方法，具體包括以下步驟:
[0053]步驟1:輸入激勵控制信號，轉(zhuǎn)換為輸入波形文件，并將波形文件傳輸?shù)奖粶yFPGA器件中；
[0054]步驟2:FPGA器件接收波形文件，并根據(jù)所述激勵控制信號輸出相應(yīng)的輸出信號；
[0055]步驟3:對輸出信號進行轉(zhuǎn)換為波形信號，對波形信號進行輸出和顯示；
[0056]步驟4:將輸出的波形信號與預(yù)期波形信號進行比對，輸出比對結(jié)果。
[0057]所述激勵控制信號是采用代碼形式的激勵文件。
[0058]所述步驟3中對波形信號的轉(zhuǎn)換是利用波形轉(zhuǎn)換方法將普通格式的波形信號轉(zhuǎn)換為ATE可識別的波形信號。
[0059]測試裝置包括子板、母板、測控制端、測試監(jiān)顯端，波形轉(zhuǎn)換裝置。其中子板焊接了被測的FPGA芯片，JTAG下載接口、以及芯片管腳在PCB走線到子板四周的過孔。芯片所有用戶管腳、電源管腳都以等長布線的方式引到子板四周；母板為物理電信號產(chǎn)生裝置，母板上包含512個信號連接點，若干電源連接點和共地點。子板的過孔與母板的連接點之間采用等長的屏蔽雙絞線焊接相連；測試控制端為一臺工控機，負責(zé)整個測試激勵的控制，包括電壓和電流的分配、電壓轉(zhuǎn)換時間的控制、電壓上電順序的控制以及被測芯片輸入輸出接口信號的控制等，這些控制都是用戶在測試控制端以編寫控制代碼的方式實現(xiàn)；監(jiān)顯端負責(zé)對母板傳遞的輸出信號進行實時采集并以波形的形式顯示，并且將采集的輸出信號