一種提高芯片健壯性的新型測試控制電路和方法
【技術領域】
[0001]本發(fā)明主要應用于信息安全技術領域，在不降低安全性的前提下，提高了芯片的健壯性。
【背景技術】
[0002]在芯片的設計中，測試模式下往往有最大的讀寫控制權限，為保護存儲在芯片內(nèi)用戶數(shù)據(jù)的安全，在芯片測試完成后要退出測試態(tài)，但在芯片使用過程中因外部干擾而導致測試控制電路啟動使芯片進入測試態(tài)，存在芯片內(nèi)數(shù)據(jù)被非預期改寫的風險。通常的測試控制電路設計示意圖如圖1所示，將測試使能信號放入圓片劃片槽中，在圓片測試時測試使能信號有效，芯片處于測試狀態(tài)，測試完成后放在劃片槽中的fuse被劃斷，測試使能信號通過下拉電阻保持為低電平，芯片退出測試模式。在使用過程中如果芯片受到外部干擾，DFFlQ端發(fā)生跳變，則芯片會進入測試模式，發(fā)生非預期的動作，可能導致芯片內(nèi)的數(shù)據(jù)被改寫。

【發(fā)明內(nèi)容】

[0003]本發(fā)明用測試使能信號同時控制測試電路的時鐘端和復位端。一旦放入劃片槽中的fuse線被劃斷，芯片退出測試模式，測試電路在失去時鐘供給的同時，所有測試電路內(nèi)部的寄存器都將被復位。這樣，所有寄存器的時鐘端和復位端均被fuse線所控制，即所有寄存器同時處于復位且時鐘無效的狀態(tài)。這種設計方法的優(yōu)勢如下:1)測試控制電路的寄存器的輸出很難同時發(fā)生異常跳變使得測試電路時鐘有效且復位無效，從而大大降低芯片異常進入測試模式的概率；2)測試模式探測的時鐘被屏蔽，測試模式探測狀態(tài)機不會被啟動，進一步降低了異常進入測試模式的概率；3) —旦異常進入測試模式，芯片能通過fuse線復位所有測試電路的寄存器，及時退出異常的測試模式。以上三方面大大降低了測試模式異常進入的概率和保持時間，從而降低芯片內(nèi)數(shù)據(jù)被改寫的幾率，提高了芯片的健壯性。
[0004]本發(fā)明使用測試使能信號同時控制測試電路的時鐘端和復位端，當測試使能信號無效后，測試電路的復位信號處于有效狀態(tài)，測試電路的時鐘處于固定電平狀態(tài)，即測試電路處于復位狀態(tài)同時無時鐘信號，從而保證了測試使能信號無效后測試電路不會啟動。
[0005]按照本發(fā)明提供的設計方法，用于測試電路時鐘信號控制的模塊①(時鐘控制電路)和用于測試電路復位信號控制的模塊②(復位控制電路)由測試使能信號控制，當測試使能信號無效時，無論模塊①和模塊②是否活動，模塊①輸出的時鐘信號處于不翻轉(zhuǎn)狀態(tài)，模塊②輸出的復位信號處于有效狀態(tài)即測試電路處于復位狀態(tài)。
[0006]按照本發(fā)明提供的設計方法，當模塊①復位時，其輸出的時鐘信號處于不翻轉(zhuǎn)狀態(tài)，當模塊①復位無效且有時鐘時，其輸出的時鐘信號是否有效受測試使能信號和外部時鐘控制，只有當測試使能有效且有外部時鐘時才會有時鐘輸出；當模塊②復位時，其輸出的復位信號處于有效狀態(tài)，當模塊②復位無效且有時鐘時，其輸出的復位信號受測試使能信號控制，只有當測試使能信號有效時，輸出的復位信號才會無效。
[0007]按照本發(fā)明提供的設計方法，測試使能信號和上電復位信號通過模塊③(復位產(chǎn)生電路)產(chǎn)生一個復位信號用于復位模塊①和模塊②。上電時模塊①、模塊②通過上電復位信號處于復位狀態(tài)；當測試使能信號無效時，模塊①和模塊②處于復位狀態(tài)。
[0008]按照本發(fā)明提供的設計方法，模塊②(復位控制電路)的時鐘信號由模塊①(時鐘控制電路)提供。模塊①的時鐘由外部輸入，模塊④(測試使能控制電路)的時鐘由外部輸入，模塊④的復位受上電復位信號控制。
[0009]本發(fā)明通過以上方法使得測試電路的復位和時鐘均處于測試使能信號的控制之下，一旦測試使能信號無效則很難通過單節(jié)點異常跳變使芯片進入測試模式。
【附圖說明】
[0010]圖1通常的測試控制電路設計示意圖
[0011]圖2采用本發(fā)明的測試控制電路設計實現(xiàn)示意圖
【具體實施方式】
[0012]下面以上升沿觸發(fā)的測試電路為例說明本發(fā)明的【具體實施方式】。
[0013]如圖2所示，測試使能信號(信號I)通過放在劃片槽中的fuse線與寄存器DFF2的Q端相連，DFF2的D端接高電平，DFF2置位端接上電復位信號(信號2)，在上電復位過程中信號I保持高電平，上電復位結束后，信號I由DFF2Q端驅(qū)動為高電平，測試使能有效。當fuse線被劃斷，信號I與DFF2Q端斷開，通過下拉電阻保持低電平，測試使能無效，芯片退出測試模式。
[0014]信號I和信號2經(jīng)過與門ANDl產(chǎn)生復位信號(信號3)用于復位“復位控制電路”的DFF3、DFF4和“時鐘控制電路”的DFFl。
[0015]信號I接至寄存器DFF4D端，經(jīng)過DFFl鎖存后產(chǎn)生信號6，外部時鐘和信號6經(jīng)過與門AND2產(chǎn)生時鐘信號(信號4)為測試電路和“復位控制電路”(DFF3和DFF4)提供時鐘。DFFl復位來自信號3。當上電復位信號有效或測試使能信號無效時，信號3為低電平，DFFl處于復位狀態(tài)，信號4保持低電平。從而使測試電路和“復位控制電路”無時鐘信號。
[0016]信號I同時接至寄存器DFF3D端，經(jīng)過DFF3和DFF4鎖存后產(chǎn)生信號5，用于測試電路復位。DFF3和DFF4時鐘信號來自信號4，復位信號來自信號3。當信號4為低電平時，DFF3、DFF4及測試電路均無時鐘，當信號3為低電平(上電復位信號有效或測試使能信號無效)時，信號5通過DFF4Q端驅(qū)動為低電平，即測試電路復位信號有效，測試電路處于復位狀態(tài)。
[0017]本發(fā)明的方法和電路可用于安全領域的測試電路設計。芯片退出測試模式后，只有當信號5連續(xù)保持高電平且信號4有連續(xù)電平翻轉(zhuǎn)時才有可能異常進入測試模式，單節(jié)點的瞬態(tài)跳變不會導致芯片異常進入測試模式，從而提高了健壯性。
【主權項】
1.一種提高芯片健壯性的新型測試電路，其特征在于包括復位控制電路、復位產(chǎn)生電路、時鐘控制電路、測試使能控制電路，復位控制電路包括寄存器DFF3和寄存器DFF4，復位產(chǎn)生電路包括與門ANDl，時鐘控制電路包括寄存器DFFl和與門AND2，測試使能控制電路包括寄存器DFF2，其中: 測試使能信號I通過放在劃片槽中的fuse線與寄存器DFF2的Q端相連，DFF2的D端接高電平，DFF2置位端接上電復位信號2 ； 信號I和信號2經(jīng)過與門ANDl產(chǎn)生復位信號3，用于復位DFF3、DFF4和DFFl ； 信號I接至寄存器DFFlD端，經(jīng)過DFFl鎖存后產(chǎn)生信號6，外部時鐘和信號6經(jīng)過與門AND2產(chǎn)生時鐘信號信號4為測試電路和復位控制電路提供時鐘；DFF1復位來自信號3 ； 信號I同時接至寄存器DFF3D端，經(jīng)過DFF3和DFF4鎖存后產(chǎn)生信號5，用于測試電路復位，DFF3和DFF4時鐘信號來自信號4，復位信號來自信號3。
2.如權利要求1所述的電路，其特征在于在上電復位過程中信號I保持高電平，上電復位結束后，信號I由DFF2Q端驅(qū)動為高電平，測試使能有效；當fuse線被劃斷，信號I與DFF2Q端斷開，通過下拉電阻保持低電平，測試使能無效，芯片退出測試模式。
3.如權利要求1所述的電路，其特征在于當上電復位信號有效或測試使能信號無效時，信號3為低電平，DFFl處于復位狀態(tài)，信號4保持低電平，從而使測試電路和復位控制電路無時鐘信號。
4.如權利要求1所述的電路，其特征在于當信號4為低電平時，DFF3、DFF4及測試電路均無時鐘，當信號3為低電平時，信號5通過DFF4Q端驅(qū)動為低電平，即測試電路復位信號有效，測試電路處于復位狀態(tài)。
5.一種提高芯片健壯性的新型測試方法，應用于如權利要求1所述的電路中，其特征在于使用測試使能信號同時控制測試電路的時鐘端和復位端，當測試使能信號無效后，測試電路的復位信號處于有效狀態(tài)，測試電路的時鐘處于固定電平狀態(tài)，即測試電路處于復位狀態(tài)同時無時鐘信號，從而保證了測試使能信號無效后測試電路不會啟動。
6.如權利要求5所述的方法，其特征在于，時鐘控制電路和復位控制電路由測試使能信號控制，當測試使能信號無效時，無論時鐘控制電路和復位控制電路是否活動，時鐘控制電路輸出的時鐘信號處于不翻轉(zhuǎn)狀態(tài)，復位控制電路輸出的復位信號處于有效狀態(tài)即測試電路處于復位狀態(tài)。
7.如權利要求5所述的方法，其特征在于，當時鐘控制電路復位時，其輸出的時鐘信號處于不翻轉(zhuǎn)狀態(tài)，當時鐘控制電路復位無效且有時鐘時，其輸出的時鐘信號是否有效受測試使能信號和外部時鐘控制，只有當測試使能有效且有外部時鐘時才會有時鐘輸出；當復位控制電路復位時，其輸出的復位信號處于有效狀態(tài)，當復位控制電路復位無效且有時鐘時，其輸出的復位信號受測試使能信號控制，只有當測試使能信號有效時，輸出的復位信號才會無效。
8.如權利要求5所述的方法，其特征在于，測試使能信號和上電復位信號通過復位產(chǎn)生電路產(chǎn)生一個復位信號用于復位時鐘控制電路和復位控制電路，上電時時鐘控制電路和復位控制電路通過上電復位信號處于復位狀態(tài)；當測試使能信號無效時，時鐘控制電路和復位控制電路處于復位狀態(tài)。
9.如權利要求5所述的方法，其特征在于，復位控制電路的時鐘信號由時鐘控制電路提供。
10.如權利要求1所述的方法，其特征在于，時鐘控制電路的時鐘由外部輸入，測試使能控制電路的時鐘由外部輸入，測試使能控制電路的復位受上電復位信號控制。
【專利摘要】一種提高芯片健壯性的新型測試控制電路和方法。本發(fā)明提出了一種可以防止芯片正常應用時異常進入測試模式，從而導致芯片內(nèi)數(shù)據(jù)被異常改寫的新型測試控制電路。該電路通過測試使能信號控制測試電路的時鐘信號和復位信號，在測試使能信號無效后，測試電路時鐘信號被關閉同時測試電路復位信號保持低電平，使得測試電路無法啟動，從而大大降低芯片異常進入測試模式的概率，降低了因異常進入測試模式導致芯片內(nèi)數(shù)據(jù)被改寫的幾率，提高了芯片的健壯性。本發(fā)明具有很好的創(chuàng)新性、實用性和有效性。
【IPC分類】G01R31-28
【公開號】CN104678284
【申請?zhí)枴緾N201310636545
【發(fā)明人】范長永, 周永存
【申請人】北京中電華大電子設計有限責任公司
【公開日】2015年6月3日
【申請日】2013年12月3日