提高測試準確性的測試裝置及測試方法
【技術領域】
[0001]本發(fā)明涉及半導體制造領域，尤其涉及一種提高測試準確性的測試裝置及測試方法。
【背景技術】
[0002]隨著半導體晶圓上集成度越來越高，一片晶圓上的芯片個數(shù)也成倍增加，這對后續(xù)對芯片進行測試時提出了較大的挑戰(zhàn)。為了提高測試效率，通常會對多個芯片采用并行測試(mult1-parallel test)的方式對晶圓上的芯片進行測試，該種方式可同時測試128/256/384個甚至更多個芯片，然而，由于在一定測試成本的限制下，測試機臺上的電源(DPS, Power Supply)個數(shù)和測試通道個數(shù)是有限的，為了實現(xiàn)并行測試，通常一個電源需要同時驅動至少2/4/6個甚至更多個待測芯片。這樣便能夠在節(jié)省成本的情況下提高測試效率。
[0003]然而，當測試時，若其中一個待測芯片遭受比較嚴重的電源短路或者漏電(Leakage)現(xiàn)象，為其供電的電源電壓將會產(chǎn)生巨大波動或者整體拉低，導致同時測試的其他待測芯片的測試失敗，進而影響整個晶圓的良率測試結果。例如，一個電源同時為4個待測芯片進行供電測試，其中一個待測芯片出現(xiàn)了漏電，導致電源電壓不穩(wěn)或變低，那么其他三個待測芯片的測試便會失敗，從而錯誤的認為這4個待測芯片全部不合格。
[0004]現(xiàn)有技術中的測試方式通常會使整個晶圓的測試良率比其實際良率低5%，因此，需要提出一種能夠提高測試準確度的測試裝置及測試方法。

【發(fā)明內容】

[0005]本發(fā)明的目的在于提供一種提高測試準確性的測試裝置及測試方法，能夠找出存在漏電的待測芯片，并將其斷電，避免電源電壓被拉低，造成其他待測芯片測試結果不準。
[0006]為了實現(xiàn)上述目的，本發(fā)明提出了一種提高測試準確性的測試裝置，使用測試機臺對待測芯片進行測試，包括:若干個電源開關、若干個測試通道開關、若干個寄存器及控制器，其中，所述測試機臺的具有多個電源及測試通道，一個待測芯片通過一個電源開關和一個測試通道開關分別與所述電源和測試通道相連，所述測試通道與所述控制器相連，所述寄存器與所述控制器相連，所述寄存器控制所述電源開關的斷開和閉合，所述控制器控制所述測試通道開關的斷開和閉合。
[0007]進一步的，在所述的提高測試準確性的測試裝置中，所述電源開關及測試通道開關均為繼電器開關。
[0008]進一步的，在所述的提高測試準確性的測試裝置中，一個電源至少連接2個待測芯片。
[0009]進一步的，在所述的提高測試準確性的測試裝置中，所述控制器為FPGA芯片或者MCU0
[0010]本發(fā)明提出了一種提高測試準確性的測試方法，采用如上文所述的測試裝置，包括步驟:
[0011]閉合一個電源下所有的電源開關，斷開所有的測試通道開關，所述測試通道控制控制器；
[0012]測量一個電源下所有芯片的電流值；
[0013]若電流值大于等于最大電流，則由控制器分別控制寄存器，分別閉合一個電源下的電源開關，逐一測量出每個芯片的電流值，找出存在漏電的芯片；
[0014]所述寄存器控制與存在漏電的芯片相連的電源開關處于斷開狀態(tài)之后，再由所述控制器控制所有的測試通道開關閉合，由所述測試通道對所述待測芯片進行測試。
[0015]進一步的，在所述的提高測試準確性的測試方法中，所述最大電流為5mA。
[0016]進一步的，在所述的提高測試準確性的測試方法中，所述電源開關及測試通道開關均為繼電器開關。
[0017]進一步的，在所述的提高測試準確性的測試方法中，一個電源至少連接2個待測芯片。
[0018]進一步的，在所述的提高測試準確性的測試方法中，所述控制器為FPGA芯片或者MCU0
[0019]與現(xiàn)有技術相比，本發(fā)明的有益效果主要體現(xiàn)在:通過在測試通道添加一個控制器，再在待測芯片兩端分別添加電源開關及測試通道開關，控制器可控制測試通道開關的關閉和斷開，還可通過寄存器分別控制電源開關的閉合和斷開，從而拓展了測試通道的能力，能夠實現(xiàn)在不增加額外測試通道的前提下，分別檢測待測芯片的電流，并排除多芯片共電源測試方法的弊端，避免因為一個芯片的漏電而造成整體電源波動，影響對其他待測芯片的正常測試，從而提高測試準確度。
【附圖說明】
[0020]圖1為本發(fā)明提高測試準確性的測試裝置的結構示意圖。
【具體實施方式】
[0021]下面將結合示意圖對本發(fā)明的提高測試準確性的測試裝置及測試方法進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應該理解本領域技術人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本發(fā)明的限制。
[0022]為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應當認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關系統(tǒng)或有關商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和耗費時間的，但是對于本領域技術人員來說僅僅是常規(guī)工作。
[0023]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0024]在本實施例中，提出了一種提高測試準確性的測試裝置，使用測試機臺對待測芯片進行測試，包括:若干個電源開關、若干個測試通道開關、若干個寄存器及控制器，其中，所述測試機臺的具有多個電源(DPS)及測試通道(Channel)，一個待測芯片通過一個電源開關和一個測試通道開關分別與所述電源和測試通道相連，所述測試通道與所述控制器相連，所述寄存器與所述控制器相連，所述寄存器控制所述電源開關的斷開和閉合，所述控制器控制所述測試通道開關的斷開和閉合。
[0025]具體的，請參考圖1，為了簡化附圖，圖1中僅示意出一個測試機電源，并且與一個電源相連的待測芯片個數(shù)也僅選取2個，分別是芯片I和芯片2，相應的，需要的測試通道也就為2個，分別是測試通道I和測試通道2，那么所需要的電源開關個數(shù)也為2個，分別是電源開關Rl和電源開關R2，測試通道開關的個數(shù)也為2個，分別是測試通道開關R3和測試通道開關R4，所需的寄存器也為2個，分別是寄存器I和寄存器2。
[0026]在本