本發(fā)明屬于雷達(dá)目標(biāo)檢測技術(shù)領(lǐng)域，特別涉及一種基于FPGA的偏上系統(tǒng)及其目標(biāo)檢測方法，適用于針對噪聲、雜波或干擾環(huán)境下目標(biāo)的檢測和跟蹤。

背景技術(shù)：

雷達(dá)接收的回波信號中不但包含有目標(biāo)，也有各種噪聲、雜波和干擾信號，采用固定門限進行檢測時，如果門限設(shè)高了，則可能發(fā)生漏檢；門限設(shè)置低了，則會產(chǎn)生大量虛警。為了提高雷達(dá)的性能，現(xiàn)代雷達(dá)信號處理中通常采用各種雜波抑制措施，如動目標(biāo)顯示MTI、動目標(biāo)檢測MTD；但是，即使采用了上述方法，仍然有雜波剩余。當(dāng)大量的虛假目標(biāo)被錄用的時候很容易是雷達(dá)接收機過載，所以需要采用各種恒虛警的方法來保證雷達(dá)信號檢測具有恒虛警率特性。

恒虛警處理一般不能提高性噪比，反而會有性噪比損失，參考單元數(shù)越小，平均估計產(chǎn)生的起伏就越大，噪聲起伏會引起虛警概率加大，若要維持恒定的虛警概率，那么必須提高輸出的性噪比，這個需要提高的性噪比損失稱為虛警損失。

研究發(fā)現(xiàn)，雷達(dá)背景中的噪聲和雜波是在距離和多普勒域二維同時存在，并且局部噪聲在剔除異常值后，可以認(rèn)為是平穩(wěn)的高斯隨機過程；另外恒虛警處理一般在一維平面進行，也可以在距離-多普勒二維平面進行聯(lián)合滑窗處理，這樣利用了兩個維度的信息，更有利于目標(biāo)的檢測；并且考慮到硬件處理的有效性，選擇單元平均恒虛警(CA-CFAR)檢測器來實現(xiàn)，CA-CFAR檢測器常用的距離-多普勒二維平面恒虛警處理窗的選取方式包含兩種，一種是矩形窗，選取的參考單元較多，運算量大；另外一種是十字窗，選取的參考單元不足，在均勻雜波背景中，檢測性能不穩(wěn)定。

技術(shù)實現(xiàn)要素：

針對上述兩種參考窗檢測性能的不足，本發(fā)明的目的在于提出一種基于FPGA的片上系統(tǒng)及其目標(biāo)檢測方法，該種基于FPGA的片上系統(tǒng)及其目標(biāo)檢測方法能夠檢測出雜波背景或者強干擾環(huán)境中出現(xiàn)的多個目標(biāo)，并且能夠提高檢測性能。

為了實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案予以實現(xiàn)。

技術(shù)方案一：

一種基于FPGA的片上系統(tǒng)，包括：狀態(tài)控制模塊、數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊、同步動態(tài)隨機存取存儲器、數(shù)據(jù)處理模塊以及模擬接收機；所述數(shù)據(jù)處理模塊，包括：檢測單元、恒虛警率檢測器、乘法器和比較器；

所述模擬接收機單向通訊連接數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊，所述數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊單向通訊連接同步動態(tài)隨機存取存儲器，所述數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊單向通訊連接狀態(tài)機，所述同步動態(tài)隨機存取存儲器單向通訊連接狀態(tài)機，所述狀態(tài)機單向通訊連接檢測單元，所述檢測單元單向通訊連接恒虛警率檢測器，所述恒虛警率檢測器單向通訊連接乘法器，所述乘法器單向通訊連接比較器，所述檢測單元單向通訊連接比較器；

所述模擬接收機用于獲取模擬信號，并將獲取的模擬信號轉(zhuǎn)化為I路模擬信號和Q路模擬信號，然后將所述I路模擬信號和Q路模擬信號分別發(fā)送至數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊；

所述數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊用于接收模擬接收機發(fā)送過來的I路模擬信號和Q路模擬信號，并根據(jù)奈奎斯特采樣定理對所述I路模擬信號和Q路模擬信號分別進行采樣，得到模擬復(fù)信號，再對所述模擬復(fù)信號進行模數(shù)轉(zhuǎn)換，得到數(shù)字復(fù)信號，然后將所述數(shù)字復(fù)信號通過數(shù)據(jù)總線串行發(fā)送至同步動態(tài)隨機存取存儲器，同時向狀態(tài)機發(fā)送接收標(biāo)識；

同步動態(tài)隨機存取存儲器模塊用于接收數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊發(fā)送過來的數(shù)字復(fù)信號，并對接收到的所述數(shù)字復(fù)信號進行緩存，然后再通過數(shù)據(jù)總線將緩存的數(shù)字復(fù)信號串行發(fā)送至狀態(tài)機；

所述狀態(tài)機用于接收數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊發(fā)送過來的接收標(biāo)識，并根據(jù)所述接收標(biāo)識開始從同步動態(tài)隨機存取存儲器；模塊中讀取緩存的數(shù)字復(fù)信號，當(dāng)讀取所述緩存的數(shù)字復(fù)信號完成后，狀態(tài)機處于數(shù)據(jù)處理狀態(tài)；其中，所述接收標(biāo)識表明狀態(tài)機當(dāng)前處于數(shù)據(jù)接收狀態(tài)；

當(dāng)狀態(tài)機處于數(shù)據(jù)處理狀態(tài)時，狀態(tài)機控制檢測單元接收所述數(shù)字復(fù)信號，并對所述數(shù)字復(fù)信號進行平方率檢波，得到平方率檢波后的數(shù)字復(fù)信號，將所述平方率檢波后的數(shù)字復(fù)信號記為參考數(shù)據(jù)x和待檢測數(shù)據(jù)y，然后將所述參考數(shù)據(jù)x發(fā)送至恒虛警率檢測器，將所述待檢測數(shù)據(jù)y發(fā)送至比較器；

所述恒虛警率檢測器用于接收檢測單元發(fā)送過來的參考數(shù)據(jù)x，并對所述參考數(shù)據(jù)x進行恒虛警率檢測，得到參考數(shù)據(jù)x的均值Z，然后將參考數(shù)據(jù)x的均值Z發(fā)送至乘法器；

所述乘法器預(yù)設(shè)門限系數(shù)α，并接收恒虛警率檢測器發(fā)送過來的參考數(shù)據(jù)x的均值Z，根據(jù)所述預(yù)設(shè)門限系數(shù)α和所述參考數(shù)據(jù)x的均值Z，計算得到參考數(shù)據(jù)x的門限值T，然后將所述參考數(shù)據(jù)x的門限值T發(fā)送至比較器；

所述比較器用于接收乘法器發(fā)送過來的參考數(shù)據(jù)x，以及接收檢測單元發(fā)送過來的待檢測數(shù)據(jù)y，并進行目標(biāo)判定：當(dāng)待檢測數(shù)據(jù)y大于參考數(shù)據(jù)x的門限值T時，則確定目標(biāo)存在；當(dāng)待檢測數(shù)據(jù)y小于參考數(shù)據(jù)x的門限值T時，則確定目標(biāo)不存在。

技術(shù)方案二：

一種基于FPGA的片上系統(tǒng)的目標(biāo)檢測方法，應(yīng)用于權(quán)利要求1所述的基于FPGA的片上系統(tǒng)，所述基于FPGA的片上系統(tǒng)，包括：狀態(tài)控制模塊、數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊、同步動態(tài)隨機存取存儲器、模擬接收機、檢測單元、恒虛警率檢測器、乘法器和比較器，所述基于FPGA的片上系統(tǒng)的目標(biāo)檢測方法，包括以下步驟：

步驟1，模擬接收機獲取模擬信號，并將獲取的模擬信號轉(zhuǎn)化為I路模擬信號和Q路模擬信號，然后將所述I路模擬信號和Q路模擬信號分別發(fā)送至數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊；

數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊接收模擬接收機發(fā)送過來的I路模擬信號和Q路模擬信號，并根據(jù)奈奎斯特采樣定理對所述I路模擬信號和Q路模擬信號分別進行采樣，得到模擬復(fù)信號，再對所述模擬復(fù)信號進行模數(shù)轉(zhuǎn)換，得到數(shù)字復(fù)信號，然后將所述數(shù)字復(fù)信號通過數(shù)據(jù)總線串行發(fā)送至同步動態(tài)隨機存取存儲器，同時向狀態(tài)機發(fā)送接收標(biāo)識；

步驟2，同步動態(tài)隨機存取存儲器模塊接收數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊發(fā)送過來的數(shù)字復(fù)信號，并對接收到的所述數(shù)字復(fù)信號進行緩存，然后再通過數(shù)據(jù)總線將緩存的數(shù)字復(fù)信號串行發(fā)送至狀態(tài)機；

所述狀態(tài)機設(shè)置數(shù)據(jù)矩陣，并接收數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊發(fā)送過來的接收標(biāo)識，所述數(shù)據(jù)矩陣為空，然后根據(jù)所述接收標(biāo)識開始從同步動態(tài)隨機存取存儲器模塊中讀取緩存的數(shù)字復(fù)信號，所述緩存的數(shù)字復(fù)信號包含M個數(shù)據(jù)，并將讀取的數(shù)據(jù)按照讀取順序存入數(shù)據(jù)矩陣中，同時記錄每個數(shù)據(jù)在數(shù)據(jù)矩陣中的坐標(biāo)；M為大于0的偶數(shù)；

步驟3，檢測單元包括待檢測單元、參考單元和保護單元，狀態(tài)機控制檢測單元接收所述數(shù)字復(fù)信號，并對所述數(shù)字復(fù)信號進行平方率檢波，得到平方率檢波后的數(shù)字復(fù)信號，將所述平方率檢波后的數(shù)字復(fù)信號記為參考數(shù)據(jù)x和待檢測數(shù)據(jù)y，所述參考單元包含2n個，分別對應(yīng)存放所述參考數(shù)據(jù)x，所述待檢測數(shù)據(jù)y存放于待檢測單元中，所述保護單元有M個，分別位于待檢測單元的周圍；

數(shù)據(jù)處理模塊根據(jù)參考單元和保護單元各自包含的個數(shù)在數(shù)據(jù)矩陣中設(shè)置米字窗，即米字窗的中心點為待檢測單元，待檢測單元周圍一圈的單元均為米字窗的保護單元，然后根據(jù)參考單元的個數(shù)分別在保護單元的橫軸方向、豎軸方向和45度角方向取指定個數(shù)的單元作為米字窗的八個邊，所述指定個數(shù)是人為設(shè)定的自然數(shù)，進而得到米字窗；

步驟4，將所述米字窗置于數(shù)據(jù)矩陣左上角第一個單元處，并按照從左到右、從上到下的順序在數(shù)據(jù)矩陣上滑動，同時記錄米字窗滑過的每一個單元數(shù)據(jù)，進而將米字窗滑過的所有數(shù)據(jù)進行全加運算，得到數(shù)據(jù)矩陣的參考數(shù)據(jù)，再計算數(shù)據(jù)矩陣參考數(shù)據(jù)的均值，最后將所述數(shù)據(jù)矩陣參考數(shù)據(jù)的均值與米字窗中心點中的值進行比較：

若數(shù)據(jù)矩陣參考數(shù)據(jù)的均值小于米字窗中心點中的值，則確定數(shù)字矩陣中存在目標(biāo)；反之，則確定數(shù)據(jù)矩陣中不存在目標(biāo)；

步驟5，確定存在目標(biāo)后，記錄目標(biāo)的位置坐標(biāo)，同時獲得數(shù)據(jù)計算完成標(biāo)識，并向狀態(tài)機發(fā)送數(shù)據(jù)計算完成標(biāo)識，即數(shù)據(jù)處理完成。

本發(fā)明的有益效果：本發(fā)明在硬件處理數(shù)據(jù)時，將數(shù)據(jù)導(dǎo)入到數(shù)據(jù)矩陣中，計算時可同時導(dǎo)出，并行地進行讀取數(shù)據(jù)和計算數(shù)據(jù)，減少了運算時間；同時本發(fā)明采用米字窗作為恒虛警檢測的參考窗，有效的減少了計算復(fù)雜度。

附圖說明

下面結(jié)合附圖和具體實施方式對本發(fā)明作進一步詳細(xì)說明。

圖1是本發(fā)明的基于FPGA的片上系統(tǒng)框圖；

圖2是使用本發(fā)明方法得到的米字窗示意圖。

具體實施方式

實施例1

信號的檢測都是在干擾背景中進行的，除了系統(tǒng)噪聲外，干擾背景中還包括海浪、云雨、山丘、建筑物、森林等反射的回波信號，敵方施放的人工有源和無源干擾(如干擾發(fā)射機和金屬箔條)，以及與有用目標(biāo)混雜在一起的鄰近干擾目標(biāo)和它的旁瓣(如采用脈沖壓縮的雷達(dá))；對于海上目標(biāo)檢測來說，主要是海浪、海上漂浮物等的干擾，這些干擾阻礙了雷達(dá)工作，使信號的檢測變得困難。在信號檢測中尤其關(guān)注一類錯誤判決概率，即虛警概率的變化，虛警概率是信號檢測中的主要技術(shù)指標(biāo)之一；信號的恒虛警率檢測是在干擾信號強度變化時，對信號進行恒虛警率處理，進而使得虛警概率保持不變。在雷達(dá)的信號檢測中，恒虛警率檢測能保證計算機不因干擾太強而過載，從而保證在強干擾下系統(tǒng)仍能正常工作。因此在雷達(dá)的信號檢測中必須采用恒虛警率(CFAR)處理技術(shù)，否則虛警概率將在很大范圍內(nèi)變化，雷達(dá)系統(tǒng)將不能正常工作。

當(dāng)前背景下，尤其是在現(xiàn)代高技術(shù)戰(zhàn)爭條件下，要求恒虛警檢測能快速地尋找到目標(biāo)。已有的恒虛警檢測算法硬件實施復(fù)雜度較高，無法滿足快速尋找目標(biāo)的要求。

本發(fā)明是一種基于FPGA的片上系統(tǒng)及其目標(biāo)檢測方法能夠完成數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換、數(shù)據(jù)運算、數(shù)據(jù)傳輸以及狀態(tài)控制。

參見圖1，為本發(fā)明的基于FPGA的片上系統(tǒng)框圖；所述基于FPGA的片上系統(tǒng)包括：狀態(tài)控制模塊、數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊、同步動態(tài)隨機存取存儲器(DDR2-SDRAM)、數(shù)據(jù)處理模塊以及模擬接收機；所述數(shù)據(jù)處理模塊，包括：檢測單元、恒虛警率(CFAR)檢測器、乘法器和比較器；其中狀態(tài)控制模塊和數(shù)據(jù)處理模塊各自功能在一個現(xiàn)場可編程門陣列(FPGA)芯片內(nèi)實現(xiàn)，數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊功能在一個雙通道高速模數(shù)(AD)轉(zhuǎn)換芯片實現(xiàn)。

所述模擬接收機單向通訊連接數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊，所述數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊通過數(shù)據(jù)總線單向通訊連接同步動態(tài)隨機存取存儲器(DDR2-SDRAM)，所述數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊單向通訊連接狀態(tài)機，所述同步動態(tài)隨機存取存儲器(DDR2-SDRAM)通過數(shù)據(jù)總線單向通訊連接狀態(tài)機，所述狀態(tài)機單向通訊連接檢測單元，所述檢測單元單向通訊連接恒虛警率(CFAR)檢測器，所述恒虛警率(CFAR)檢測器單向通訊連接乘法器，所述乘法器單向通訊連接比較器，所述檢測單元單向通訊連接比較器。

狀態(tài)控制模塊包含狀態(tài)機，所述狀態(tài)機包含狀態(tài)控制字，所述狀態(tài)控制字用于控制數(shù)據(jù)處理模塊的狀態(tài)，分為數(shù)據(jù)接收狀態(tài)和數(shù)據(jù)處理狀態(tài)。

模擬接收機用于獲取模擬信號，并將獲取的模擬信號轉(zhuǎn)化為I路模擬信號和Q路模擬信號，然后將所述I路模擬信號和Q路模擬信號分別發(fā)送至數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊。

數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊，為一個雙通道高速模數(shù)(AD)轉(zhuǎn)換芯片，用于接收模擬接收機發(fā)送過來的I路模擬信號和Q路模擬信號，并根據(jù)奈奎斯特采樣定理對所述I路模擬信號和Q路模擬信號分別進行采樣，得到模擬復(fù)信號，再對所述模擬復(fù)信號進行模數(shù)轉(zhuǎn)換，得到數(shù)字復(fù)信號，然后將所述數(shù)字復(fù)信號通過數(shù)據(jù)總線串行發(fā)送至同步動態(tài)隨機存取存儲器(DDR2-SDRAM)，同時向狀態(tài)機發(fā)送接收標(biāo)識。

同步動態(tài)隨機存取存儲器(DDR2-SDRAM)模塊用于接收數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊發(fā)送過來的數(shù)字復(fù)信號，并對接收到的所述數(shù)字復(fù)信號進行緩存，然后再通過數(shù)據(jù)總線將緩存的數(shù)字復(fù)信號串行發(fā)送至狀態(tài)機。

所述狀態(tài)機用于接收數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊發(fā)送過來的接收標(biāo)識，并根據(jù)所述接收標(biāo)識開始從同步動態(tài)隨機存取存儲器(DDR2-SDRAM)模塊中讀取緩存的數(shù)字復(fù)信號，當(dāng)讀取所述緩存的數(shù)字復(fù)信號完成后，狀態(tài)機處于數(shù)據(jù)處理狀態(tài)；其中，所述接收標(biāo)識表明狀態(tài)機當(dāng)前處于數(shù)據(jù)接收狀態(tài)。

當(dāng)狀態(tài)機處于數(shù)據(jù)處理狀態(tài)時，狀態(tài)機控制檢測單元接收所述數(shù)字復(fù)信號，并對所述數(shù)字復(fù)信號進行平方率檢波，得到平方率檢波后的數(shù)字復(fù)信號，將所述平方率檢波后的數(shù)字復(fù)信號記為參考數(shù)據(jù)x和待檢測數(shù)據(jù)y，x＝[x_2n,...,x_n+2,x_n+1,x_n,...,x₂,x₁]，i∈{1,2,…,2n}，x_i表示參考數(shù)據(jù)x中的第i個數(shù)據(jù)，n為自然數(shù)；然后將所述參考數(shù)據(jù)x發(fā)送至恒虛警率檢測器，將所述待檢測數(shù)據(jù)y發(fā)送至比較器。

所述恒虛警率檢測器用于接收檢測單元發(fā)送過來的參考數(shù)據(jù)x，并對所述參考數(shù)據(jù)x進行恒虛警率檢測，得到參考數(shù)據(jù)x的均值Z，然后將參考數(shù)據(jù)x的均值Z發(fā)送至乘法器。

所述乘法器預(yù)設(shè)門限系數(shù)α，并接收恒虛警率檢測器發(fā)送過來的參考數(shù)據(jù)x的均值Z，根據(jù)所述預(yù)設(shè)門限系數(shù)α和所述參考數(shù)據(jù)x的均值Z，計算得到參考數(shù)據(jù)x的門限值T，然后將所述參考數(shù)據(jù)x的門限值T發(fā)送至比較器；其中，預(yù)設(shè)的門限系數(shù)α取經(jīng)驗值4。

所述比較器用于接收乘法器發(fā)送過來的參考數(shù)據(jù)x，以及接收檢測單元發(fā)送過來的待檢測數(shù)據(jù)y，并進行目標(biāo)判定：當(dāng)待檢測數(shù)據(jù)y大于參考數(shù)據(jù)x的門限值T時，則確定目標(biāo)存在；當(dāng)待檢測數(shù)據(jù)y小于參考數(shù)據(jù)x的門限值T時，則確定目標(biāo)不存在。

其中，所述參考數(shù)據(jù)x的均值Z和所述參考數(shù)據(jù)x的門限值T，其計算公式分別為：

Z＝(x_2n+x_2n-1+...+x₂+x₁)/2n

T＝α×Z

本發(fā)明基于FPGA的片上系統(tǒng)實現(xiàn)兩維恒虛警，提出一種有效的狀態(tài)機，所述狀態(tài)機控制各個模塊之間的運作，保證了二維恒虛警檢測的性能。

實施例2

參見圖2，為使用本發(fā)明方法得到的米字窗示意圖；用于二維恒虛警檢測目標(biāo)，其中二維恒虛警檢測目標(biāo)方法的實現(xiàn)同實施例1，本發(fā)明基于FPGA的片上系統(tǒng)，提出一種能夠降低硬件復(fù)雜度、減少檢測時間的基于FPGA的片上系統(tǒng)的目標(biāo)檢測方法，包括以下步驟：

步驟1，模擬接收機獲取模擬信號，并將獲取的模擬信號轉(zhuǎn)化為I路模擬信號和Q路模擬信號，然后將所述I路模擬信號和Q路模擬信號分別發(fā)送至數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊。

數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊，為一個雙通道高速模數(shù)(AD)轉(zhuǎn)換芯片，接收模擬接收機發(fā)送過來的I路模擬信號和Q路模擬信號，并根據(jù)奈奎斯特采樣定理對所述I路模擬信號和Q路模擬信號分別進行采樣，得到模擬復(fù)信號，再對所述模擬復(fù)信號進行模數(shù)轉(zhuǎn)換，得到數(shù)字復(fù)信號，然后將所述數(shù)字復(fù)信號通過數(shù)據(jù)總線串行發(fā)送至同步動態(tài)隨機存取存儲器(DDR2-SDRAM)，同時向狀態(tài)機發(fā)送接收標(biāo)識。

步驟2，同步動態(tài)隨機存取存儲器(DDR2-SDRAM)模塊接收數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊發(fā)送過來的數(shù)字復(fù)信號，并對接收到的所述數(shù)字復(fù)信號進行緩存，然后再通過數(shù)據(jù)總線將緩存的數(shù)字復(fù)信號串行發(fā)送至狀態(tài)機。

所述狀態(tài)機設(shè)置數(shù)據(jù)矩陣，并接收數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換模塊發(fā)送過來的接收標(biāo)識，然后根據(jù)所述接收標(biāo)識開始從同步動態(tài)隨機存取存儲器(DDR2-SDRAM)模塊中讀取緩存的數(shù)字復(fù)信號，所述緩存的數(shù)字復(fù)信號包含M個數(shù)據(jù)，并將讀取的數(shù)據(jù)按照讀取順序存入數(shù)據(jù)矩陣中，同時記錄記下每個數(shù)據(jù)在數(shù)據(jù)矩陣中的坐標(biāo)。

步驟3，檢測單元包括待檢測單元、參考單元和保護單元，狀態(tài)機控制檢測單元接收所述數(shù)字復(fù)信號，并對所述數(shù)字復(fù)信號進行平方率檢波，得到平方率檢波后的數(shù)字復(fù)信號，將所述平方率檢波后的數(shù)字復(fù)信號記為參考數(shù)據(jù)x和待檢測數(shù)據(jù)y，所述參考單元包含2n個，分別對應(yīng)存放所述參考數(shù)據(jù)x，所述待檢測數(shù)據(jù)y存放于待檢測單元中，所述保護單元有M個，分別位于待檢測單元的周圍，M為大于0的偶數(shù)。

數(shù)據(jù)處理模塊根據(jù)參考單元和保護單元各自包含的個數(shù)在數(shù)據(jù)矩陣中設(shè)置米字窗，即米字窗的中心點為待檢測單元，待檢測單元周圍一圈的單元均為米字窗的保護單元，然后根據(jù)參考單元的個數(shù)分別在保護單元的橫軸方向、豎軸方向和45度角方向取指定個數(shù)的單元作為米字窗的八個邊，所述指定個數(shù)是人為設(shè)定的自然數(shù)，進而得到米字窗；將所述米字窗作為恒虛警檢測的參考窗進行目標(biāo)檢測。

如圖2所示，圖2為使用本發(fā)明方法得到的米字窗示意圖；其中，黑色單元部分為待檢測數(shù)據(jù)y，橫線填充的部分分別為米字窗的八個邊，豎線填充部分分別為米字窗的保護單元，所述米字窗的保護單元不進行目標(biāo)判定，所述米字窗的八個邊包含的單元，與米字窗的保護單元和待檢測單元的大小相同。

步驟4，將所述米字窗置于數(shù)據(jù)矩陣左上角第一個單元處，并按照從左到右、從上到下的順序在數(shù)據(jù)矩陣上滑動，同時記錄米字窗滑過的每一個單元數(shù)據(jù)，進而將米字窗滑過的所有數(shù)據(jù)進行全加運算，得到數(shù)據(jù)矩陣的參考數(shù)據(jù)，再計算數(shù)據(jù)矩陣參考數(shù)據(jù)的均值，最后將所述數(shù)據(jù)矩陣參考數(shù)據(jù)的均值與米字窗中心點中的值進行比較。

若數(shù)據(jù)矩陣參考數(shù)據(jù)的均值小于米字窗中心點中的值，則確定數(shù)字矩陣中存在目標(biāo)；反之，則確定數(shù)據(jù)矩陣中不存在目標(biāo)。

步驟5，確定存在目標(biāo)后，記錄目標(biāo)的位置坐標(biāo)，同時獲得數(shù)據(jù)計算完成標(biāo)識，并向狀態(tài)機發(fā)送數(shù)據(jù)計算完成標(biāo)識，即數(shù)據(jù)處理完成。

本發(fā)明大幅度降低了硬件復(fù)雜度，使之具有更好工程可實現(xiàn)性；運算復(fù)雜度大幅度降低，減少了檢測時間，具有更好的實時性能。