一種壓阻式加速度傳感器及其制造方法
【專利摘要】一種壓阻式加速度傳感器及其制造方法。本發(fā)明公開了一種基于陽極鍵合封裝的壓阻式加速度傳感器，所述的傳感器具有第一鍵合玻璃-硅基-第二鍵合玻璃三明治結構；所述的硅基通過采用表面微加工技術與體微加工技術制造帶有質(zhì)量塊、淡硼擴散壓阻的懸臂梁作為壓阻式加速度傳感器結構，并且利用二次陽極鍵合技術進行圓片級封裝，第一次陽極鍵合采用硅-玻璃陽極鍵合，第二次陽極鍵合利用非晶硅-玻璃陽極鍵合技術的封裝解決了傳統(tǒng)硅-玻璃陽極鍵合過程中容易擊穿硅表面PN結和產(chǎn)生離子污染等缺點；本發(fā)明傳感器結構新穎、重量輕、體積小、穩(wěn)定性好、抗污染能力強、可靠性好，并且在航空航天、軍事、汽車、環(huán)境監(jiān)測等領域具有一定的應用前景。
【專利說明】一種壓阻式加速度傳感器及其制造方法 (一）
【技術領域】
[0001] 本發(fā)明涉及MEMS (微機電系統(tǒng)）傳感器領域中的加速度傳感器及其制造方法，具 體涉及一種基于陽極鍵合封裝的MEMS壓阻式加速度傳感器及其制造方法。 (二）
【背景技術】
[0002] MEMS加速度傳感器由于體積小、質(zhì)量輕、成本低、可靠性高等優(yōu)點，在航空航天、環(huán) 境監(jiān)測、軍事、汽車等領域備受關注，尤其對器件體積、質(zhì)量及可靠性有很高要求的航空航 天及兵器科學領域有很大的應用前景。MEMS壓阻式加速度傳感器體積小，頻率范圍寬，測 量加速度的范圍也寬，直接輸出電壓信號，相比電容式加速度傳感器，不需要復雜的電路接 口，大批量生產(chǎn)時價格低廉，可重復生產(chǎn)性好，可直接測量連續(xù)的加速度和穩(wěn)態(tài)加速度。然 而，應用環(huán)境的復雜和惡劣導致MEMS加速度傳感器的可靠性逐漸成為器件設計時主要考 慮的問題之一，傳感器長期穩(wěn)定性和可靠性對于器件應用來說非常重要?；诖?，有必要發(fā) 明一種MEMS壓阻式加速度傳感器芯片，以保證加速度傳感器在應用時的穩(wěn)定性與可靠性。 (三）
【發(fā)明內(nèi)容】
[0003] 本發(fā)明的目的是提供一種基于陽極鍵合封裝技術、表面微加工、體微加工工藝的 MEMS壓阻式加速度傳感器芯片，以保證加速度傳感器在應用時的可靠性。
[0004] 為實現(xiàn)上述目的，本發(fā)明采用如下技術方案：
[0005] -種基于陽極鍵合封裝的壓阻式加速度傳感器，所述的傳感器具有第一鍵合玻 璃-硅基-第二鍵合玻璃三明治結構；所述的硅基內(nèi)部形成有壓阻式加速度傳感器懸臂梁， 所述的懸臂梁帶有質(zhì)量塊，硅基的正面形成有壓阻式加速度傳感器的壓阻區(qū)域，所述壓阻 式加速度傳感器的壓阻區(qū)域位于壓阻式加速度傳感器懸臂梁的上表面根部，并且注入有淡 硼形成4根淡硼擴散壓阻，同時淡硼擴散壓阻的內(nèi)部注入有濃硼形成濃硼歐姆接觸區(qū)，所 述壓阻式加速度傳感器壓阻區(qū)域的上方沉積有二氧化硅層，二氧化硅層上方沉積有氮化硅 層，所述的二氧化硅層和氮化硅層一起作為絕緣鈍化層，所述的絕緣鈍化層開有引線孔，利 用金屬導線連通壓阻區(qū)域，并且壓阻式加速度傳感器壓阻區(qū)域的4根淡硼擴散壓阻通過金 屬導線構成惠斯頓全橋連接，所述絕緣鈍化層的上方沉積有非晶硅，并且，利用非晶硅作為 臺階，所述的非晶硅與第一鍵合玻璃鍵合后形成一個真空腔體，所述硅基的正面還形成有 濃硼導線，所述濃硼導線的上方連接有金屬管腳，濃硼導線將傳感器工作區(qū)與金屬管腳連 通，所述硅基的背面與第二鍵合玻璃陽極鍵合。
[0006] 本發(fā)明所述的壓阻式加速度傳感器懸臂梁帶有質(zhì)量塊，所述的質(zhì)量塊是通過體微 加工工藝中的二次掩膜腐蝕技術腐蝕得到的，用以增加傳感器的加速度測量的靈敏度。
[0007] 本發(fā)明壓阻式加速度傳感器，優(yōu)選所述的硅基為η型（100)硅片；優(yōu)選所述絕緣鈍 化層的上方沉積的非晶硅的厚度為2?4 μ m。
[0008] 本發(fā)明壓阻式加速度傳感器的工作原理如下：本發(fā)明壓阻式加速度傳感器主要 基于硼摻雜后單晶硅的壓阻特性，壓阻式加速度傳感器懸臂梁上的壓阻受到力的作用后， 電阻率發(fā)生變化，通過惠斯頓全橋可以得到正比于力變化的電信號輸出，通過測量電信號 輸出就能知道所測物理量的大小。本發(fā)明中我們向η型（100)晶向硅片注入硼來實現(xiàn)P 型壓阻，利用ΡΝ結實現(xiàn)壓阻的隔絕，由于壓阻的壓阻系數(shù)的各向異性，不同方向的應力對 壓阻有不同的影響，為了盡可能增加靈敏度，本發(fā)明淡硼擴散壓阻縱向沿硅基的（1，1，〇) 晶向方向、橫向沿硅基的（1，_1，〇)晶向方向分布，縱向壓阻系數(shù)、橫向壓阻系數(shù)分別為 71. 8, -66. 3〇
[0009] 本發(fā)明壓阻式加速度傳感器為單邊單懸臂梁設計，利用惠斯頓全橋連接4根淡硼 擴散壓阻，2根對橋臂淡硼擴散壓阻對稱分布在懸臂梁上表面根部的應力集中區(qū)域，另外2 根對稱分布在零應力區(qū)。當然，根據(jù)不同的靈敏度需要也可以采用不同的梁結構，如單邊單 梁、雙邊雙梁、雙邊四梁、四邊四梁、四邊八梁等，并且，所述的淡硼擴散壓阻也可以采用不 同的分布方式，4根淡硼擴散壓阻（可以是4根，也可以8根對折型等）通過金屬導線連接 構成惠斯頓全橋。本發(fā)明壓阻式加速度傳感器金屬管腳的一種連接方式為：第一管腳接壓 阻式加速度傳感器輸出正，第二管腳接地，第三管腳接壓阻式加速度傳感器輸出負，第四管 腳接電源正極。
[0010] 本發(fā)明還提供了一種所述的基于陽極鍵合封裝的壓阻式加速度傳感器的制造方 法，所述的制造方法按如下步驟進行：
[0011] a)取娃片作為娃基，雙面拋光，清洗，先雙面沉積一層二氧化娃，再雙面沉積一層 氮化硅；
[0012] b)正面干法刻蝕氮化硅、二氧化硅至硅基頂面；
[0013] c)正面熱氧長一層二氧化硅保護層，正面光刻膠作掩膜光刻出壓阻式加速度傳感 器的壓阻區(qū)域，然后注入淡硼，形成淡硼擴散壓阻，去除光刻膠；
[0014] d)正面光刻膠作掩膜光刻出濃硼導線區(qū)域，并在淡硼擴散壓阻區(qū)域光刻出濃硼歐 姆接觸區(qū)域，然后注入濃硼，形成硅基內(nèi)部的濃硼導線，以及在淡硼擴散壓阻內(nèi)部形成濃硼 歐姆接觸區(qū)，去除光刻膠，退火；
[0015] e)先雙面沉積一層二氧化硅，再雙面沉積一層氮化硅，正面的二氧化硅層和氮化 娃層一起作為絕緣鈍化層；
[0016] f)正面光刻膠作掩膜光刻出分片槽區(qū)域，干法反應離子刻蝕（RIE)氮化硅、二氧 化硅至硅基頂面，露出分片槽區(qū)域硅基；
[0017] g)正面沉積一層非晶硅，在分片槽區(qū)域非晶硅與硅基直接接觸；
[0018] h)正面光刻膠作掩膜光刻出傳感器工作區(qū)域以及金屬管腳區(qū)域圖形，RIE刻蝕非 晶硅至氮化硅層，去除光刻膠；
[0019] i)正面光刻膠作掩膜光刻出引線孔，干法RIE刻蝕氮化硅、二氧化硅層至硅基頂 面，去除光刻膠，形成引線孔；
[0020] j)正面沉積金屬導線層，正面光刻膠作掩膜光刻出金屬導線及金屬管腳圖形，腐 蝕沒有光刻膠覆蓋區(qū)域的金屬，去除光刻膠，合金化處理，形成金屬導線及金屬管腳；
[0021] k)背面光刻膠作掩膜光刻出第一次腐蝕硅窗口，RIE刻蝕氮化硅、二氧化硅至硅 基底面，去除光刻膠；
[0022] 1)背面氮化硅、二氧化硅層作掩膜第一次濕法腐蝕硅基形成凹槽；
[0023] m)背面光刻膠作掩膜光刻出第二次腐蝕硅窗口，RIE刻蝕氮化硅、二氧化硅至硅 基底面，去除光刻膠；
[0024] η)背面氮化硅、二氧化硅層作掩膜第二次濕法腐蝕硅基形成壓阻式加速度傳感器 背腔；
[0025] 〇)干法RIE刻蝕背面剩余的氮化硅、二氧化硅至硅基底面，背面進行硅-玻璃陽極 鍵合；
[0026] ρ)正面光刻膠作掩膜光刻出懸臂梁釋放圖形，深度反應離子刻蝕（DRIE)刻穿氮 化硅層、二氧化硅層以及硅基釋放出壓阻式加速度傳感器懸臂梁結構，去除光刻膠；
[0027] q)正面進行非晶硅-玻璃陽極鍵合；
[0028] r)劃片，實現(xiàn)單個芯片的封裝，劃片分兩次完成：第一次劃片，去除金屬管腳上方 玻璃，第二次劃片劃去分片槽中結構，分離單個芯片，完成封裝。
[0029] 本發(fā)明基于陽極鍵合封裝的壓阻式加速度傳感器的制造方法，步驟〇)中，推薦背 面進行硅-玻璃陽極鍵合的工藝參數(shù)為：電壓300?500V，電流15?20mA，溫度300? 400°C，壓力 2000 ?3000N，時間 5 ?lOmin。
[0030] 本發(fā)明基于陽極鍵合封裝的壓阻式加速度傳感器的制造方法，步驟q)中，推薦 正面進行非晶硅-玻璃陽極鍵合的工藝參數(shù)為：電壓450?1000V，電流15?25mA，溫度 300 ?400°C，壓力 2000 ?3000N，時間 15 ?25min。
[0031] 本發(fā)明所述的陽極鍵合技術是一種現(xiàn)有技術，該技術是本領域技術人員所熟知 的，其工作原理為：將直流電源正極接硅片，負極接玻璃片，由于玻璃在一定高溫下的性 能類似于電解質(zhì)，而硅片在溫度升高到300°C?400°C時，電阻率將因本征激發(fā)而降至 0. 1Ω ·πι，此時玻璃中的導電粒子（如Na+)在外電場作用下漂移到負電極的玻璃表面，而 在緊鄰硅片的玻璃表面留下負電荷，由于Na+的漂移使電路中產(chǎn)生電流流動，緊鄰硅片的玻 璃表面會形成一層極薄的寬度約為幾微米的空間電荷區(qū)（或稱耗盡層）。由于耗盡層帶負 電荷，硅片帶正電荷，所以硅片與玻璃之間存在著較大的靜電吸引力，使兩者緊密接觸，并 在鍵合面發(fā)生物理化學反應，形成牢固結合的Si-Ο共價鍵，將硅與玻璃界面牢固地連接在 一起。
[0032] 根據(jù)所述的原理，陽極鍵合技術并不適合在注入硼的η型硅與玻璃的鍵合中使 用，原因在于：注入硼的η型硅實質(zhì)上是個ΡΝ結，在陽極鍵合過程中強電壓在通過硅基的同 時輕而易舉就能將其反向擊穿，導致其漏電，破壞器件的電學性能。在硅-玻璃鍵合面附近 存在ΡΝ結或其他對高壓比較敏感的電路結構時，鍵合過程中500?1500V的高壓容易擊穿 MEMS器件中尤其是鍵合區(qū)域附近的電路，影響器件的性能。
[0033] 針對上述現(xiàn)有的陽極鍵合技術中存在的問題，本發(fā)明第二次鍵合工藝利用非晶硅 作為硅基、玻璃之間的導通層，使鍵合電流盡可能的沿硅-非晶硅-玻璃方向通過，使所述 ΡΝ結避開強電場，最終實現(xiàn)上層非晶硅與玻璃的陽極鍵合，實驗證明，這種非晶硅-玻璃陽 極鍵合依舊能保證接近硅-玻璃的鍵合強度和氣密性。
[0034] 所述基于陽極鍵合封裝的壓阻式加速度傳感器的封裝需要經(jīng)過兩次陽極鍵合，第 一次鍵合是背面硅-玻璃陽極鍵合，相對比較容易實現(xiàn)，第二次鍵合是正面非晶硅與玻璃 的陽極鍵合，相對比較困難，可以適當加強鍵合電壓，增加鍵合時間。本發(fā)明中，利用非晶硅 與玻璃鍵合還有一個非常大的優(yōu)點，所述鍵合方法避免了玻璃與硅的直接接觸，杜絕了本 來玻璃與硅鍵合表面可能會產(chǎn)生的Na+等離子的污染。
[0035] 本發(fā)明壓阻式加速度傳感器結構中，正面非晶硅-玻璃鍵合過程中，利用非晶硅 作為臺階形成壓阻式加速度傳感器真空腔體，這種設計使第一鍵合玻璃不需要進行開槽加 工直接就能進行鍵合，節(jié)約了鍵合成本。本發(fā)明壓阻式加速度傳感器結構中，真空腔體的厚 度直接取決于非晶硅沉積的厚度，由于非晶硅沉積得過厚其致密度、粘附性都會受到影響， 并且會加大下步光刻的難度，所以為了避免在鍵合過程中玻璃與氮化硅直接鍵合，同時保 證非晶硅良好的性能，本發(fā)明傳感器中的非晶硅厚度可以取2?4μπι。
[0036] 本發(fā)明是利用陽極鍵合封裝的壓阻式加速度傳感器，所述的傳感器為第一鍵合玻 璃-硅基-第二鍵合玻璃三明治結構，推薦用η型（100)硅片作硅基，采用表面微加工技術 與體微加工技術制造帶有質(zhì)量塊、淡硼擴散壓阻的懸臂梁作為壓阻式加速度傳感器結構， 并且利用二次陽極鍵合技術進行圓片級封裝，第一次陽極鍵合采用硅-玻璃陽極鍵合，第 二次陽極鍵合利用非晶硅層作為中間層使鍵合電流不通過ΡΝ結，保護傳感器ΡΝ結，實現(xiàn)非 晶硅-玻璃陽極鍵合。利用非晶硅-玻璃陽極鍵合技術的封裝解決了傳統(tǒng)硅-玻璃陽極鍵 合過程中容易擊穿硅表面ΡΝ結和產(chǎn)生離子污染等缺點。本發(fā)明傳感器結構新穎、重量輕、 體積小、穩(wěn)定性好、抗污染能力強、可靠性好。本發(fā)明傳感器在航空航天、軍事、汽車、環(huán)境監(jiān) 測等領域具有一定的應用前景。 (四）【專利附圖】
【附圖說明】
[0037] 圖1為本發(fā)明壓阻式加速度傳感器的剖面結構示意圖；
[0038] 圖2為本發(fā)明壓阻式加速度傳感器的俯視圖；
[0039] 圖3?圖20為本發(fā)明壓阻式加速度傳感器的制造工藝流程剖面示意圖：
[0040] 圖3為雙面沉積二氧化硅、氮化硅層的示意圖；
[0041] 圖4為正面干法刻蝕氮化硅、二氧化硅至硅基頂面的示意圖；
[0042] 圖5為形成淡硼擴散壓阻的示意圖；
[0043] 圖6為形成濃硼導線以及濃硼歐姆接觸區(qū)的示意圖；
[0044] 圖7為形成為絕緣鈍化層的示意圖；
[0045] 圖8為正面刻蝕出分片槽區(qū)域的示意圖；
[0046] 圖9為正面沉積非晶硅的示意圖；
[0047] 圖10為形成傳感器工作區(qū)域以及金屬管腳區(qū)域圖形的示意圖；
[0048] 圖11形成引線孔的示意圖；
[0049] 圖12為形成金屬導線及金屬管腳的示意圖；
[0050] 圖13為背面刻蝕出第一次腐蝕硅窗口的示意圖；
[0051] 圖14為背面第一次濕法腐蝕硅基形成凹槽的示意圖；
[0052] 圖15為背面刻蝕出第二次腐蝕硅窗口的示意圖；
[0053] 圖16為背面第二次濕法腐蝕硅基形成壓阻式加速度傳感器背腔的示意圖；
[0054] 圖17為背面進行硅-玻璃陽極鍵合的示意圖；
[0055] 圖18釋放出壓阻式加速度傳感器懸臂梁結構的示意圖；
[0056] 圖19為正面進行非晶硅-玻璃陽極鍵合的示意圖；
[0057] 圖20為劃片完成封裝的示意圖；
[0058] 圖1?圖20中：1 一正面絕緣鈍化層中的二氧化硅層、Γ 一背面第二二氧化硅層、 2 -正面絕緣鈍化層中的氮化硅層、2'一背面第二氮化硅層、3 -金屬導線、4 一第一鍵合玻 璃、5 -非晶娃、6 -金屬管腳、7 -娃基、8 -第二鍵合玻璃、9 一真空腔體、10 -壓阻式加速 度傳感器懸臂梁、11 一濃硼歐姆接觸區(qū)、12 -淡硼擴散壓阻、13 -濃硼導線、14 一正面第 一二氧化娃層、14' 一背面第一二氧化娃層、15 -正面第一氮化娃層、15' 一背面第一氮化娃 層、16 -分片槽；圖2中：6a?6d依次表不第一?第四管腳；
[0059] 圖21為本發(fā)明壓阻式加速度傳感器的管腳定義；
[0060] 圖21中管腳定義：①一第一管腳接壓阻式加速度傳感器輸出正、②一第二管腳接 地、③一第三管腳接壓阻式加速度傳感器輸出負、④一第四管腳接電源正極；并且，圖中， 17 -懸臂梁根部壓阻；
[0061] 圖22為本發(fā)明壓阻式加速度傳感器背面二次掩膜腐蝕的工藝所用到的版圖示意 圖；圖中，18 -掩膜板1、19 一掩膜板II ;
[0062] 圖23為本發(fā)明壓阻式加速度傳感器背面二次掩膜腐蝕的IntelliEtch仿真圖；
[0063] 圖24a為本發(fā)明壓阻式加速度傳感器所使用的單邊單懸臂梁結構及壓阻分布示 意圖；圖中，20 -壓阻；
[0064] 圖24b?圖24e為本發(fā)明壓阻式加速度傳感器可采用的其它懸臂梁結構示意圖：
[0065] 圖24b為單邊雙梁示意圖；
[0066] 圖24c為雙邊雙梁示意圖；
[0067] 圖24d為雙邊四梁示意圖；
[0068] 圖24e為四邊四梁示意圖；
[0069] 圖24f為四邊八梁示意圖。 (五）【具體實施方式】
[0070] 以下結合附圖對本發(fā)明作進一步描述，但本發(fā)明的保護范圍并不僅限于此。
[0071] 如圖1所示，本發(fā)明壓阻式加速度傳感器，采用了第一鍵合玻璃-硅基-第二鍵合 玻璃三明治結構，所述的傳感器主要包括：硅基（7)、帶有質(zhì)量塊的用于測量單軸加速度的 壓阻式加速度傳感器懸臂梁（10)、濃硼導線（13)、金屬管腳（6)、與硅基（7)進行陽極鍵合 的第二鍵合玻璃（8)以及與非晶硅（5)進行陽極鍵合的第一鍵合玻璃（4)。
[0072] 其中，用于測量單軸加速度的壓阻式加速度傳感器懸臂梁（10)的上表面根部注 入了淡硼作為壓阻式加速度傳感器的淡硼擴散壓阻（12)，并在淡硼擴散壓阻內(nèi)部注入濃硼 形成濃硼歐姆接觸區(qū)（11)，壓阻式加速度傳感器的壓阻區(qū)域上方沉積有二氧化硅層（1)與 氮化硅層（2)作為絕緣鈍化層，絕緣鈍化層上開有引線孔并利用金屬導線（3)連通壓阻區(qū) 域。壓阻式加速度傳感器的壓阻區(qū)域包含4根淡硼擴散壓阻（12)，2根對橋臂淡硼擴散壓 阻對稱分布在懸臂梁上表面根部的應力集中區(qū)域，另外2根對稱分布在零應力區(qū)，并通過 金屬導線（3)構成惠斯頓全橋連接。當存在一個垂直于器件表面的加速度后，壓阻式加速 度傳感器的懸臂梁彎曲，位于懸臂梁上表面根部應力集中區(qū)域的2根淡硼擴散壓阻受到力 的作用，電阻率發(fā)生變化，如圖2所示，懸臂梁上表面根部應力集中區(qū)域的2根淡硼擴散壓 阻位于惠斯頓全橋的對橋，通過惠斯頓全橋可以得到正比于力變化的電信號輸出，通過測 量電信號輸出就能知道加速度的大小。利用惠斯頓全橋的設計提高了本發(fā)明加速度傳感器 的靈敏度并且能保證良好的線性。
[0073] 芯片的封裝采用二次陽極鍵合技術。第一次陽極鍵合是芯片背面第二鍵合玻璃 (8)與硅基（7)的硅-玻璃陽極鍵合；第二次陽極鍵合采用非晶硅層作為中間層使鍵合電 流不通過PN結，保護傳感器PN結，實現(xiàn)正面非晶硅（5)與第一鍵合玻璃⑷的陽極鍵合， 第二次陽極鍵合沒有采用硅-玻璃鍵合的原因在于：硅-玻璃陽極鍵合鍵合面上存在著PN 結，鍵合時的強電壓容易擊穿PN結，破壞電路的電學性能。
[0074] 為了避免非晶硅（5)與第一鍵合玻璃（4)鍵合面的不平整性，保證封裝的氣密性， 所述的壓阻式加速度傳感器并沒有采用金屬導線連接芯片工作區(qū)與金屬管腳，而是利用濃 硼導線（13)作為內(nèi)部導線將傳感器工作區(qū)與金屬管腳相連。
[0075] 如圖3?圖20所示，本發(fā)明所述的基于陽極鍵合封裝的壓阻式加速度傳感器的制 造工藝包括如下步驟：
[0076] a)如圖3所示：取硅片作為硅基（7)，雙面拋光，清洗，先雙面沉積一層0.8μπι厚 的二氧化硅層（14)、（14'），再雙面沉積一層0. 2 μ m厚的氮化硅層（15)、（15'）；所述的硅 片為η型（100)娃片；
[0077] b)如圖4所示：正面干法刻蝕氮化硅（15)、二氧化硅（14)至硅基（7)頂面；
[0078] c)如圖5所示：正面熱氧長一層80nm厚的二氧化硅作為注入前的保護層，正面光 刻膠作掩膜光刻出壓阻式加速度傳感器的壓阻區(qū)域，然后進行硼離子注入（淡硼），形成淡 硼擴散壓阻（12)，去除光刻膠；
[0079] d)如圖6所示：正面光刻膠作掩膜光刻出濃硼導線區(qū)域，并在淡硼擴散壓阻（12) 區(qū)域光刻出濃硼歐姆接觸區(qū)域，然后進行硼離子注入（濃硼），形成濃硼導線（13)，以及在 淡硼擴散壓阻（12)內(nèi)部形成濃硼歐姆接觸區(qū)（11)，去除光刻膠，退火；
[0080] e)如圖7所示：先雙面沉積一層0· 2 μ m厚的二氧化硅層（1)、（Γ )，再雙面沉積 一層0· 2 μ m厚的氮化硅層（2)、（2'），正面的二氧化硅層（1)和氮化硅層（2) -起作為絕 緣鈍化層；
[0081] f)如圖8所示：正面光刻膠作掩膜光刻出分片槽區(qū)域，干法RIE刻蝕氮化硅（2)、 二氧化硅（1)至硅基（7)頂面，露出分片槽區(qū)域硅基；
[0082] g)如圖9所示：正面沉積一層3μπι厚的非晶硅層（5)，在分片槽區(qū)域非晶硅（5) 與硅基（7)直接接觸；
[0083] h)如圖10所示：正面光刻膠作掩膜光刻出傳感器工作區(qū)域以及金屬管腳（6)區(qū) 域圖形，RIE刻蝕非晶硅至氮化硅層（2)，去除光刻膠；
[0084] i)如圖11所示：正面光刻膠作掩膜光刻出引線孔，干法RIE刻蝕氮化硅（2)、二氧 化硅（1)至硅基（7)頂面，去除光刻膠，形成引線孔；
[0085] j)如圖12所示：正面磁控濺射一層1 μ m厚的鋁，正面光刻膠作掩膜光刻出金屬 鋁導線（3)及金屬管腳（6)圖形，腐蝕沒有光刻膠覆蓋區(qū)域的鋁，去除光刻膠，合金化處理， 形成金屬鋁導線（3)及金屬管腳（6);
[0086] 下面的工藝步驟（k)?（η)為背面二次掩膜腐蝕的工藝：
[0087] k)如圖13所示：背面光刻膠作掩膜光刻出第一次腐蝕硅窗口，RIE刻蝕氮化硅 (2'）、（15'），二氧化硅（Γ )、（14'）至硅基（7)底面，去除光刻膠；
[0088] 1)如圖14所示：背面氮化硅層（2'）、（15'），二氧化硅層（Γ )、（14'）作掩膜第 一次濕法腐蝕硅基（7)形成凹槽；
[0089] m)如圖15所示：背面光刻膠作掩膜光刻出第二次腐蝕硅窗口，RIE刻蝕氮化硅 (2'）、（15'），二氧化硅（Γ )、（14'）至硅基（7)底面，去除光刻膠；
[0090] η)如圖16所示：背面氮化硅層（2'）、（15'），二氧化硅層（Γ )、（14'）作掩膜第 二次濕法腐蝕硅基（7)形成壓阻式加速度傳感器背腔；
[0091] 二次掩膜腐蝕的工藝完成，成功腐蝕出帶有質(zhì)量塊的壓阻式加速度傳感器懸臂 梁，腐蝕過程用到的兩塊掩膜板版圖示意圖如圖22所示，圖23是利用IntelliEtch軟件仿 真的壓阻式加速度傳感器背腔形貌示意圖。
[0092] 〇)如圖17所示：干法RIE刻蝕背面剩余的氮化硅（2'）、（15'），二氧化硅（Γ )、 (14'）至硅基（7)底面，背面進行硅-玻璃陽極鍵合；
[0093] p)如圖18所示：正面光刻膠作掩膜光刻出懸臂梁釋放圖形，DRIE刻穿氮化硅層 (2)、二氧化硅層（1)以及硅基（7)釋放出帶質(zhì)量塊的壓阻式加速度傳感器懸臂梁（10)結 構，去除光刻膠；
[0094] q)如圖19所示：正面進行非晶硅-玻璃陽極鍵合；
[0095] r)如圖20所示：劃片，實現(xiàn)單個芯片的封裝，劃片分兩次完成：第一次劃片，去除 金屬管腳（6)上方玻璃；第二次劃片劃去分片槽中結構，分離單個芯片，完成封裝。
[0096] 進一步地，為了保證兩次陽極鍵合的質(zhì)量，通過多次試驗，本發(fā)明給出了所述壓阻 式加速度傳感器的最優(yōu)鍵合參數(shù)，如表1，2所示。
[0097] 表1第一次陽極鍵合（硅-玻璃）參數(shù)
[0098]
【權利要求】
1. 一種基于陽極鍵合封裝的壓阻式加速度傳感器，其特征在于所述的傳感器具有第一 鍵合玻璃-硅基-第二鍵合玻璃三明治結構；所述的硅基內(nèi)部形成有壓阻式加速度傳感器 懸臂梁，所述的懸臂梁帶有質(zhì)量塊，硅基的正面形成有壓阻式加速度傳感器的壓阻區(qū)域，所 述壓阻式加速度傳感器的壓阻區(qū)域位于壓阻式加速度傳感器懸臂梁的上表面根部，并且注 入有淡硼形成4根淡硼擴散壓阻，同時淡硼擴散壓阻的內(nèi)部注入有濃硼形成濃硼歐姆接觸 區(qū)，所述壓阻式加速度傳感器壓阻區(qū)域的上方沉積有二氧化硅層，二氧化硅層上方沉積有 氮化硅層，所述的二氧化硅層和氮化硅層一起作為絕緣鈍化層，所述的絕緣鈍化層開有引 線孔，利用金屬導線連通壓阻區(qū)域，并且壓阻式加速度傳感器壓阻區(qū)域的4根淡硼擴散壓 阻通過金屬導線構成惠斯頓全橋連接，所述絕緣鈍化層的上方沉積有非晶硅，并且，利用非 晶硅作為臺階，所述的非晶硅與第一鍵合玻璃鍵合后形成一個真空腔體；所述硅基的正面 還形成有濃硼導線，所述濃硼導線的上方連接有金屬管腳，濃硼導線將傳感器工作區(qū)與金 屬管腳連通，所述硅基的背面與第二鍵合玻璃陽極鍵合。
2. 如權利要求1所述的基于陽極鍵合封裝的壓阻式加速度傳感器，其特征在于所述 的壓阻式加速度傳感器壓阻區(qū)域的淡硼擴散壓阻的排布方式為：縱向沿硅基的（1，1，0) 晶向方向、橫向沿硅基的（1，_1，〇)晶向方向分布，縱向壓阻系數(shù)、橫向壓阻系數(shù)分別為 71. 8λ -66. 3〇
3. 如權利要求1所述的基于陽極鍵合封裝的壓阻式加速度傳感器，其特征在于所述的 壓阻式加速度傳感器為單邊單懸臂梁設計，利用惠斯頓全橋連接4根淡硼擴散壓阻，2根對 橋臂淡硼擴散壓阻對稱分布在壓阻式加速度傳感器懸臂梁上表面根部的應力集中區(qū)域，另 外2根對稱分布在零應力區(qū)。
4. 如權利要求1所述的基于陽極鍵合封裝的壓阻式加速度傳感器，其特征在于所述的 金屬管腳有4個，第一管腳接壓阻式加速度傳感器輸出正，第二管腳接地，第三管腳接壓阻 式加速度傳感器輸出負，第四管腳接電源正極。
5. 如權利要求1?4所述的基于陽極鍵合封裝的壓阻式加速度傳感器，其特征在于所 述的硅基為η型（100)硅片。
6. 如權利要求1?4所述的基于陽極鍵合封裝的壓阻式加速度傳感器，其特征在于所 述的絕緣鈍化層上方沉積的非晶硅的厚度為2?4 μ m。
7. 如權利要求1所述的基于陽極鍵合封裝的壓阻式加速度傳感器的制造方法，其特征 在于所述的制造方法按如下步驟進行： a) 取娃片作為娃基，雙面拋光，清洗，先雙面沉積一層二氧化娃，再雙面沉積一層氮化 硅； b) 正面干法刻蝕氮化硅、二氧化硅至硅基頂面； c) 正面熱氧長一層二氧化硅保護層，正面光刻膠作掩膜光刻出壓阻式加速度傳感器的 壓阻區(qū)域，然后注入淡硼，形成淡硼擴散壓阻，去除光刻膠； d) 正面光刻膠作掩膜光刻出濃硼導線區(qū)域，并在淡硼擴散壓阻區(qū)域光刻出濃硼歐姆接 觸區(qū)域，然后注入濃硼，形成硅基內(nèi)部的濃硼導線，以及在淡硼擴散壓阻內(nèi)部形成濃硼歐姆 接觸區(qū)，去除光刻膠，退火； e) 先雙面沉積一層二氧化娃，再雙面沉積一層氮化娃，正面的二氧化娃層和氮化娃層 一起作為絕緣鈍化層； f) 正面光刻膠作掩膜光刻出分片槽區(qū)域，干法RIE刻蝕氮化硅、二氧化硅至硅基頂面， 露出分片槽區(qū)域硅基； g) 正面沉積一層非晶硅，在分片槽區(qū)域非晶硅與硅基直接接觸； h) 正面光刻膠作掩膜光刻出傳感器工作區(qū)域以及金屬管腳區(qū)域圖形，RIE刻蝕非晶硅 至氮化硅層，去除光刻膠； i) 正面光刻膠作掩膜光刻出引線孔，干法RIE刻蝕氮化硅、二氧化硅層至硅基頂面，去 除光刻膠，形成引線孔； j) 正面沉積金屬導線層，正面光刻膠作掩膜光刻出金屬導線及金屬管腳圖形，腐蝕沒 有光刻膠覆蓋區(qū)域的金屬，去除光刻膠，合金化處理，形成金屬導線及金屬管腳； k) 背面光刻膠作掩膜光刻出第一次腐蝕硅窗口，RIE刻蝕氮化硅、二氧化硅至硅基底 面，去除光刻膠； l) 背面氮化娃、二氧化娃層作掩膜第一次濕法腐蝕娃基形成凹槽； m) 背面光刻膠作掩膜光刻出第二次腐蝕硅窗口，RIE刻蝕氮化硅、二氧化硅至硅基底 面，去除光刻膠； η)背面氮化硅、二氧化硅層作掩膜第二次濕法腐蝕硅基形成壓阻式加速度傳感器背 腔； 〇)干法RIE刻蝕背面剩余的氮化硅、二氧化硅至硅基底面，背面進行硅-玻璃陽極鍵 合； Ρ)正面光刻膠作掩膜光刻出懸臂梁釋放圖形，DRIE刻穿氮化硅層、二氧化硅層以及硅 基釋放出壓阻式加速度傳感器懸臂梁結構，去除光刻膠； q) 正面進行非晶硅-玻璃陽極鍵合； r) 劃片，實現(xiàn)單個芯片的封裝，劃片分兩次完成：第一次劃片，去除金屬管腳上方玻 璃，第二次劃片劃去分片槽中結構，分離單個芯片，完成封裝。
8. 如權利要求7所述的基于陽極鍵合封裝的壓阻式加速度傳感器的制造方法，其特 征在于步驟〇)中背面進行硅-玻璃陽極鍵合的工藝參數(shù)為：電壓300?500V，電流15? 20mA，溫度 300 ?400°C，壓力 2000 ?3000N，時間 5 ?lOmin。
9. 如權利要求7所述的基于陽極鍵合封裝的壓阻式加速度傳感器的制造方法，其特 征在于步驟q)中正面進行非晶硅-玻璃陽極鍵合的工藝參數(shù)為：電壓450?1000V，電流 I5 ?25mA，溫度 3〇0 ?400°C，壓力 2〇00 ?3〇OON，時間 I5 ?25min。
【文檔編號】G01P15/12GK104062463SQ201410263793
【公開日】2014年9月24日 申請日期:2014年6月13日 優(yōu)先權日:2014年6月13日
【發(fā)明者】蔣恒, 孫笠, 董健 申請人:浙江工業(yè)大學