專利名稱：包括物理不可再生功能單元的硅集成電路以及用于測(cè)試這種電路的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括物理不可復(fù)制功能單元(function)的硅集成電路，以及基于可靠性測(cè)試來(lái)選擇這種電路的方法。它尤其適用于加密電路和電子部件的認(rèn)證(authentication)令頁(yè)域。
背景技術(shù)：
對(duì)于眾多的應(yīng)用來(lái)說(shuō)，有用的是能夠明確識(shí)別電子芯片或集成電路。現(xiàn)有技術(shù)中所提出的解決方案尤其可以從一系列由相同生產(chǎn)設(shè)施所生成的電路之中區(qū)分給定電路。因此，將PUF型(由表達(dá)“物理不可克隆功能單元”得到的縮寫)的物理不可復(fù)制功能單元并入集成電路中，能生成專用于所述電路的唯一簽名。這種簽名可用于實(shí)施電子系統(tǒng)認(rèn)證機(jī)制。 這種唯一簽名也可以用作專用于電路的唯一加密密鑰。在這種情況下，不需要在集成電路中存儲(chǔ)密鑰。簽名由電路直接生成。不需要人為干預(yù)，就改善了對(duì)攻擊(尤其是觀察攻擊型)的抵御?，F(xiàn)有技術(shù)中存在著各種實(shí)現(xiàn)PUF功能單元的方式。因此，R. Pappu的題為PhysicalOne-Way Functions,馬薩諸塞州理工學(xué)院博士學(xué)位論文,2001年3月的文章描述了什么構(gòu)成了光學(xué)PUF。光學(xué)PUF由包括能使激光偏離的隨機(jī)分散顆粒的透明材料構(gòu)成。也使用涂層PUF。在 P. Tuyls, B. Skoric 和 T. Kevenaar 的題為Security with Noisy Data: Private Biometrics,Secure Key Storage andAnti-Counterfeiting, Secaucus, NJ USA: Springer-Verlag New York, 2007 的文章中描述了這種類型的PUF。在這種情況下，不透明材料隨機(jī)摻雜有電介質(zhì)顆粒并位于集成電路之上。被稱為硅PUF的PUF系列使用由制造集成電路的方法所引入的結(jié)構(gòu)不一致性(structural incoherency)。構(gòu)成所述電路的導(dǎo)線與晶體管之間的分散度(dispersion)的差異在不同電路之間非常顯著，即使它們形成相同片的部分。這個(gè)系列尤其包括判優(yōu)器PUF、環(huán)型振蕩器PUF和SRAM PUF。硅PUF可以在ASIC或FPGA電路中實(shí)現(xiàn)而無(wú)需任何技術(shù)修改。在B. Gassend, D. E. Clarke, M. van Dijk 和 S. Devadas 的題為 Silicon physicalrandom functions, ACM Conference on Computer and Communications Security,2002, pages 148-160的文章中描述了判優(yōu)器PUF。在這種類型的PUF中，通過(guò)沿延遲電路的兩個(gè)路徑傳播同一個(gè)信號(hào)，兩個(gè)電路是截然不同的，并且可借助于控制字來(lái)配置。判優(yōu)器比較由這兩個(gè)傳播產(chǎn)生的兩個(gè)信號(hào)之間的延遲，并且這個(gè)比較的結(jié)果終結(jié)于(culminatein)集成電路的簽名。這種類型的PUF的缺點(diǎn)之一是在延遲方面必須平衡使路徑參數(shù)化的元件，從而加大了它們的設(shè)計(jì)難度。具有環(huán)形振蕩器對(duì)的PUF也是硅PUF。在G. E. Suh和S. Devadas的題為Physical unclonable functions for device authentication and secret keygeneration, DAC, 2007, pages 9-14的文章中描述了它們。比較了由相同環(huán)形振蕩器對(duì)所生成的頻率。這種比較的結(jié)果終結(jié)于集成電路的簽名。環(huán)形振蕩器的缺點(diǎn)是所述振蕩器對(duì)所謂的二階效應(yīng)(諸如，例如與振蕩器之間的相互耦合或在攻擊期間振蕩器上所引入的干擾有關(guān)的效應(yīng))敏感。

發(fā)明內(nèi)容
本發(fā)明的目的尤其是減輕上述缺點(diǎn)。為此目的，本發(fā)明的主題是硅集成電路，其包括能生成專用于所述電路的簽名的物理不可復(fù)制功能單元LPUF。所述功能單元包括環(huán)形振蕩器，其包括信號(hào)e所經(jīng)過(guò)的回路，所述回路由反相門以及互相串聯(lián)連接的N個(gè)拓?fù)浣Y(jié)構(gòu)相同的滯后鏈形成，滯后鏈包括互相串聯(lián)連接的M個(gè)延遲元件。它還包括控制模塊，其生成N個(gè)控制字，所述字用于配置由滯后鏈在經(jīng)過(guò)滯后鏈的信號(hào)e上所引入的延遲的值。它還包括測(cè)量模塊，其在更新控制字之后，在最后一個(gè)滯后鏈的輸出處測(cè)量信號(hào)的頻率。它還包括用于從頻率測(cè)量值推導(dǎo)構(gòu)成電路的簽名的位的裝置。例如，電路是ASIC電路或FPGA。根據(jù)一個(gè)實(shí)施例，簽名用作加密密鑰。根據(jù)另一實(shí)施例，簽名用于其認(rèn)證。例如,延遲元件包括用于根據(jù)至少兩個(gè)截然不同的路徑來(lái)操控(steering)信號(hào)經(jīng)過(guò)它們，路徑引入專用于其的延遲值，由至少一個(gè)屬于控制字的位來(lái)控制所述操控。根據(jù)本發(fā)明的一個(gè)方面，由控制字的級(jí)聯(lián)(concatenation)構(gòu)成的挑戰(zhàn)(challenge)字出現(xiàn)在控制模塊的輸入處，所述模塊基于所述字生成組合，以便配置滯后鏈。例如，根據(jù)對(duì)控制字的各種組合的所測(cè)量的頻率的分級(jí)來(lái)確定所述簽名的位。例如，根據(jù)兩個(gè)測(cè)量的頻率值之間的估計(jì)的差來(lái)確定所述簽名的位，所測(cè)量的頻率值對(duì)應(yīng)于控制字的組合。例如，根據(jù)兩個(gè)估計(jì)的頻差之間的比值來(lái)確定所述簽名的位。在一個(gè)實(shí)施例中，電路包括隨機(jī)數(shù)發(fā)生器，使用所生成的數(shù)字以便選擇測(cè)量對(duì)應(yīng)于控制字的組合的頻率的順序。例如，電路包括至少一個(gè)奇偶校驗(yàn)位，使用這種位來(lái)修正所生成的帶有誤差的簽名位。本發(fā)明的主題還在于測(cè)試包括物理不可復(fù)制功能單元LPUF的集成電路的方法。將步驟連續(xù)應(yīng)用于所測(cè)試的電路，以便選擇可以以選擇的可靠性等級(jí)生成專用于所述電路的簽名的電路，這些步驟對(duì)應(yīng)于選擇參數(shù)T和Th來(lái)配置測(cè)試以及海明(Hamming)距離至少等于預(yù)定值HD的控制字的B組合；隨后是測(cè)量階段，在測(cè)量階段期間測(cè)量值表示電路的簽名位的代表性的數(shù)量，直到每個(gè)簽名位進(jìn)行了 T次測(cè)量，累積T次測(cè)量以便決定對(duì)應(yīng)位是否是不確定的，在與至少一個(gè)從參數(shù)Th的值推導(dǎo)出的值比較之后作出決定，根據(jù)所檢測(cè)的不確定位的數(shù)量來(lái)選擇所測(cè)試的電路。根據(jù)一種實(shí)施方式，該方法包括確定未選擇電路的概率的步驟，所述概率使用以、下表達(dá)式來(lái)確定
權(quán)利要求
1.一種硅集成電路，包括允許生成專用于所述電路的簽名的物理不可復(fù)制功能單元LPUF，所述功能單元的特征在于其包括 -環(huán)形振蕩器，其包括信號(hào)e所經(jīng)過(guò)的回路(502)，所述回路由互相串聯(lián)連接的N個(gè)拓?fù)浣Y(jié)構(gòu)相同的滯后鏈(500，501)和反相門(503)形成，所述滯后鏈(500，501)包括互相串聯(lián)連接的M個(gè)延遲元件(506,507); -控制模塊(505 )，其生成N個(gè)控制字(C1, C2)，所述字用于配置由所述滯后鏈在經(jīng)過(guò)所述滯后鏈的信號(hào)e上所引入的延遲的值； -測(cè)量模塊(504)，其在更新所述控制字之后，在最后一個(gè)滯后鏈(501)的輸出處測(cè)量所述信號(hào)的頻率； -用于從頻率測(cè)量推導(dǎo)構(gòu)成所述電路的所述簽名的位的裝置。
2.根據(jù)權(quán)利要求I所述的電路，其特征在于所述電路是ASIC或FPGA。
3.根據(jù)權(quán)利要求I和2中的任一項(xiàng)所述的電路，其特征在于所述簽名用作加密密鑰。
4.根據(jù)權(quán)利要求I和2中的任一項(xiàng)所述的電路，其特征在于所述簽名用于其認(rèn)證。
5.根據(jù)前述權(quán)利要求中的任一項(xiàng)所述的電路，其特征在于所述延遲元件包括用于根據(jù)至少兩個(gè)截然不同的路徑(403，404)來(lái)操控(400)經(jīng)過(guò)它們的信號(hào)(ei,p的裝置，其中路徑引入對(duì)其而言特定的延遲值(屯,/1，屯,/)，由至少一個(gè)屬于控制字的位(Ci, p來(lái)控制所述操控。
6.根據(jù)前述權(quán)利要求中的任一項(xiàng)所述的電路，其特征在于由控制字的級(jí)聯(lián)構(gòu)成的挑戰(zhàn)字出現(xiàn)在所述控制模塊(505)的輸入處，所述模塊基于所述字生成組合，以便配置所述滯后鏈(500，501)。
7.根據(jù)前述權(quán)利要求中的任一項(xiàng)所述的電路，其特征在于根據(jù)對(duì)所述控制字的各種組合的所測(cè)量的頻率的分級(jí)來(lái)確定所述簽名的位。
8.根據(jù)權(quán)利要求I至6中的任一項(xiàng)所述的電路，其特征在于根據(jù)兩個(gè)測(cè)量的頻率值之間的估計(jì)的差(6,)來(lái)確定所述簽名的位，所測(cè)量的頻率值對(duì)應(yīng)于控制字的組合。
9.根據(jù)權(quán)利要求I至6中的任一項(xiàng)所述的電路，其特征在于根據(jù)兩個(gè)估計(jì)的頻差(6 j)之間的比值來(lái)確定所述簽名的位。
10.根據(jù)前述權(quán)利要求中的任一項(xiàng)所述的電路，其特征在于其包括隨機(jī)數(shù)發(fā)生器，所生成的數(shù)用于選擇測(cè)量對(duì)應(yīng)于所述控制字的組合的頻率的順序。
11.根據(jù)前述權(quán)利要求中的任一項(xiàng)所述的電路，其特征在于其包括至少一個(gè)奇偶校驗(yàn)位，這種位用于糾正所述簽名的生成有誤差的位。
12.—種測(cè)試集成電路的方法，所述集成電路包括根據(jù)權(quán)利要求I至11中的任一項(xiàng)所述的物理不可復(fù)制功能單元LPUF，其特征在于將一系列步驟應(yīng)用于所測(cè)試的電路以便選擇可以以選擇的可靠性等級(jí)生成專用于所述電路的簽名的電路，這些步驟對(duì)應(yīng)于 -選擇參數(shù)T和Th (1000)來(lái)配置所述測(cè)試以及海明距離至少等于預(yù)定值HD的控制字的B組合； -測(cè)量階段(1003)，在所述測(cè)量階段期間測(cè)量表示所述電路的簽名位的代表性的數(shù)量(& )，直到每個(gè)簽名位進(jìn)行了 T次測(cè)量，累積所述T次測(cè)量以便決定對(duì)應(yīng)位是否是不確定的，在與至少一個(gè)從所述參數(shù)Th的值推導(dǎo)出的值比較之后作出所述決定，根據(jù)所檢測(cè)的不確定位的數(shù)量來(lái)選擇所測(cè)試的電路。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于其包括確定不選擇電路的概率的步驟，所述概率使用以下表達(dá)式來(lái)確定
14.根據(jù)權(quán)利要求12和13中的任一項(xiàng)所述的方法，其特征在于其包括確定每個(gè)簽名位的誤差概率的步驟，所述概率使用以下表達(dá)式來(lái)確定
15.根據(jù)權(quán)利要求12至14中的任一項(xiàng)所述的方法，其特征在于如果沒有簽名位是不確定的，則選擇電路。
16.根據(jù)權(quán)利要求12至14中的任一項(xiàng)所述的方法，其特征在于當(dāng)所測(cè)試的電路的所述LPUF功能單元與基于所述電路的簽名確定其值的奇偶校驗(yàn)位相關(guān)聯(lián)時(shí)，如果不確定位的數(shù)量嚴(yán)格小于2，則選擇所述電路。
17.根據(jù)權(quán)利要求12至16中的任一項(xiàng)所述的方法，其特征在于在溫度基本上等于+70 V且所述電路的電源電壓基本上比額定電源電壓低5 %的條件下，測(cè)量S2和O 2的值(1002)，在相同條件下進(jìn)行所述測(cè)量階段(1003)。
18.一種實(shí)現(xiàn)根據(jù)權(quán)利要求13至17中的任一項(xiàng)所述的方法的測(cè)試系統(tǒng)，其特征在于其包括配備有用戶界面(1104)以及可以控制測(cè)量探頭(1106，1107)的設(shè)備項(xiàng)(1101)的計(jì)算機(jī)(1105)，所述探頭的功能是收集表示所述簽名位且由所測(cè)試的電路(1103)產(chǎn)生的代表性的數(shù)量( )的測(cè)量值，其后由所述計(jì)算機(jī)(1105)來(lái)執(zhí)行與該階段相關(guān)聯(lián)的處理操作，并將其顯示在所述計(jì)算機(jī)(1105 )的界面(1104)上。
全文摘要
本發(fā)明的主題是硅集成電路，包括能生成專用于所述電路的簽名的物理不可復(fù)制功能單元LPUF。所述功能單元包括環(huán)形振蕩器，其包括信號(hào)e所經(jīng)過(guò)的回路(502)，所述回路由互相串聯(lián)連接的N個(gè)拓?fù)浣Y(jié)構(gòu)相同的滯后鏈(500，501)和反相門(503)形成，滯后鏈(500，501)包括互相串聯(lián)連接的M個(gè)延遲元件(506,507)。所述功能單元還包括控制模塊(505)，其生成N個(gè)控制字(C1,C2)，所述字用于配置由滯后鏈在經(jīng)過(guò)滯后鏈的信號(hào)e上所引入的延遲的值。測(cè)量模塊(504)在更新所述控制字之后，在最后一個(gè)滯后鏈(501)的輸出處測(cè)量信號(hào)的頻率，并且一裝置使得可以從頻率測(cè)量值推導(dǎo)構(gòu)成電路的簽名的位。本發(fā)明的主題還在于用于測(cè)試這種電路的方法和系統(tǒng)。
文檔編號(hào)G01R31/317GK102762994SQ201180010046
公開日2012年10月31日 申請(qǐng)日期2011年1月10日 優(yōu)先權(quán)日2010年1月18日
發(fā)明者J-L·當(dāng)熱 申請(qǐng)人:法國(guó)電信教育集團(tuán)-巴黎電信學(xué)院