專利名稱：一種判定pmosfet器件硼穿通的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別是涉及ー種判定PMOSFET (P型金屬氧化層半導(dǎo)體場效晶體管)器件硼穿通的方法。
背景技術(shù)：
隨著柵氧化層厚度的日益減薄，硼穿通問題變得越來越嚴(yán)重。當(dāng)MOSFET的柵氧厚度減薄到3nm以下，穿過薄氧化層的硼穿通對器件性能的影響成為深亞微米制程中的關(guān)鍵性問題。特別是在表面溝道器件中，非常容易出現(xiàn)硼穿通現(xiàn)象。P型多晶硅作為柵電極的表面溝道PMOSFET對于硼穿通的發(fā)生特別敏感。P型多晶硅柵電極中的硼雜質(zhì)能夠擴(kuò)散進(jìn)入薄柵氧化層并到達(dá)MOSFET的溝道區(qū)域，從而使晶體管的性能發(fā)生改變，包括閾值電壓漂移，電容-電壓曲線變形，漏電流增加以及柵氧可靠性降低等。因此，防止硼穿通對于獲得高可靠性的MOSFET尤為重要。為了在減小硼穿通的影響，需要明確多晶硅柵電極中硼穿通與柵氧厚度之間的關(guān)系。業(yè)界通常采用SIMS (Secondary Ion Mass Spectrometry次級離子質(zhì)譜法)檢測器件中硼離子的濃度，以此為依據(jù)判定是否發(fā)生硼穿通。然而，這種分析方式難以精確界定硼穿通發(fā)生的臨界濃度，不能快速準(zhǔn)確評估對器件電性能的影響。硼穿通的判定還可通過制備具有相同結(jié)構(gòu)的P型多晶硅柵電極PMOSFET與N型多晶硅柵電極PM0SFET，依據(jù)閾值電壓之間的關(guān)系來進(jìn)行。如果沒有發(fā)生硼穿通，閾值電壓的差值等于功函數(shù)之差，而如果閾值電壓差值大于功函數(shù)之差則表明發(fā)生了硼穿通。但是，這個差值取決于多晶硅的摻雜濃度，并不是ー個常數(shù)。因此，實際制備過程中確定不同類型多晶硅柵電極功函數(shù)之差存在一定難度。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供ー種判定PMOSFET器件硼穿通的方法能界定硼穿通發(fā)生的臨界濃度，能快速準(zhǔn)確的判定是否發(fā)生硼穿通。為解決上述技術(shù)問題，本發(fā)明判定PMOSFET器件硼穿通的包括(I)采用相同的エ藝流程和參數(shù)制造多組具有不同柵氧化層厚度的PM0SFET，每組包含兩個多晶硅柵電極摻雜過程中采用類型相反離子注入其它結(jié)構(gòu)完全相同PM0SFET，形成P型多晶硅柵極PMOSFET和N型多晶硅柵極PMOSFET ；(2)測量不同柵氧化層厚度的P型多晶硅柵極PMOSFET和N型多晶硅柵極PMOSFET的閾值電壓；(3)根據(jù)測得P型多晶硅柵極PMOSFET和N型多晶硅柵極PMOSFET其各自的閾值電壓與其各自柵氧化層厚度之間的關(guān)系制作閾值電壓與柵氧化層厚度關(guān)系圖；(4)沿N型多晶硅柵極PMOSFET的閾值電壓值添加趨勢線，將趨勢線整體平移至P型多晶硅柵極PMOSFET的閾值電壓值位置；P型多晶硅柵極PMOSFET的閾值電壓值位于平移后的趨勢線上，判定該氧化層厚度的P型多晶硅柵極PMOSFET沒有發(fā)生硼穿通；某一柵氧化層厚度下P型多晶硅柵極PMOSFET的閾值電壓偏離平移后的趨勢線，判定這ー柵氧化層厚度的P型多晶硅柵極PMOSFET發(fā)生了硼穿通。在實施步驟(I)時，在多晶硅柵電極摻雜過程中分別注入P型和N型雜質(zhì)離子，如分別注入硼離子和磷離子。本發(fā)明的判定PMOSFET器件硼穿通的方法能界定硼穿通發(fā)生的臨界濃度，能快速準(zhǔn)確的判定是否發(fā)生硼穿通。


下面結(jié)合附圖與具體實施方式
對本發(fā)明作進(jìn)ー步詳細(xì)的說明圖1是本發(fā)明的流程圖。圖2是本發(fā)明實施例中制作的P型多晶硅柵極PMOSFET結(jié)構(gòu)示意圖。圖3是本發(fā)明實施例中制作的N型多晶硅柵極PMOSFET結(jié)構(gòu)示意圖。圖4是本發(fā)明實施例中閾值電壓與柵氧化層厚度關(guān)系示意圖。圖5是圖4添加趨勢線并將趨勢線平移的示意圖。附圖標(biāo)記說明

I是P型襯底2是N型阱3是淺溝槽隔離 4是柵氧化層5是P型源漏注入 6是側(cè)墻7是P型多晶娃 8是N型多晶娃。
具體實施例方式如圖1所示，本發(fā)明判定PMOSFET器件硼穿通方法的ー實施例，包括(I)采用相同的エ藝流程和參數(shù)制造4組具有不同柵氧化層厚度的PM0SFET，如圖
2、圖3所示，每組包含兩個多晶硅柵電極摻雜過程中采用類型相反離子注入其它結(jié)構(gòu)完全相同PM0SFET，本實施例中在多晶硅柵電極摻雜分別注入P型和N型雜質(zhì)離子，本實施例中分別注入硼離子和磷離子形成P型多晶硅柵極PMOSFET和N型多晶硅柵極PMOSFET ；(2)測量不同柵氧化層厚度的P型多晶硅柵極PMOSFET和N型多晶硅柵極PMOSFET的閾值電壓；(3)如圖4所示，根據(jù)測得P型多晶硅柵極PMOSFET和N型多晶硅柵極PMOSFET其各自的閾值電壓與其各自柵氧化層厚度之間的關(guān)系制作閾值電壓與柵氧化層厚度關(guān)系圖；(4)如圖5所示，沿各N型多晶硅柵極PMOSFET的閾值電壓值添加趨勢線，將趨勢線整體平移至P型多晶硅柵極PMOSFET的閾值電壓值位置；第一至第三組的P型多晶硅柵極PMOSFET的閾值電壓值位于平移后的趨勢線上，判定沒有發(fā)生硼穿通；第四組的P型多晶硅柵極PMOSFET的閾值電壓值偏離平移后的趨勢線上，判定這一柵氧化層厚度的P型多晶硅柵極PMOSFET發(fā)生了硼穿通。以上通過具體實施方式
和實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種判定PMOSFET器件硼穿通的方法，其特征是，包括以下步驟 (1)采用相同的工藝流程和參數(shù)制造多組具有不同柵氧化層厚度的PM0SFET，每組包含兩個多晶硅柵電極摻雜過程中采用類型相反離子注入其它結(jié)構(gòu)完全相同PM0SFET，形成P型多晶硅柵極PMOSFET和N型多晶硅柵極PMOSFET ； (2)測量不同柵氧化層厚度的P型多晶硅柵極PMOSFET和N型多晶硅柵極PMOSFET的閾值電壓； (3)根據(jù)測得P型多晶硅柵極PMOSFET和N型多晶硅柵極PMOSFET其各自的閾值電壓與其各自柵氧化層厚度之間的關(guān)系制作閾值電壓與柵氧化層厚度關(guān)系圖； (4)沿N型多晶硅柵極PMOSFET的閾值電壓值添加趨勢線，將趨勢線整體平移至P型多晶硅柵極PMOSFET的閾值電壓值位置； P型多晶硅柵極PMOSFET的閾值電壓值位于平移后的趨勢線上，判定該氧化層厚度的P型多晶硅柵極PMOSFET沒有發(fā)生硼穿通； 某一柵氧化層厚度下P型多晶硅柵極PMOSFET的閾值電壓偏離平移后的趨勢線，判定這一柵氧化層厚度的P型多晶硅柵極PMOSFET發(fā)生了硼穿通。
2.如權(quán)利要求1所述判定硼穿通的方法，其特征是實施步驟(I)時，在多晶硅柵電極摻雜過程中分別注入P型雜質(zhì)離子和N型雜質(zhì)離子。
3.如權(quán)利要求2所述判定硼穿通的方法，其特征是實施步驟(I)時，在多晶硅柵電極摻雜過程中分別注入硼離子和磷離子。
全文摘要
本發(fā)明公開了一種判定PMOSFET器件硼穿通的方法，包括采用相同的工藝流程和參數(shù)制造多組具有不同柵氧化層厚度的PMOSFET，每組包含兩個多晶硅柵電極摻雜過程中采用類型相反離子注入其它結(jié)構(gòu)完全相同PMOSFET，形成P型多晶硅柵極PMOSFET和N型多晶硅柵極PMOSFET；測量不同柵氧化層厚度PMOSFET的閾值電壓；根據(jù)測得PMOSFET其各自的閾值電壓與其各自柵氧化層厚度之間的關(guān)系制作關(guān)系圖；沿N型多晶硅柵極PMOSFET的閾值電壓值添加趨勢線，將趨勢線整體平移至P型多晶硅柵極PMOSFET的閾值電壓值位置；通過P型多晶硅柵極PMOSFET的閾值電壓值是否偏離平移后的趨勢線判定是否發(fā)生硼穿通。本發(fā)明的判定PMOSFET器件硼穿通的方法能界定硼穿通發(fā)生的臨界濃度，能快速準(zhǔn)確的判定是否發(fā)生硼穿通。
文檔編號G01R31/26GK103033730SQ20111030318
公開日2013年4月10日 申請日期2011年10月10日 優(yōu)先權(quán)日2011年10月10日
發(fā)明者羅嘯, 石晶, 錢文生, 胡君 申請人:上海華虹Nec電子有限公司