專利名稱：半導體裝置、半導體測試裝置和半導體裝置的測試方法
技術領域：
本發(fā)明涉及半導體裝置、半導體測試裝置和半導體裝置的測試方法，涉及具備數(shù)字模擬變換器(以下稱為DAC)的半導體裝置、進行 其測試的半導體測試裝置和半導體裝置的測試方法的改進，特別是涉 及在進行具有多個DAC的半導體裝置的測試時可使其測試變得容易 的方法。
背景技術：
伴隨半導體工藝的進步，可在同一半導體集成電路內安裝多個 DAC。在安裝多個DAC的半導體集成電路的測試中，在所安裝的DAC 的個數(shù)多的情況或其解像度高(分辨率高)的情況下，存在測試時間 變長的趨勢。以前，作為縮短這種半導體集成電路的測試時間的方法之一，有 對DAC的輸出使用模擬數(shù)字變換器(以下稱為ADC)來實施測試的 方法，但由于在高解像度的DAC的測試中比DAC精度高的ADC成 為必要，所以存在安裝了這些ADC的半導體集成電路的電路規(guī)模變 大的問題。除此以外，如在專利文獻1或作為其公開公報的專利文獻2中公 開了的那樣，有使用比較器進行三個以上的DAC的比較并根據(jù)其比 較結果來進行判斷的方式。專利文獻l:日本專利申請?zhí)毓?4-9771號公報 專利文獻2:日本專利申請?zhí)亻_昭61-16624號公凈艮發(fā)明內容(發(fā)明要解決的問題)但是，在專利文獻1或專利文獻2中示出的現(xiàn)有例的方法是檢測 在實際工作中的系統(tǒng)、即正常地工作的系統(tǒng)中是否產生了故障的方 法，該方法不提供判斷出廠前的半導體集成電路是否是合格品的測試 方法。也就是說，由于在該專利文獻1或專利文獻2中示出的現(xiàn)有例的 方法必須有三個以上的DAC，此外以在三個以上的DAC中不同時存 在故障為前提，所以該現(xiàn)有例的方法不適合于以進行出廠前的合格品 的判斷為目的的半導體集成電路的測試方式。此外，由于在該專利文獻l或專利文獻2中示出的現(xiàn)有例的方法是重復進行下述工作的方法固定提供給三個以上的DAC中的第奇數(shù)個DAC的數(shù)字輸入值，使提供給第偶數(shù)個DAC的數(shù)字輸入值從其最小值起到最大值依次各增加"l"，比較第奇數(shù)個DAC與第偶數(shù)個的DAC的輸出，然后，在使提供給第奇數(shù)個DAC的數(shù)字輸入值增加"l"之后，再次使提供給第偶數(shù)個DAC的數(shù)字輸入值從其最小值起到最大值依次各增加"l，，，比較第奇數(shù)個DAC與第偶數(shù)個的DAC的輸出，因此故障檢測效率差，不適合測試的高速化。本發(fā)明是為了解決上述這樣的問題而進行的，其目的在于提供這 樣的半導體裝置、半導體測試裝置和半導體裝置的測試方法，該半導體裝置具備可實現(xiàn)安裝兩個以上的DAC的半導體集成電路的測試的 高速化的或可單獨進行半導體集成電路的測試的DAC。 (用于解決問題的方法)為了解決上述問題，根據(jù)本發(fā)明的第一方面的半導體裝置的特征 在于，具備兩個以上的數(shù)字模擬變換器(以下稱為DAC);設定輸 入給上述兩個以上的DAC中的至少兩個DAC的數(shù)字輸入值的設定 部；以及對從上述至少兩個DAC輸出的模擬輸出值的大小進行相互 比較并輸出該比較結果的比較部。此外，根據(jù)本發(fā)明的第二方面的半導體裝置的特征在于在第一方面的發(fā)明中所述的半導體裝置中，上述設定部包括存儲程序的存儲器和按照該存儲器中存儲了的上述程序控制輸入給上述至少兩個DAC的數(shù)字輸入值的CPU。此外，根據(jù)本發(fā)明的第三方面有關的半導體裝置的特征在于在 第一方面的發(fā)明中所述的半導體裝置中，還具備根據(jù)上述比較結果判 斷上述至少兩個DAC的合格、不合格的判斷部。此外，根據(jù)本發(fā)明的第四方面的半導體裝置的特征在于在第一 方面的發(fā)明中所述的半導體裝置中，還具備生成控制輸入給至少兩個 DAC的數(shù)字輸入值的模式的模式生成部。此外，根據(jù)本發(fā)明的第五方面的半導體裝置的特征在于在第一 方面的發(fā)明中所述的半導體裝置中，還具備對從上述至少兩個DAC 輸出的模擬輸出值進行附加偏移的校正的偏移校正部。此外，根據(jù)本發(fā)明的第六方面的半導體裝置的特征在于在第一 方面的發(fā)明中所述的半導體裝置中，還具備對輸入給上述至少兩個 DAC的數(shù)字輸入值進行附加偏移的校正的偏移校正部。此外，根據(jù)本發(fā)明的第七方面的半導體測試裝置是一種進行具備 兩個以上的DAC的半導體裝置是否合格的判斷測試的裝置，其特征 在于，具備控制上述至少兩個DAC的控制部；對從上述至少兩個 DAC輸出的模擬輸出值的大小進行相互比較的比較部；以及根據(jù)由該 比較部得到的比較結果判斷該至少兩個DAC的合格、不合格的判斷 部。此外，根據(jù)本發(fā)明的第八方面的半導體測試裝置的特征在于在 第七方面的發(fā)明中所述的半導體測試裝置中，上述控制部控制輸入給 兩個上述DAC的數(shù)字輸入值，以使從兩個上述DAC輸出的模擬輸出 值的比較結果的輸出信號成為交替地倒相的值。此外，根據(jù)本發(fā)明的第九方面的半導體測試裝置的特征在于在 第七方面的發(fā)明中所述的半導體測試裝置中，上述比較部包括同時比 較多對的從上述DAC輸出的模擬輸出值彼此的多個比較部。此外，根據(jù)本發(fā)明的第十方面的半導體測試裝置的特征在于在 第七方面的發(fā)明中所述的半導體測試裝置中，上述比較部包括同時比較從上述至少兩個以上的DAC中的1個DAC輸出的模擬輸出值與剩 下的DAC的模擬輸出值的大小的多個比較部。此外，根據(jù)本發(fā)明的第十一方面的半導體測試裝置的特征在于 在第七方面的發(fā)明中所述的半導體測試裝置中，上述判斷部根據(jù)由上 述比較部得到的比較結果是否與既定的模式一致來判斷上述兩個 DAC的合格、不合格。此外，根據(jù)本發(fā)明的第十二方面的半導體測試裝置的特征在于 在第十一方面的發(fā)明中所述的半導體測試裝置中，上述既定的模式是 由交替地倒相的值構成的模式，上述判斷部通過判斷由上述比較部得 到的比較結果是否成為上述交替地倒相的值來判斷上述至少兩個 DAC的合格、不合格。此外，根據(jù)本發(fā)明的第十三方面的半導體裝置的測試方法是一種 具備兩個以上的DAC的半導體裝置的測試方法，其特征在于，包含 下述工序控制任意的兩個上述DAC的控制工序；對從任意的兩個 上述DAC輸出的模擬輸出值的大小進行相互比較的比較工序；以及 根據(jù)由該比較工序得到的比較結果來判斷該任意的兩個DAC的合格、 不合格的判斷工序。此外，根據(jù)本發(fā)明的第十四方面的半導體裝置的測試方法的特征 在于在第十三方面的發(fā)明中所述的半導體裝置的測試方法中，上述 控制工序控制輸入給兩個上述DAC的數(shù)字輸入值，以使從兩個上述 DAC輸出的模擬輸出值的比較結果的輸出信號成為交替地倒相的值。此外，根據(jù)本發(fā)明的第十五方面的半導體裝置的測試方法的特征在于在第十三方面的發(fā)明中所述的半導體裝置的測試方法中，上述 判斷工序通過判斷由上述比較工序得到的比較結果是否成為交替地 倒相的值來判斷至少兩個上述DAC的合格、不合格。此外，根據(jù)本發(fā)明的第十六方面的半導體裝置的測試方法是一種 具備兩個以上的DAC的半導體裝置的測試方法，其特征在于，包含 下述工序利用直接測試其模擬輸出值的方法只測試上迷兩個以上的 DAC中的任意的1個DAC的第l測試工序；以及第2測試工序，該第2測試工序包含控制上述兩個以上的DAC中的任意的兩個DAC 的數(shù)字輸入值的控制工序，對從上述任意的兩個DAC輸出的模擬輸 出值的大小進行相互比較的比較工序，以及根據(jù)由該比較工序得到的 比較結果來判斷該任意的兩個DAC的合格、不合格的判斷工序，并 通過對由上述笫1測試工序判斷為合格品的上迷任意的1個DAC的 模擬輸出值與上述兩個以上的DAC中的其它的1個DAC的模擬輸出 值進行相互比較來測試上述其它的1個DAC。此外，根據(jù)本發(fā)明的第十七方面的半導體裝置的測試方法的特征 在于在第十六方面的發(fā)明中所述的半導體裝置的測試方法中，上述 控制工序還包含使上述任意的1個DAC和上述其它的1個DAC中的 某一個DAC的全部的模擬輸出值在正和負中的某一個的同一方向上 錯開任意的模擬值的偏移工序。此外，根據(jù)本發(fā)明的第十八方面的半導體裝置的測試方法的特征 在于在第十六方面的發(fā)明中所述的半導體裝置的測試方法中，在測 試對于同一的數(shù)字輸入值模擬輸出值不同的任意的第1DAC和任意 的第2DAC時，上述控制工序包含使上述第1 DAC的數(shù)字輸入值 增加或減少以使上述第1 DAC的模擬輸出值接近于上述第2 DAC的 模擬輸出值的工序；以及將比較上迷第1 DAC的模擬輸出值與上述第 2 DAC的模擬輸出值的比較單元的比較結果倒相了的時刻的上述第1 DAC的數(shù)字輸入值與上述第2 DAC的數(shù)字輸入值的差定為偏移值的 工序，上述比較工序包含，在對上述第1 DAC的數(shù)字輸入值或上述第 2 DAC的數(shù)字輸入值提供了上述偏移值以使上述第1 DAC的模擬輸 出值接近于上述第2 DAC的模擬輸出值后，對從上述兩個DAC輸出 的模擬輸出值的大小進行相互比較的工序。 (發(fā)明的效果)按照本發(fā)明，設置設定任意的兩個DAC的數(shù)字輸入值的控制部、 比較由上述控制部設定了數(shù)字值的DAC的模擬輸出值的大小的比較 部和根據(jù)由上述比較單元輸出的比較結果的模式判斷合格、不合格的 判斷部，用上述控制部控制各自的DAC的數(shù)字值，以使得用上述比較部比較了成對的DAC的模擬值的比較結果交替地倒相，利用上述 判斷部通過上述比較結果的模式是否與交替地重復例如"O"、 "l，，等的 期待模式一致來判斷是合格品還是不合格品，因此，可以比較兩個 DAC的模擬值，由其比較結果的模式是否與期待的模式一致來判斷是 合格品還是不合格品，可以利用小規(guī)模的附加電路高速地實施具備兩 個以上的DAC的半導體集成電路的合格品判別的測試。


圖1是示出本發(fā)明的實施方式1中的半導體集成電路測試裝置直 接控制半導體集成電路內的DAC的數(shù)字輸入值的情況的結構的圖。圖2是示出上述實施方式1中的DAC的數(shù)字輸入值逐次增加"2" 的情況的設定模式和比較結果的圖。圖3是示出上述實施方式1中的以共有電阻的方式構成的多個 DAC的結構的圖。圖4 (a)是說明上述實施方式1中的DAC的積分線性誤差和微 分線性誤差的圖。圖4(b)是示出本發(fā)明的實施方式2中的DAC具有積分線性誤 差或微分線性誤差的情況的測試方法的流程圖。圖4 (c)是示出可用1臺裝置單獨執(zhí)行本發(fā)明的實施方式2中 的DAC的測試和使用比較部判斷兩個DAC的輸出的測試的半導體集 成電路測試裝置的結構的圖。圖5 (a)是示出上述分壓式DAC的結構例的圖。圖5(b)是示出本發(fā)明的實施方式3中的對DAC提供了偏移的情況的模擬值的圖。圖5(c)是示出可使參照電壓可變的分壓式DAC的結構例的圖。 圖5 (d)是示出本發(fā)明的實施方式3的半導體集成電路和半導體集成電路測試裝置的結構的圖。圖6是示出本發(fā)明的實施方式3中的DAC的數(shù)字輸入值逐次增加"l"的情況的DAC的數(shù)字值的設定模式與比較結果的圖。圖7是示出本發(fā)明的實施方式4中的偏移值檢測的步驟的圖。 圖8是示出本發(fā)明的實施方式5中的CPU控制DAC的情況的 結構的圖。圖9是示出本發(fā)明的實施方式6中的CPU控制DAC且用單個 半導體集成電路實施測試的情況的結構的圖。圖10是示出本發(fā)明的實施方式7中的專用的控制電路控制DAC 且用單個半導體集成電路來測試的情況的結構的圖。(符號說明)100半導體集成電路110選擇部120寄存器部130DAC部140開關部150比較部160半導體集成電路測試裝置170控制部180判斷部701寄存器的初始化步驟702DAC的偏移的大小判斷步驟703偏移值檢測步驟704偏移值設定步驟800半導體集成電路810CPU總線811CPU812存儲器820寄存器部830 DAC部 840開關部 850比較部860半導體集成電路測試裝置870控制部880判斷部900半導體集成電路910 CPU總線911 CPU 912存儲器 920寄存器部 930 DAC部 940開關部 950比較部980結果輸出寄存器 1000半導體集成電路1010 CPU總線1011 CPU 1012存儲器 1013 4莫式生成部 1015偏移校正部 1014控制部 1020寄存器部 1030 DAC部 1040開關部 1050比較部1080結果輸出寄存器具體實施方式
以下使用

本發(fā)明的實施方式。 (實施方式1)圖l示出本發(fā)明的實施方式l的具備數(shù)字模擬變換器的半導體集成電路。在圖1中，100是半導體集成電路，110是寄存器設定部，120 是寄存器部，130是DAC部，140是開關部，150是比較部。此外， 160是半導體集成電路測試裝置，170是控制部，180是判斷部。在本實施方式1中，半導體集成電路100具有上述寄存器設定部 110、寄存器部120、 DAC部130、開關部140和比較部150。寄存器設定部110根據(jù)來自外部的命令，選擇寄存器部120的任 意的寄存器并設定其寄存器值。寄存器部120包括寄存器1至寄存器 n(n-2m;其中，m是大于等于1的整數(shù))，設定輸入給DAC部130 的數(shù)字輸入值。DAC部130包括DAC1至DACn,將各自的數(shù)字輸入值變換為 模擬輸出值。開關部140連接構成DAC部130的任意的DAC與構成 比較部150的任意的比較部。例如，可設定為連接DAC2k-l、 DAC2k (k = 1 ~ m， 2m = n )與比較部k。150是比較部，包括比較部1至比較部m。各比較部k比較經開 關部140輸出的DACx、 DACy (x，y = l~n,其中x朽)的模擬輸出 值。此外，本實施方式1的半導體集成電路測試裝置160具有上述控 制部170和判斷部180。控制部170控制半導體集成電路100內的寄 存器設定部110和開關部140。判斷部180判斷比較部150的比較結 果。其次，說明本實施方式1的半導體集成電路測試裝置160的工作。 為了選擇測試對象的DAC，利用控制部170將開關部140設定成連接 任意的兩個DAC與比較該兩個DAC的模擬輸出值的大小的任意的比 較部。以下作為其一例，以用比較部1比較DAC1、 DAC2的模擬輸出 值的大小并用判斷部180進行是否合格的判斷為例來說明。即使對于DAC3、 DAC4的對.....DACn-l、 DACn的對，也可用同樣的步驟進行是否合格的判斷，也可并行地進行所有這些對的是否合格的判斷。本實施方式1對在輸出中具有單調增加性的DAC1和DAC2分 別供給偶數(shù)和奇數(shù)的數(shù)字輸入值，然后，分別向DAC1和DAC2供給 奇數(shù)和偶數(shù)的數(shù)字輸入值，用DAC1和DAC2的模擬輸出值的比較結 果在交替地重復了"l"、 "O"后是否與交替地重復"O"、 "l"的期待值一 致來進行檢查。即，利用控制部170，如圖2中所示，將DAC1的數(shù)字輸入值設 定為"O"，并在其半周期后，將DAC2的數(shù)字輸入值設定為"l"。設此 時的比較部l的輸出是"1，，。另夕卜，圖中的陰影示出未確定信號值是"1" 還是"O"的期間。如果在下一個第1周期中將DAC1的數(shù)字輸入值僅增加"2"而設 定為"2"，則比較部1的輸出是"O"。如果在其半周期后，將DAC2的 數(shù)字輸入值僅增加"2"而設定為"3"，則比較部1的輸出是"l"。這樣， 因交替地設定成互相錯開半周期，使DAC1的數(shù)字輸入值為偶數(shù)、 DAC2的數(shù)字輸入值為奇數(shù)，比較部1的輸出交替地出現(xiàn)"1，，和"0"。然后，同樣地使DAC1、 DAC2的數(shù)字輸入值互相錯開半周期地 逐次增加"2"，如果DAC1的數(shù)字輸入值到達作為其可設定的上限的 "2k"，則然后分別地將DAC2的數(shù)字輸入值設定為"O"，并在半周期 后將DAC1的數(shù)字輸入值設定為"l"，然后，使DAC1、 DAC2的數(shù)字 輸入值互相錯開半周期地逐次增加"2"。這樣，因交替地設定成互相 錯開半周期，使DAC2的數(shù)字輸入值為偶數(shù)、DAC1的數(shù)字輸入值為 奇數(shù)，比較部1的輸出交替地出現(xiàn)"0"和"1"。在此，如果假定在DAC1和DAC2 二者的至少一個中存在其輸出固定于特定的電位等的不良情況，則比較部1的輸出成為持續(xù)地出 現(xiàn)"0，，或"1，，等，不成為上述那樣的交替地出現(xiàn)"0"和"1，，的輸出模式。因此，利用判斷部180判斷上述比較部1的輸出模式是否與期待 值、即上述那樣的起初交替地出現(xiàn)"1"和"0"、然后交替地出現(xiàn)"O"和 "l"的模式一致。如果上述比較部1的輸出模式與期待值一致，則能夠判斷DAC1、2都是合格品；如果不一致，則能夠判斷為DAC1、 DAC2二者的至 少一個不是合格品。
另外，通過在判斷部180中預先在移位寄存器中蓄積比較部1 的輸出并比較該輸出與預先存儲了所期待的模式的ROM等的輸出等 可實現(xiàn)該判斷。
這樣，由于把作為是否合格的判斷的基準的DAC、即一對DAC 中的被輸入比另一個小(也可為大)的數(shù)字輸入值的DAC依次調換， 并比較這些DAC的輸出值，根據(jù)從上述比較部1依次輸出的輸出模 式是否與期待值一致，來進行半導體集成電路是否是合格品的判斷， 所以可以以少的比較次數(shù)高速地進行半導體集成電路是否是合格品
的判斷。
但是，被進行是否合格的判斷的DAC如合格品的電阻分壓型 DAC那樣，在其輸出中具有單調增加性是前提。
另外，在DAC如圖3那樣是利用電阻的分壓型的DAC且用共 同的電阻對多個DAC進行了分壓的情況下，也能夠應對更高的解像 度的DAC的測試。
在圖3中，r0、 rl、…、ri-l、 ri是DAC1和DAC2共有的電阻， 這些電阻互相串聯(lián)地連接在高電壓側參照電壓VREFH與低電壓側參 照電壓VREFL之間。
除了上迷的電阻外，在互相鄰接的電阻的共同連接點(抽頭)
tl.....ti-l、 ti與DAC的模擬輸出節(jié)點VOUT之間DAC1和DAC2
具有被分別連接了的開關SW1.....SWi-l、 SWi，這些開關SW1、…、
SWi-l、 SWi利用構成DAC的數(shù)字輸入的各比特信號dl.....di-l、
di進行接通隔斷。此外，即使對于DAC1、 DAC2以外的DAC的對， 因使用比較部1以外的比較部與DAC1、 DAC2同時地比較，所以也 可同時測試多對DAC。
此外，在上述的例子中，對DAC1按上升的順序提供偶數(shù)的自 然數(shù)、對DAC2按上升的順序提供奇數(shù)的自然數(shù)，然后調換DAC1和 DAC2，但也可首先對DAC1按上升的順序提供奇數(shù)、對DAC2按上升的順序提供偶數(shù)，然后調換DAC1和DAC2，此外，也可按下降的 順序對各自的DAC提供這些數(shù)，然后調換兩DAC。
而且，在上述的例子中，在DAC1和DAC2中互相錯開半周期 使數(shù)字輸入值變化，但該偏移不限于半周期，也可設定為其它的值。
這樣，按照本實施方式l，由于在對多個DAC進行是否合格的 判斷時，對一個DAC依次輸入偶數(shù)的數(shù)字值，在偏移了其半周期的 時刻對另一個DAC依次輸入奇數(shù)的數(shù)字值，用比較部比較該兩個 DAC的DA變換輸出，然后，對一個DAC依次輸入奇數(shù)的數(shù)字值， 對另一個DAC依次輸入偶數(shù)的數(shù)字值，根據(jù)在其比較部輸出中是否 交替地出現(xiàn)"1，，和"0"、然后交替地出現(xiàn)"0"和"1"，來判斷半導體集成 電路是否合格，所以能夠高速地進行具有多個DAC的半導體集成電 路是否是合格品的判斷。 (實施方式2)
如上所述，在上述實施方式l中，可實現(xiàn)進行是否合格的判斷的 DAC在其輸出中具有單調增加性的DAC的測試，但關于DAC的輸 入輸出特性中存在圖4(a)中示出的那樣的積分線性誤差、即關于輸 入輸出特性的全部范圍的離開理想值的最差偏離值或微分線性誤差、 即輸入輸出特性的變換范圍的任意的點中的某個比特尺寸與理論上 的比特尺寸的差的情況，不能實施測試。本實施方式2用于解決這樣 的問題。
另外，該圖4 (a)在DAC的輸入輸出特性的說明中沿用了《超 LSI綜合事典》(株式會社廿4工7久:7才-，厶，1988年3月31 日)笫686頁中記載的ADC的輸入輸出特性的圖。
圖4 (b)是示出本實施方式2中的測試方法的流程圖。
以下，使用圖4 (b)說明實施方式2。首先，預先直接地、即不 經圖1的比較部150地對半導體集成電路測試裝置等輸入實施測試的 一對DAC中的一個(設為DAC1)的模擬輸出，對于其積分線性誤 差、微分線性誤差進行了測試(步驟4a)。
此時，如果積分線性誤差、微分線性誤差處于既定的范圍內，被判斷為是合格品(步驟4b)，則然后通過對上述一個DAC與剩下的 DAC進行與上述實施方式1同樣的比較，判斷這些DAC是否是合格 品(步驟4c、 4d)。
由此，即使對于剩下的DAC，也可間接地實施關于積分線性誤 差、微分線性誤差的測試。在該情況下，與分別對于兩個DAC進行 積分線性誤差、微分線性誤差的測試相比，可進行短時間內的測試。
圖4 (c)是示出能夠在同一裝置內可進行上述的步驟4a和4c 的測試的半導體集成電路測試裝置的結構的一例的圖。
在圖4(c)中，400是半導體集成電路，410是寄存器設定部， 420是寄存器部，430是DAC部，440是連接任意的DAC與任意的 比較部的開關部，450是比較部，bpl、 bp3、…、bpn-l是分流線路， nc2、 nc4、…、ncn是非連接節(jié)點。
此外，460是半導體集成電路測試裝置，470是控制部，480是 判斷部。
在這些部中，寄存器設定部410、寄存器部420、 DAC部430分 別是與圖1的寄存器設定部110、寄存器部120、 DAC部130同樣的 部分。
與此不同，在該實施方式2中新設置的開關部440轉換連接 DAC2k-l、 DAC2k ( k - 1 ~ m )與比較部k的兩個輸入，或連接 DAC2k-l、 DAC2k與分流路徑bp2k-l、非連接節(jié)點nc2k。
分流線路bpl、 bp3..... bpn-l連接通過開關部440的內部的
DAC1、 DAC3、…、DACn-l的輸出與比較部1、比較部2、…、比 較部m的輸出。非連接節(jié)點nc2、 nc4、…、ncn是從開關部440取出 的、不連接到任何地方的節(jié)點。
開關部440在將DAC1、 DAC3.....DACn-l的輸出連接到分
流線路bpl、 bp3、…、bpn-l上時，將DAC2、 DAC4、…、DACn 的輸出連接到這些非連接節(jié)點nc2、 nc4、 ...、 ncn上。
首先，與步驟4a相對應，控制應測試的一個DAC的輸出。在 該情況下，控制部470轉換開關部440，以使其連接DAC2k-l、DAC2k的輸出與分流路徑bp2k-l、非連接節(jié)點nc2k。在該情況下，由寄存 器設定部410在寄存器2k-l、寄存器2k中設定了的數(shù)字值通過 DAC2k-l、 DAC2k變換為模擬信號，但如上所述通過開關部440進 行轉換，DAC2k-l的模擬輸出不輸入到比較部k的輸入節(jié)點上，而是 經由分流路徑bp2k-l出現(xiàn)在比較部k的輸出節(jié)點上，對判斷部480 輸出該模擬輸出。該DAC2k-l的模擬輸出在步驟4b中通過由判斷部 480判斷DAC2k-l的輸出中包含的積分線性誤差或微分線性誤差是否 處于容許范圍內，來判斷DAC2k-l是否是合格品。另一方面，由于 將DAC2k的模擬輸出連接到非連接節(jié)點nc2k上，所以不判斷DAC2k 是否合格。
由此，在DAC2k-l被判斷為合格品的情況下前進到步驟4c，在 被判斷為不是合格品的情況下結束測試。
在DAC2k-l是合格品的情況下，與步驟4c相對應，在用比較部 判斷DAC的輸出的情況下，控制部470轉換開關部440，使其連接 DAC2k-l、 DAC2k的輸出與比較部k的兩個輸入。在該情況下，由 寄存器設定部410在寄存器2k-l、寄存器2k中設定了的數(shù)字值通過 DAC2k-l、 DAC2k變換為模擬信號，將這些信號經開關部440輸出 給比較部k的兩個輸入。這些DAC2k-l、 DAC2k的模擬輸出在步驟 4d中通過由判斷部480判斷比較部k的輸出是否成為交替地出現(xiàn)"O" 和"l"的輸出模式，可高速地判斷DAC2k是否合格。即，如果比較部 k的輸出與期待值一致，則將DAC2k判斷為是合格品，如果與期待 值不一致，則將DAC2k判斷為不是合格品，結束測試。
另外，通過以由多個比較部同時與上述實施方式1同樣地比較上 述DAC1與剩下的DAC來進行測試的方式來設定開關部，更短時間 的測試變得可能。
這樣，按照本實施方式2，由于在對兩個DAC進行是否合格的 判斷時，在由通常的半導體測試裝置對其一個DAC進行了測試后， 對于該兩個DAC進行與實施方式1同樣的測試，所以即使在DAC的 輸出中包含積分線性誤差或微分線性誤差的情況下，也可高速地判斷其是否合格。
(實施方式3)
在上述實施方式1中，被進行是否合格的判斷的DAC如分壓型 (電阻分割型)DAC那樣，在其是合格品的情況下，在其輸出中必須 具有單調增加性。本實施方式3可用于進行更多的變換方式的DAC 的測試。
以下，說明實施方式3。在比較兩個DAC的情況下，是圖5 (a) 那樣的電阻分壓式的DAC，將互相比較的DAC定為DAC1、 DAC2。 用對電阻的兩端施加的電壓來決定從DAC輸出的模擬輸出值。
關于對電阻的兩端施加的電壓，如果將高電壓側參照電壓定為 VREFH，將低電壓側參照電壓定為VREFL (對于DAC1來說，分別 定為VREFH1和VREFL1，對于DAC2來說，分別定為VREFH2和 VREFL2 )，貝'j DAC的輸出電壓成為對參照電壓VREFH和VREFL 進行了分壓的電壓。
這樣，DAC1和DAC2具有可獨立地設定各自的參照電壓的結 構，如果使一個DAC (在圖5 (b)的例子中，是DAC2)的兩端的 參照電壓增加AV，則與數(shù)字輸入值對應的模擬輸出值就增加AV。即， 即使使DAC1和DAC2的數(shù)字輸入值為相同的值，DAC2的模擬輸出 值也比DAC1的模擬輸出值高AV。
圖5 (c)示出上述那樣的可獨立地設定參照電壓的分壓式DAC 的結構。VRG是基準電壓發(fā)生部，對DAC施加高電壓側參照電壓 VREFH和j氐電壓側參照電壓VREFL、
圖5(d)示出具有上述那樣的可獨立地設定參照電壓的DAC的 半導體集成電路的結構。
在圖5(d)中，500是半導體集成電路，510是寄存器設定部， 520是設定DAC的數(shù)字值的寄存器部，530是DAC部，540是連接 任意的DAC與任意的比較器的開關部，550是比較部。此外，560是 半導體集成電路測試裝置，570是控制部，580是判斷部。
寄存器部520、 DAC部530、開關部540、比較部550、判斷部580分別是與圖1的寄存器部120、 DAC部130、開關部140、比較部 150、判斷部180同樣的部分。
與此不同，DAC部530與圖1的DAC部130不同，DAC1至 DACn具有基準電壓發(fā)生部VRG1至VRGn，基準電壓發(fā)生部VRG1、 VRG3、…、VRGn-l對DACl、 DAC3、…、DACn-l輸出VREFH1 和VREFL1作為各自的參照電壓，基準電壓發(fā)生部VRG2、VRG4、...、 VRGn對DAC2、 DAC4、…、DACn輸出VREFH2和VREFL2作為 各自的參照電壓。
而且，在將AV ( - VREFH2 - VREFH1 ( = VREFL2 -VREFL1))設定為等于DAC的1個階梯的約一半的基礎上再比較 DAC1、 DAC3、…、DACn-l與DAC2、 DAC4、…、DACn時，如 圖6中所示，通過互相錯開半周期同時逐次增加1個階梯來比較，比
較器l、比較器2.....比較器m的比較結果每半周期倒相。這樣，
用比較器l、比較器2.....比較器m的比較結果是否每半周期倒相，
可判斷DAC1、 DAC3、…、DACn國l和DAC2、 DAC4、…、DACn 是否是合格品。此外，由于可逐次增加1個階梯的所比較的DAC的 數(shù)字值，所以即使對于分壓式以外的變換方式的DAC，也可實施測試。
即，只要DAC的方式可使模擬輸出值偏移AV，則可以是分壓式 DAC以外的方式。
這樣，按照本實施方式3，由于在對能個別地設定低電壓側、高 電壓側的參照電壓的兩個DAC中的一個、另一個DAC提供的高電壓 側參照電壓、低電壓側參照電壓上，分別提供偏移了 (1/2)LSB的 高電壓側參照電壓、低電壓側參照電壓，對兩個DAC提供相同的數(shù) 字輸入值并比較兩個DAC的模擬輸出值，所以即使是分壓式DAC以 外的DAC，只要是能使模擬輸出值偏移AV的變換方式的DAC，都可 進行其測試。此外，由于對比較模擬輸出值的DAC輸入的數(shù)字輸入 值都逐次增加"l，，即可，所以也可使寄存器設定部的控制工作變得簡 單。
(實施方式4)在上述實施方式l、上述實施方式2、和上述實施方式3中，在 DAC是高解像度的且所比較的兩個DAC間即使數(shù)字輸入值相同在模
的情況下，在設定DAC的數(shù)^輸入值的，寄存器設定部為固定的模式 中，比較部的輸出模式成為與期待值不同的模式，不能實施測試。本 實施方式4用于解決該問題。
另外，即使在實施方式3中也存在偏移，但實施方式3中的偏移 是LSB ( -數(shù)字輸入值"l")的1/2，而在該實施方式4中，偏移是比 數(shù)字輸入值"l"大的值。
以下說明實施方式4。在該實施方式4中，可4吏用在實施方式1、 2、 3中使用了的半導體裝置和半導體測試裝置。
首先，作為一例，在對DAC1和DAC2進行是否合格的判斷的 情況下，使用圖7說明計算該偏移值并用比較器1比較該兩個DAC 的步驟。
在圖7中，將DAC1和DAC2的數(shù)字輸入值都定為"0"(步驟 701)。根據(jù)比較部1的輸出結果判斷DAC1和DAC2的模擬輸出值 的大小(步驟702a)，在判斷為DAC1比DAC2大的情況下，將DAC2 定為調整該偏移的DAC (以下稱為偏移調整DAC )(步驟702b ), 在判斷為DAC2比DAC1大的情況下，將DAC1定為偏移調整DAC (步驟702c)。
其次，使偏移調整DAC的數(shù)字輸入值逐次增加1 (步驟703a )， 如果比較器1的輸出倒相(即反轉)(步驟703b )，則前進到下一個 步驟，將偏移調整DAC的現(xiàn)在的數(shù)字值作為偏移值來采用(步驟
704) 。該步驟起到校正輸入偏移的偏移校正部的功能。 通過在該狀態(tài)下，進行與上述實施方式l、上述實施方式2、上
述實施方式3同樣的簡化檢查，即，對兩個DAC的輸出進行互相比 較，判斷其比較結果是否與期待值一致，可高速地進行測試(步驟
705) 。再者，因個別地檢查在存在偏移的情況下不能測定的狀態(tài)(步 驟706),所以即使在兩個DAC間為同一數(shù)字輸入值而存在輸出偏移的情況或在比較部中存在輸入偏移的情況下，也可進行該測試。
即，在步驟706中，判斷偏移調整DAC是DAC1還是DAC2(步 驟706a)。
在根據(jù)步驟706a判斷偏移調整DAC為DAC1的情況下，進行 使其數(shù)字輸入值從"O"變化到偏移值的情況的模擬輸出值的電壓測定 (步驟706b)，進行使DAC2的數(shù)字輸入值從(2k-"偏移值，，)變 化到2k的情況的模擬輸出值的電壓測定(步驟706c)。在判斷偏移 調整DAC為DAC2的情況下，調換DAC1和DAC2，進行與上述同 樣的工作。
即，在根據(jù)步驟706a判斷偏移調整DAC為DAC2的情況下， 進行使其數(shù)字輸入值從"O"變化到偏移值的情況的模擬輸出值的電壓 測定(步驟706d ),進行使DAC1的數(shù)字輸入值從(2k -"偏移值") 變化到2k的情況的模擬輸出值的電壓測定(步驟706e)。
根據(jù)這些步驟706a至706e，可個別地測定在步驟705中不能實 施測試的狀態(tài)、即DAC1、 DAC2的輸出動態(tài)范圍互相交疊的區(qū)域以
外的模擬輸出值。
這樣，按照本實施方式4，對兩個DAC提供相同的數(shù)字輸入值， 并比較其模擬輸出值，將模擬輸出值較小的DAC定為偏移調整DAC， 使其數(shù)字輸入值逐次增加"1"直到偏移調整DAC的輸出倒相，將模擬 輸出值的比較結果倒相了的時刻的數(shù)字輸入值定為偏移值，進行與實 施方式1至3同樣的檢查，判斷偏移調整DAC是模擬輸出值較大的 DAC還是較小的DAC，測定使適當?shù)腄AC的數(shù)字輸入值從"O，，變化 到偏移值的情況的模擬輸出值，然后，測定使另一個DAC的數(shù)字輸 入值從(2k-"偏移值，，)變化到2k的情況的模擬電壓測定，因此， 即使在兩個DAC間存在輸出偏移的情況或在比較部中存在輸入偏移 的情況下，也可高速地判斷DAC是否合格。 (實施方式5)
在上迷實施方式1中，半導體測試裝置進行了 DAC的數(shù)字輸入 值的控制。因此，在半導體集成電路中必須有多個測試用端子，在測試中控制該測試用端子的測試信道成為必要。在半導體測試裝置上安 裝的測試信道中存在限制，隨著測試用端子的增加，可同時實施測試的DAC的數(shù)目受到限制。本實施方式5是用于解決該問題的。使用 圖8說明該實施方式5。在圖8中，800是半導體集成電路，810是CPU總線，811是 CPU， 812是存儲器，820是設定DAC的數(shù)字值的寄存器部，830是 DAC部，840是連接任意的DAC與任意的比較器的開關部，850是 比較部。此外，860是半導體集成電路測試裝置，870是控制部，880 是判斷部。寄存器部820、 DAC部830、開關部840、比較部850、判斷部 880分別是與圖1的寄存器部120、 DAC部130、開關部140、比較部 150、判斷部180同樣的部分。CPU811利用在存儲器812中存儲了的程序進行工作。存儲器812 記錄了與圖1同樣地設定寄存器部820和開關部840的程序?？刂撇?870發(fā)生控制CPU811的工作開始的觸發(fā)信號。其次，說明本實施方式5的工作。在開始DAC的測試時，控制部870對CPU811發(fā)送信號。接收 了上述信號的CPU811按照在存儲器812中安裝了的程序，與實施方 式1同樣地控制寄存器部820和開關部840。即，CPU811控制開關部840，使其連接DAC2k-l、 DAC2k ( k -l~m，2m-n)與比較部k。此外，CPU811依次將寄存器1、寄存器3.....寄存器n-l的值設定為0、 2、 ...、 2k、 1、 3、…、2k-l，同時從此時起晚半周期依次將寄存器2、寄存器4.....寄存器n的值設定為l、 3.....2k-l、0、 2、…、2k。由此，將DAC1、 DAC3、…、DACn-l的數(shù)字輸入值設定為"O"， 在其半周期后將DAC2、 DAC4、…、DACn的數(shù)字輸入值設定為"l"。假定此時的比較部l、比較部2.....比較部m的輸出是"l"。另夕卜，圖中的陰影示出未確定信號值為"1"或"0"的期間。如果在下一個第1周期中將DAC1、 DAC3.....DACn-l的數(shù)字輸入值增加"2"、以設定為"2"，則比較部1、比較部2.....比較部m的輸出是"0"。如果在其半周期后將DAC2、 DAC4.....DACn的數(shù)字輸入值增加"2"、以設定為"3"，則比較部1、比較部2、...、 比較部m的輸出是"l"。這樣，因交替地設定成互相錯開半周期使將DAC1、 DAC3.....DACn-l的數(shù)字輸入值為偶數(shù)、DAC2、 DAC4、…、DACn的數(shù)字輸入值為奇數(shù)，所以比較部l、比較部2.....比較部m的輸出交替地出現(xiàn)"1"和"0"。以后同樣地使DAC1、 DAC3、…、DACn-l與DAC2、 DAC4、…、 DACn的數(shù)字輸入值互相錯開半周期地逐次增加"2"，如果DAC1、 DAC3、 ...、 DACn-l的數(shù)字輸入值到達作為其可設定的上限的"2k"， 則這次將DAC2、 DAC4、 ...、 DACn的數(shù)字輸入值設定為"O",并在半周期后將DAC1、 DAC3..... DACn-l的數(shù)字輸入值設定為"l"，然后，使DAC1、 DAC3.....DACn畫l和DAC2、 DAC4、…、DACn的數(shù)字輸入值互相錯開半周期地逐次增加"2"。這樣，因交替地設定成互相錯開半周期，使DAC2、 DAC4..... DACn的數(shù)字輸入值為偶數(shù)，DAC1、 DAC3、…、DACn-l的數(shù)字輸入值為奇數(shù)，所以比較 部l、比較部2.....比較部m的輸出交替地出現(xiàn)"0，，和"1"。在此，如果發(fā)生DACl、DAC3、…、DACn-l和DAC2、DAC4、…、 DACn中至少一方的輸出被固定于特定的電位等的不良情況，則比較部1、比較部2.....比較部m的輸出成為持續(xù)地出現(xiàn)"0"或"1"等，不成為上述那樣的交替地出現(xiàn)"0"和"1"的輸出模式。因此，利用判斷部180判斷上述比較部1、比較部2.....比較部m的輸出模式是否與期待值、即上述那樣的起初交替地出現(xiàn)"l"和 "0"、然后交替地出現(xiàn)"0，，和"1"的模式一致。如果上述比較部l、比較部2.....比較部m的輸出模式與期待值一致，則判斷為DAC1和2、 DAC3和4、…、DACn-l和n都是合 格品，如果不一致，則判斷為DAC1和2、 DAC3和4、…、DACn-l 和n的至少一個不是合格品。這樣，按照本實施方式5，由于半導體集成電路側安裝的CPU 根據(jù)在其存儲器中存儲的程序進行寄存器部和開關部的設定，半導體 集成電路測試裝置側的控制部單單進行CPU的工作開始的控制，所 以用少量的布線就可實現(xiàn)半導體集成電路與半導體集成電路測試裝 置的連接，可使在半導體集成電路上設置的測試用端子的數(shù)目減少。 此外，對于半導體集成電路測試裝置，也可使其端子的數(shù)目減少。另外，即使對于上述實施方式2、上述實施方式3和上述實施方 式4，也可同樣地通過CPU811按照在存儲器812上安裝的程序進行 控制以代替半導體測試裝置的控制部來實施各自的測試。 (實施方式6)在上述實施方式1至5中，在測試中必須有半導體測試裝置。本 實施方式6不使用半導體測試裝置就可實施測試。以下，使用圖9說 明該實施方式6。在圖9中，900是半導體集成電路，910是CPU總線，911是 CPU, 912是存儲器，920是設定DAC的數(shù)字值的寄存器部，930是 DAC部，940是連接任意的DAC與任意的比較器的開關部，950是 比較部，980是結杲輸出寄存器。CPU總線910、 CPU911、存儲器912、寄存器部920、 DAC部 930、開關部940、比較部950分別是與圖8的CPU總線810、寄存 器部820、 DAC部830、開關部840、比較部850同樣的部分。結果輸出寄存器980被安裝在半導體集成電路900上，保持比較 部950的比較結果，并輸出給CPU總線910。其次，說明實施方式6的工作。與實施方式5同樣地進行DAC或開關部的控制，將比較部950 的比較結果通過結果輸出寄存器980輸出給CPU總線910。 CPU911 按照在存儲器912上安裝的程序，經CPU總線910讀取上述結果輸 出寄存器的值，通過進行與期待值的比較，進行是否合格的判斷。即， 只要DAC1和2、 DAC3和4、…、DACn-l和n是合格品，則比較部 1、比較部2.....比較部m的輸出都如期待值那樣成為在交替地出現(xiàn)"1，，和"0"后交替地出現(xiàn)"0"和"1，，的模式。結果輸出寄存器980蓄積 這些m個輸出模式，將其蓄積結果經CPU總線910輸出給CPU911。 因CPU判斷從結果輸出寄存器980輸出的各輸出模式是否與上述的 期待值一致，所以CPU911也作為判斷部來工作。由此，單獨用半導 體集成電路就可進行測試。這樣，按照本實施方式6，由于在半導體集成電路側安裝的結果 輸出寄存器保持比較部的比較結果，并將其輸出給半導體集成電路內 的CPU, CPU判斷該比較結果，所以不使用半導體集成電路測試裝 置而只用半導體集成電路就可實施DAC的測試。 (實施方式7)在上述實施方式6中，CPU必須執(zhí)行測試用的程序，在測試的 實施中，不能將CPU使用于其它的目的。本實施方式7用于解決該 問題。以下，使用圖10說明實施方式7。在圖10中，1000是半導體集成電路，1010是CPU總線，1011 是CPU， 1012是存儲器，1013是模式生成部，1014是控制部，1015 是偏移校正部，1020是設定DAC的數(shù)字值的寄存器部，1030是DAC 部，1040是連接任意的DAC與任意的比較器的開關部，1050是比較 部，1080是將比較部的比較結果輸出給CPU總線1010的結果輸出寄 存器。CPU總線1010、 CPUlOll、存儲器1012、寄存器部1020、 DAC 部1030、開關部1040、比較部1050、結果輸出寄存器1080分別是與 圖9的CPU總線910、 CPU911、存儲器912、寄存器部920、 DAC 部930、開關部940、比較部950、結果輸出寄存器980同樣的部分。模式生成部1013生成設定寄存器部1020的模式。偏移校正部1015校正各寄存器1、寄存器2.....寄存器n的偏移。控制部1014利用模式生成部1013生成的模式和從偏移校正部1015輸出的偏移值 控制各寄存器。其次，說明該實施方式7的工作，用模式生成部1013生成設定 寄存器部1020的模式，由控制部1014控制寄存器部1020。求偏移值的方法與實施方式4是同樣的，在圖7中示出該方法。模式生成部1013生成模式，控制部1014按照上述模式設定寄存 器部1020。這樣來生成模式，使得初始狀態(tài)成為DAC1和DAC2的 數(shù)字輸入值為"0"(步驟701)?？刂撇?014讀取結果輸出寄存器1080的值，判斷DAC1和 DAC2的模擬輸出值中哪一個小，將小的一個定為調整DAC，通知模 式生成部1013 (步驟702)。模式生成部1013生成模式，使調整DAC的數(shù)字輸入值逐次增 加"l，，，控制部1014按照上述模式設定寄存器部1020。在結果輸出寄 存器1080中蓄積與該設定對應的DAC部1030的輸出的比較結果， 控制部1014讀取該結果輸出寄存器1080的值，在比較結果倒相了(步 驟703 )的時刻，將調整DAC的現(xiàn)在的數(shù)字值作為偏移值通知偏移校 正部1015，偏移校正部1015存儲上述偏移值(步驟704)。此外，控制部1014同時對模式生成部1013通知求出了偏移值的 情況，模式生成部1013轉移到開始比較的工作。根據(jù)比較的測試是 由模式生成部1013進行模式生成，控制部1014按照上述模式從偏移 校正部1015接受發(fā)生偏移的DAC和偏移值的信息，在加上了偏移值 之后設定寄存器部1020?？刂撇?014讀取結果輸出寄存器1080的值，判斷是否與期待值 模式一致(步驟705)。然后，通過個別地檢查在存在偏移的情況下 不能測定的狀態(tài)，判斷DAC的合格、不合格(步驟706)。根據(jù)以上 所述，不使用CPU就能實施DAC的測試。由此，CPU在由控制部進行的DAC的測試中，可進行在半導體 集成電路上安裝的主存儲器等的其它的電路的測試。另外，在不進行偏移校正就可實施測試的情況下，可省略偏移校正部。這樣，按照本實施方式7，由于設置模式生成部、偏移校正部和 控制部，這些部分可代替進行CPU進行的測試工作，所以CPU在 DAC的測試中可執(zhí)行其它的工作。產業(yè)上利用的可能性如上所述，本發(fā)明在同時且高速地判斷多個DAC的是否合格方 面是有用的，適合用于安裝了多個DAC的半導體集成電路的測試。
權利要求
1.一種半導體裝置，其特征在于，具備兩個以上的數(shù)字模擬變換器(以下稱為DAC)；設定輸入給上述兩個以上的DAC中的至少兩個DAC的數(shù)字輸入值的設定部；以及對從上述至少兩個DAC輸出的模擬輸出值的大小進行相互比較并輸出該比較結果的比較部。
2. 如權利要求l中所述的半導體裝置，其特征在于 上述設定部包括存儲程序的存儲器和按照在該存儲器中存儲的上述程序控制輸入給上述至少兩個DAC的數(shù)字輸入值的CPU。
3. 如權利要求l中所述的半導體裝置，其特征在于 還具備根據(jù)上述比較結果判斷上述至少兩個DAC的合格、不合格的判斷部。
4. 如權利要求l中所述的半導體裝置，其特征在于 還具備生成控制輸入給上述至少兩個DAC的數(shù)字輸入值的模式的模式生成部。
5. 如權利要求1中所迷的半導體裝置，其特征在于 還具備進行對從上述至少兩個DAC輸出的模擬輸出值附加偏移的校正的偏移校正部。
6. 如權利要求1中所述的半導體裝置，其特征在于 還具備對輸入給上述至少兩個DAC的數(shù)字輸入值進行附加偏移的校正的偏移校正部。
7. —種進行具備兩個以上的DAC的半導體裝置是否合格的判 斷測試的半導體測試裝置，其特征在于，具備控制上述至少兩個DAC的控制部；對從上述至少兩個DAC輸出的模擬輸出值的大小進行相互比較 的比較部；以及根據(jù)由該比較部得到的比較結果判斷該至少兩個DAC的合格、不合格的判斷部。
8. 如權利要求7中所述的半導體測試裝置，其特征在于 上述控制部控制輸入給兩個上述DAC的數(shù)字輸入值，以使從兩個上述DAC輸出的模擬輸出值的比較結果的輸出信號成為交替地倒 相的值。
9. 如權利要求7中所述的半導體測試裝置，其特征在于 上述比較部包括同時比較從多對上述DAC輸出的模擬輸出值彼此的多個比較部。
10. 如權利要求7中所述的半導體測試裝置，其特征在于 上述比較部包括同時比較從上述至少兩個以上的DAC中的1個DAC輸出的模擬輸出值與剩下的DAC的模擬輸出值的大小的多個比 較部。
11. 如權利要求7中所述的半導體測試裝置，其特征在于 上述判斷部根據(jù)由上述比較部得到的比較結果是否與既定的模式一致來判斷上述至少兩個DAC的合格、不合格。
12. 如權利要求ll中所述的半導體測試裝置，其特征在于 上述既定的模式是由交替地倒相的值構成的模式， 上述判斷部根據(jù)由上述比較部得到的比較結果是否成為上述交替地倒相的值來判斷上述至少兩個DAC的合格、不合格。
13. —種測試具備兩個以上的DAC的半導體裝置的方法，其特 征在于，包含下述工序控制上述兩個以上的DAC中的任意的兩個DAC的工作的控制工序；對從上述任意的兩個DAC輸出的模擬輸出值的大小進行相互比 較的比較工序；以及根據(jù)由該比較工序得到的比較結果來判斷該任意的兩個DAC的 合格、不合格的判斷工序。
14. 如權利要求13中所述的半導體裝置的測試方法，其特征在于上述控制工序控制輸入給兩個上迷DAC的數(shù)字輸入值，以使從 兩個上述DAC輸出的模擬輸出值的比較結果的輸出信號成為交替地 倒相的值。
15. 如權利要求13中所述的半導體裝置的測試方法，其特征在于上述判斷工序根據(jù)由上迷比較工序得到的比較結果是否成為交 替地倒相的值來判斷兩個上述DAC的合格、不合格。
16. —種具備兩個以上的DAC的半導體裝置的測試方法，其特 征在于，包含下述工序利用直接測試其模擬輸出值的方法只測試上述兩個以上的DAC 中的任意的1個DAC的第1測試工序；以及第2測試工序，其包含控制上述兩個以上的DAC中的任意的 兩個DAC的數(shù)字輸入值的控制工序，對從上述任意的兩個DAC輸出 的模擬輸出值的大小進行相互比較的比較工序，以及根據(jù)由該比較工 序得到的比較結果來判斷該任意的兩個DAC的合格、不合格的判斷 工序，且通過對由上述第1測試工序判斷為合格品的上述任意的1個 DAC的模擬輸出值與上述兩個以上的DAC中的其它的1個DAC的 模擬輸出值進行相互比較來測試上述其它的1個DAC。
17. 如權利要求16中所述的半導體裝置的測試方法，其特征在于上述控制工序還包含使上述任意的1個DAC和上述其它的1個 DAC中的某一個DAC的全部的模擬輸出值在正、負中的某一個的同 一方向上錯開任意的模擬值的偏移工序。
18. 如權利要求16中所述的半導體裝置的測試方法，其特征在于在測試對于同一數(shù)字輸入值模擬輸出值不同的任意的第1 DAC 和任意的第2 DAC時， 上述控制工序包含使上述第1 DAC的數(shù)字輸入值增加或減少以使上述第1 DAC的模擬輸出值接近于上述第2DAC的模擬輸出值的工序；以及將比較上述第1 DAC的模擬輸出值與上述第2 DAC的模擬輸出 值的比較單元的比較結果倒相了的時刻的上述第1 DAC的數(shù)字輸入 值與上述第2DAC的數(shù)字輸入值的差定為偏移值的工序，上述比較工序包含在對上述第1 DAC的數(shù)字輸入值或上述第2 DAC的數(shù)字輸入值提供了上述偏移值以使上述第1 DAC的模擬輸出 值接近于上述第2DAC的模擬輸出值后開始比較的工序。
全文摘要
提供一種半導體裝置、半導體試驗測試裝置和半導體裝置的試驗測試方法，解決了在具備多個DAC的半導體集成電路的合格品判別的測試中，存在測試時間因DAC的數(shù)目的增加或高解像度化而變長這樣的問題。在測試兩個DAC、即DAC1和DAC2的情況下，控制部(170)通過交替地增加DAC1和DAC2的數(shù)字輸入值，被輸入DAC1和DAC2的模擬輸出值的比較部1的輸出在“0”和“1”之間重復倒相。因在判斷部(180)中判斷上述比較部1的輸出模式是否與期待值一致，所以可進行DAC的合格品判別。
文檔編號G01R31/28GK101405610SQ200780009679
公開日2009年4月8日 申請日期2007年3月22日 優(yōu)先權日2006年3月23日
發(fā)明者松川和生, 藤田光俊 申請人:松下電器產業(yè)株式會社