使用有源電路封裝的mems器件中用于屏蔽與偏置的裝置和方法
【專利說明】使用有源電路封裝的MEMS器件中用于屏蔽與偏置的裝置和方法
[0001]相關(guān)申請的交叉引用
[0002]本PCT申請要求聲明來自于2013年6月25日提交的美國專利申請?zhí)?3/926,384，在此其通過引用并入本文。
技術(shù)領(lǐng)域
[0003]本發(fā)明通常涉及到使用有源電路封裝的MEMS器件的屏蔽和偏置。
【背景技術(shù)】
[0004]現(xiàn)已知將ASIC晶片接合到MEMS器件晶片以形成晶片級芯片尺寸封裝。在這種集成的晶片級芯片尺寸封裝中，ASIC晶片是有效的蓋晶片。根據(jù)接合密封材料厚度或有圖案定位器深度，這種器件往往具有約2-4微米(在本文中縮寫“um”)的量級的空腔深度。在這種器件中，MEMS器件結(jié)構(gòu)到ASIC電路的緊密的接近度可能導(dǎo)致MEMS器件結(jié)構(gòu)促成到ASIC晶片上僅隔開幾微米遠(yuǎn)的電路、隨時間變化的寄生電容和阻抗串?dāng)_。

【發(fā)明內(nèi)容】

[0005]在第一實施例中，提供了在具有頂部電路層的ASIC晶片上形成導(dǎo)電屏蔽板的方法。該方法包括在頂部電路層上形成鈍化層，在鈍化層上形成TiN層，以及選擇性地蝕刻TiN層以形成至少一個導(dǎo)電屏蔽板。
[0006]在各種替代實施例中，形成鈍化層可以包括形成底部氧化物層、中間氮化物層和頂部氧化物層。選擇性地蝕刻TiN層可以形成多個定位器管底。該方法還可以包括形成配置為在至少一個導(dǎo)電屏蔽板上放置電勢的電路。選擇性地蝕刻TiN層可以形成至少兩個彼此電連接的導(dǎo)電屏蔽板，在這種情況下，該方法可以還包括形成配置為在電連接導(dǎo)電屏蔽板上放置電勢的電路。選擇性地蝕刻TiN層可以形成至少兩個彼此電隔離的導(dǎo)電遮蔽板，在這種情況下該方法可以還包括形成能夠在電隔離導(dǎo)電屏蔽板上放置不同電勢的電路。該方法還可以包括形成多個定位器。選擇性地蝕刻TiN層可以形成至少一個用于傳遞電信號到MEMS器件的電極。該方法還可以包括在電極上形成用于傳遞電信號到MEMS器件的電纜管。
[0007]在另一個實施例中，提供了ASIC晶片，其包括頂部電路層、頂部電路層上的鈍化層以及鈍化層上的TiN層，TiN層配置為包括至少一個導(dǎo)電屏蔽板。
[0008]在各種替代實施例中，鈍化層可以包括底部氧化物層、中間氮化物層和頂部氧化物層。TiN層可以進(jìn)一步配置為包括多個定位器管底。ASIC晶片可以包括多個定位器。ASIC晶片可以包括配置為在至少一個導(dǎo)電屏蔽板上放置電勢的電路。至少兩個導(dǎo)電屏蔽板可以彼此電連接并且ASIC晶片可以包括配置為在導(dǎo)電屏蔽板上放置電勢的電路。另外或可選地，至少兩個導(dǎo)電屏蔽板可以彼此電隔離并且ASIC晶片可以包括能夠在電隔離導(dǎo)電屏蔽板上放置不同電勢的電路。TiN層可以進(jìn)一步配置為至少包括一個用于傳遞電信號到MEMS器件的電極。該器件可以包括在電極上、用于傳遞電信號到MEMS器件的電纜管。
[0009]在另一個實施例中，提供了包括耦合到MEMS器件的ASIC晶片的集成的晶片級芯片尺寸封裝器件，其中MEMS器件包括至少一個MEMS結(jié)構(gòu)并且其中ASIC晶片包括頂部電路層、頂部電路層上的鈍化層和鈍化層上的TiN層，TiN層配置為包括至少一個導(dǎo)電屏蔽板。
[0010]在各種替代實施例中，鈍化層可以包括底部氧化物層、中間氮化物層和頂部氧化物層。TiN層可以進(jìn)一步配置為包括多個定位器管底。器件可以包括多個定位器。該器件可以包括配置為在至少一個導(dǎo)電屏蔽板上放置電勢的電路。至少兩個導(dǎo)電屏蔽板可以彼此電連接并且器件可以包括配置為在導(dǎo)電屏蔽板上放置電勢的電路。另外或可選地，至少兩個導(dǎo)電屏蔽板可以彼此電隔離，并且該器件可以包括能夠在電隔離導(dǎo)電屏蔽板上放置不同電勢的電路。TiN層可以進(jìn)一步配置為包括至少一個用于傳遞電信號到MEMS器件的電極。器件可以包括在電極上、用于向MEMS器件傳遞電信號的電纜管。
[0011]附加的實施例可以被公開并且要求保護(hù)。
【附圖說明】
[0012]實施例的上述特征將通過參考下面的詳細(xì)描述，參考附圖，更容易理解，其中:
[0013]圖1是根據(jù)本發(fā)明的一個示例性的實施例，示出晶片級芯片尺寸封裝的橫截面的示意性框圖；
[OOM]圖2，包括圖2A-2F，根據(jù)一個示例性實施例，示意性地示出了用于形成導(dǎo)電屏蔽板和其他結(jié)構(gòu)的示例性制造工藝的相關(guān)步驟；
[0015]圖3是根據(jù)圖2中所示的示例性實施例，示出ASIC的制造工藝中相關(guān)步驟的邏輯流程圖；
[0016]圖4是示出當(dāng)ASIC晶片接合到MEMS器件時，包括兩個配置為在相應(yīng)MEMS器件結(jié)構(gòu)的對面放置的導(dǎo)電屏蔽板的A SIC晶片的示意圖；和
[0017]圖5是根據(jù)一個示例性實施例，示出配置為允許對每個導(dǎo)電屏蔽板施加不同電勢的多個導(dǎo)電屏蔽板的示意圖。
[0018]應(yīng)當(dāng)注意的是，前述附圖和其中所繪的元件不必按比例一致或按任何比例。除非上下文另有說明，相同的元件用相同的標(biāo)號表示。
【具體實施方式】
[0019]在本發(fā)明示例性的實施例中，在標(biāo)準(zhǔn)ASIC晶片頂部金屬層中形成一個或多個導(dǎo)電遮蔽板用于阻止來自MEMS晶片上MEMS器件結(jié)構(gòu)(多個)到ASIC晶片上的電路的串?dāng)_，當(dāng)在晶片級芯片尺寸封裝中MEMS器件直接由ASIC晶片加蓋時。一般來說，遮蔽板應(yīng)該至少比它屏蔽的MEMS器件結(jié)構(gòu)稍大(例如，可移動的MEMS結(jié)構(gòu)例如加速度計擺片質(zhì)量或陀螺儀諧振器)，并且在晶片接合期間或之后屏蔽板不能與MEMS器件結(jié)構(gòu)接觸。因此，就形成了一個凹部以確保有足夠的、遠(yuǎn)離MEMS器件結(jié)構(gòu)的頂部表面的空腔間距。屏蔽板是導(dǎo)電的并且可以偏置，例如，與相對的MEMS器件結(jié)構(gòu)相同的電壓以維持MEMS器件結(jié)構(gòu)和遮蔽板之間的零靜電吸引力。
[0020]圖1是根據(jù)本發(fā)明的一個示例性實施例，示出晶片級芯片尺寸封裝100的橫截面的示意性框圖。具有MEMS結(jié)構(gòu)111的MEMS晶片110經(jīng)由接合材料131接合到CMOSASIC晶片120。如下面更充分討論，ASIC晶片120形成為分層結(jié)構(gòu)，包括，在其他東西間，具有各種金屬接合焊盤150和151的頂部電路層121、電路層121上的鈍化層123、鈍化層123上形成的TiN層124，從中形成導(dǎo)電屏蔽板126以及各個電極128用于形成到MEMS晶片110的電連接，以及金屬層125其中形成定位器結(jié)構(gòu)(為方便起見沒在圖1中示出)以及用于延伸電連接到MEMS晶片110的電纜管130。
[0021]在本示例性實施例中，鈍化層由三個子層組成，特別是薄的底部氧化物層(例如，二氧化硅或S12)、薄的中間氮化物層(例如，氮化硅或SiN)以及較厚的頂部氧化物(OX)層(例如，二氧化硅或S12)。替代實施例可以使用其它鈍化材料。在本示例性實施例中，各個導(dǎo)電通孔140和141將TiN層124中的結(jié)構(gòu)耦合到電路層121中相應(yīng)的金屬焊盤150和151，例如，以允許電信號放置在導(dǎo)電屏蔽板126上并且通過電極128和電纜管130穿到MEMS晶片HO。
[0022]如下面更充分討論，導(dǎo)電屏蔽板126在MEMS結(jié)構(gòu)111的對面、ASIC晶片頂部金屬鍍膜層中形成。應(yīng)當(dāng)指出的是，雖然本示例性實施例示出了一個導(dǎo)電屏蔽板126，替代實施例可以具有多個導(dǎo)電屏蔽板，例如用于若干MEMS結(jié)構(gòu)的每一個的一個導(dǎo)電屏蔽板。
[0023]用于形成導(dǎo)電屏蔽板126和其它結(jié)構(gòu)的示例性制造工藝的相關(guān)步驟現(xiàn)參考圖2進(jìn)行描述。
[0024]圖2A示出了AS IC晶片的示例性頂部電路層121的橫截面。在這個例子中，頂部電路層121包括用于傳遞電信號到MEMS晶片110的金屬接合焊盤150并且包括用于傳遞電信號到導(dǎo)電屏蔽板126的金屬接合焊盤151。金屬接合焊盤150和151可以是由金屬制成，例如ALCu。金屬接合焊盤150和151耦合到相應(yīng)的下層電路并且彼此電絕緣，由氧化物材料(例如，高密度等離子氧化物或HDP-0X)。
[0025]如圖2B所示，鈍化層123在頂部電路層121上形成。如上所述，在本示例性實施例中，鈍化層123包括三個子層，特別是薄的底部氧化物層(例如，二氧化硅)、薄的中間氮化物層(例如，氮化硅)以及較厚的頂部氧化物層(例如，二氧化硅)。氧化物-氮化物-氧化物(0-N-0)鈍化層123通常在0.25-0.3um數(shù)量級的厚度。在某些示例性實施例中，在低于攝氏約450度的溫度下，使用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)形成鈍化層123的氧化物子層和氮化物子層。
[0026]如圖2C中所示，TiN層124在鈍化層123上形成。TiN層124通常是約50-100nm(納米)的數(shù)量級上厚，優(yōu)選接近50納米。
[0027]如圖2D中所示，在形成TiN層124后，選擇性地蝕刻TiN層124以形成各種結(jié)構(gòu)，包括電極128、導(dǎo)電屏蔽板126以及定位器管底213和215(在某些實施例中它們可以被省略)。應(yīng)當(dāng)指出的是，圖2D在適當(dāng)位置示出了通孔140和141，雖然為了簡單起見省略了用于形成導(dǎo)電通孔140和141的制造步驟，因為導(dǎo)電通孔的形成通常已為本領(lǐng)域所知。一般而言，通孔140和141的制造包括各種蝕刻和沉積步驟以在TiN層124形成之前蝕穿鈍化層123以便形成從鈍化層123的頂部延伸到電極150和151的開口并且使用導(dǎo)電材料(例如，W或鎢金屬)填充開口；當(dāng)TiN層124形成時，TiN層124將與導(dǎo)電通孔140和141接觸。
[0028]如圖2E中所示，金屬層125(可選地包括一個或多個中間層，為方便起見未示出)在TiN層124上形成。在某些示例性實施例中，金屬層