專利名稱：柱狀相變材料納米陣列及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種微電子領(lǐng)域中納米材料及其制備方法，尤其是指用于相變存 儲(chǔ)器的相變材料納米陣列及其制備方法。
技術(shù)背景基于好u系半導(dǎo)體合金材料的相變存儲(chǔ)器(ORAM, Chalcogenide random access memory)具有驅(qū)動(dòng)電壓低，功耗小，讀寫速度快，存儲(chǔ)密度高，與CMOS 標(biāo)準(zhǔn)工藝兼容性好，非揮發(fā)性等突出特點(diǎn)，成為世界各大公司、研究機(jī)構(gòu)的關(guān)注 的焦點(diǎn)。自2003年起，國(guó)際半導(dǎo)體工業(yè)協(xié)會(huì)一直認(rèn)為相變存儲(chǔ)器最有可能取代 SRAM、 DRAM、 FLASH等當(dāng)今主流產(chǎn)品而成為下一代非揮發(fā)性半導(dǎo)體存儲(chǔ)器。目前 國(guó)際上主要的半導(dǎo)體公司都在致力于相變存儲(chǔ)器的研究開發(fā)，主要研究單位有 Ovonyx、 Intel、 Samsung、 ST Mixron、 HitachL AMD等,其中以Samsung最具 代表性，他們于2006年利用90nm工藝線成功研制出512M相變存儲(chǔ)器。要想實(shí)現(xiàn)相變存儲(chǔ)器的產(chǎn)業(yè)化，相變存儲(chǔ)器就必須往高速、高密度、低壓、 低功耗方向發(fā)展，以取代現(xiàn)有的存儲(chǔ)技術(shù)。而其最核心的部分就是相變材料發(fā)生 相變、實(shí)現(xiàn)存儲(chǔ)功能的區(qū)域，也就是相變材料與加熱電極接觸的面積大小，因?yàn)?其直接決定相變存儲(chǔ)器的驅(qū)動(dòng)電壓、功耗以及集成度。中國(guó)專利公開號(hào)為 CN1622360,
公開日為2005年6月1日，名稱為"對(duì)于由電極孔的側(cè)壁限定的相 可變材料具有接觸表面面積的相變存儲(chǔ)器件及其形成方法"的專利申請(qǐng)案，公開 了 一種相變存儲(chǔ)器件和制造相變存儲(chǔ)器件的方法。該相變存儲(chǔ)器件包括布置在襯 底上的加熱電極。加熱電極包括加熱電極中的電極孔。相變材料圖形設(shè)置在電極 孔中并接觸電極孔的側(cè)壁。通過(guò)該結(jié)構(gòu)，此發(fā)明可使相變材料僅與接觸孔側(cè)壁處 的電極接觸，以減小接觸面。另一方面，數(shù)十年來(lái)微電子工藝按照摩爾定律迅速發(fā)展，國(guó)際上許多大公司 在研發(fā)45nm、 32nm等CMOS工藝線，其制作流程越來(lái)越復(fù)雜，制造成本也越來(lái)越 高。這使得目前要減小相變材料與電極的接觸面積，制備尺度在100nm以下的相變存儲(chǔ)器，成本高昂。鑒于此，本發(fā)明針對(duì)如何避免直接使用100nm以下的曝光技術(shù)，為制備直徑 IOO訓(xùn)以下的柱狀相變材料，以及制備新型的納米相變存儲(chǔ)器陣列提出了一種新 的方法。 發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問(wèn)題在于提供一種柱狀相變材料納米陣列及其制備方 法，可減小相變材料與電極的接觸面積，從而降低相變存儲(chǔ)器的驅(qū)動(dòng)電壓和功耗。為了解決上述技術(shù)問(wèn)題，本發(fā)明采用如下技術(shù)方案提供一種柱狀相變材料納米陣列，包括村底和襯底表面的由多個(gè)柱狀結(jié)構(gòu)組 成的柱狀納米陣列；所述柱狀結(jié)構(gòu)包括位于襯底表面上的相變材料層和位于相變 材料層之上的過(guò)渡層。其中，所述柱狀結(jié)構(gòu)為圓柱或棱柱，所述圓柱的直徑為40~60nm，所述棱 柱的橫截面的外接圓直徑為40 ~ 60nm。作為本發(fā)明的優(yōu)選方案之一，所述相變材料層的材料為GeSbTe合金、SbTe 合金、GeTe合金、GeSb合金、SiSbTe合金、SiTe合金或SiSb合金，或者為上 述合金材料通過(guò)摻雜N、 0、 Si、 Sn或In形成的合金。所述相變材料層的厚度為 100 - 300 nm。作為本發(fā)明的優(yōu)選方案之一，所述過(guò)渡層的材料為Ti、 TiN、 Ta、 TaN、 W 其中之一，優(yōu)選為TiN。所述過(guò)渡層的厚度為100 nm。所述襯底的材料不受限制，可以是TiN、 Ti、 W、 Al、 Cu其中之一。還提供一種柱狀相變材料納米陣列的制備方法，該方法包括以下步驟(a) 首先在襯底上依次沉積相變材料層和過(guò)渡層；(b) 在步驟(a)獲得的結(jié)構(gòu)上利用亞微米CMOS標(biāo)準(zhǔn)工藝光刻技術(shù)制備光刻膠 圖形；(c) 利用干法刻蝕技術(shù)修整在步驟(b)獲得的光刻膠圖形，使修整后的光刻 膠圖形尺寸縮??；6(d) 利用干法刻蝕技術(shù)將步驟(c)修整后的光刻膠圖形轉(zhuǎn)移到相變材料層和過(guò)渡層上，刻蝕相變材料層和過(guò)渡層至襯底以形成柱狀納米陣列。(e) 最后清洗光刻膠，得到由相變材料層和過(guò)渡層形成的柱狀納米陣列。 其中，步驟(b)獲得的光刻膠圖形為圓柱或棱柱。所述圓柱的直徑為200 300nm,所述棱柱的對(duì)黃截面的外4矣圓直徑為200 ~ 300nm。所述亞微米CMOS標(biāo)準(zhǔn)工藝包括0. 13um、 0. 18um、 0. 25um的CMOS標(biāo)準(zhǔn)工藝。步驟(c)中，利用反應(yīng)離子刻蝕技術(shù)修整在步驟(b)獲得的光刻膠圖形，反 應(yīng)氣體為02，刻蝕功率為500 W~ 1000 W，刻蝕氣壓為10 mTorr~100 mTorr，02 流量為500 sccm 2000 sccm，刻蝕速率為500 nm/min~ 800 nm/tnin。經(jīng)步驟(c) 寸奮整后的光刻月交圖形直徑為40 ~ 60nm。作為本發(fā)明的優(yōu)選方案之一，步驟(d)中所述干法刻蝕技術(shù)為反應(yīng)離子刻 蝕，有利于形成側(cè)墻光滑度和垂直度好的納米柱狀相變材料。 相較于現(xiàn)有技術(shù)，本發(fā)明的有益效果在于在亞微米(0. 13um， 0. 18um, 0. 25um等)CMOS標(biāo)準(zhǔn)工藝曝光技術(shù)基礎(chǔ)上，通過(guò) 修整光刻膠掩膜的方法，利用反應(yīng)離子刻蝕技術(shù)中02氣體修整光刻膠的形貌， 將光刻膠圖形尺寸縮小到50 nm左右，制備出50 nm左右的納米柱狀相變材料， 從而減小了相變操作單元的面積，降低了相變存儲(chǔ)器的功耗。而且該方法避免了直接使用100nm以下曝光技術(shù)的困難，降低了制造成本， 更重要的是降低了相變存儲(chǔ)器的操作電流和功耗，為相變存儲(chǔ)器的高速、高密度、 低壓、低功耗發(fā)展方向奠定了基礎(chǔ)。本發(fā)明不僅適用于制備相變存儲(chǔ)器的小尺寸納米相變材料，同樣適用于制備 其他電子器件特別是納電子器件所需的納米尺度的薄膜材料，具有很大的應(yīng)用價(jià) 值。


圖1是本發(fā)明步驟(a)在襯底上依次沉積相變材料層和過(guò)渡層后的剖面結(jié) 構(gòu)示意圖。， 0. 25um等)CMOS標(biāo)準(zhǔn)工藝 光刻技術(shù)基礎(chǔ)上，形成光刻膠掩膜的示意圖。圖3是本發(fā)明步驟(c)利用反應(yīng)離子刻蝕方法修整光刻膠圖形的剖面結(jié)構(gòu) 示意圖。圖4是本發(fā)明步驟(d)利用反應(yīng)離子刻蝕方法刻蝕相變材料層和過(guò)渡層后 的剖面結(jié)構(gòu)示意圖。圖5是本發(fā)明步驟(e)清洗光刻膠后得到柱狀相變材料納米陣列的剖面結(jié) 構(gòu)示意圖。圖6是利用本發(fā)明所得柱狀相變材料納米陣列制備的完整的單元器件結(jié)構(gòu) 剖面示意圖。圖中標(biāo)注說(shuō)明1、襯底；2、相變材料層；3、過(guò)渡層；4、步驟(b)獲得的 光刻膠圖形；4，、步驟(c)修整后的光刻膠圖形；5、絕緣材料；6、上電極。
具體實(shí)施方式
下面結(jié)合附圖進(jìn)一步說(shuō)明本發(fā)明的具體實(shí)施步驟，為了示出的方便附圖并未 按照比例繪制。實(shí)施例一采用本發(fā)明柱狀相變材料納米陣列的制備方法，制備用于相變存儲(chǔ)器的柱狀 相變材料納米陣列，并在此勤出上制備相變存儲(chǔ)器單元器件，步驟如下(a) 首先參看圖1,在襯底1上依次沉積相變材料層2和過(guò)渡層3。所述相變材料層2的材料為GeSbTe合金，厚度為100 ~ 300訓(xùn)；所述過(guò)渡 層3的材料為TiN,厚度為100nm。所述襯底的材料不受限制，可以是TiN、 Ti、 W、 Al、 Cu其中之一。(b) 參看圖2,在步驟(a)獲得的結(jié)構(gòu)上利用亞微米CMOS標(biāo)準(zhǔn)工藝光刻技術(shù) 制備光刻膠圖形4。所述亞樣t米CMOS標(biāo)準(zhǔn)工藝包括0. 13um、 0. 18um、 0. 25um等CMOS標(biāo)準(zhǔn)工藝， 本實(shí)施例中采用0. 18um的CMOS標(biāo)準(zhǔn)工藝光刻技術(shù)，經(jīng)曝光、顯影等工序后得到 的光刻膠圖形4，為圓柱或棱柱。所述圓柱的直徑為200 ~ 300nm,所述棱柱橫截 面的外接圓直徑為200 ~ 300nm。(c) 參看圖3，利用干法刻蝕技術(shù)修整在步驟(b)獲得的光刻膠圖形4,使修 整后的光刻膠圖形4'尺寸縮小。具體地，利用反應(yīng)離子刻蝕技術(shù)修整在步驟(b)獲得的光刻膠圖形4,反應(yīng) 氣體為02;刻蝕功率為500 W- 1000 W,優(yōu)選為800W;刻蝕氣壓為10 mTorr ~ 100 mTorr，優(yōu)選為60 mTorr; 02流量為500 sccm 2000 sccm,優(yōu)選為1200 sccm; 刻蝕速率約為500 nm/min~ 800 nm/min,本實(shí)施例中約為600 nm/min。經(jīng)步驟 (c)修整后的光刻膠圖形直徑為40-60nm,其中，所述圓柱的直徑為40~60nm, 所述棱柱橫截面的外接圓直徑為4 0 - 6 Onm。該步驟使0. 18um CMOS標(biāo)準(zhǔn)工藝制備的光刻膠圖形尺寸縮小到50nm左右， 避免了直接使用100nm以下曝光技術(shù)的困難，降低了制造成本。(d) 接著，利用干法刻蝕技術(shù)將步驟(c)修整后的光刻膠圖形4，轉(zhuǎn)移到相 變材料層2和過(guò)渡層3上。具體地，利用反應(yīng)離子刻蝕技術(shù)刻蝕相變材料層2和過(guò)渡層3至襯底，形成 柱狀納米陣列，如圖4所示。采用反應(yīng)離子刻蝕4支術(shù)有利于形成側(cè)墻光滑度和垂 直度好的納米柱狀相變材料。(e) 最后清洗光刻膠，得到由相變材料層2和過(guò)渡層3形成的柱狀納米陣列 電極。如圖5所示，得到的結(jié)構(gòu)即為柱狀相變材料納米陣列，其中，所述柱狀結(jié) 構(gòu)為圓柱或棱柱，所述圓柱的直徑為40 - 60nm,所述棱柱橫截面的外接圓直徑 為40~ 60nm。(f) 在上述直徑為40~60nm的柱狀結(jié)構(gòu)組成的柱狀相變材料納米陣列上沉 積一層絕緣材料5，優(yōu)選為Si02;然后用化學(xué)機(jī)械拋光的方法拋平表面，停留在 TiN(過(guò)渡層3)上；之后沉積上電極6，材料為TiN，通過(guò)刻蝕的方法形成上電 極6圖形，這樣就制備出完整的相變存儲(chǔ)器單元器件了。實(shí)施例二將步驟(a)中過(guò)渡層3的材料由TiN換成Ti、 Ta、 TaN、 W等金屬材料，利 用相似的工藝條件也可以得到50nm左右的柱狀納米電極。實(shí)施例三將步驟(a)中的GeSbTe合金(GST )換成其他相變材料也可，如GeSbTe合金 系，SbTe合金系，GeTe合金系，GeSb合金系，SiSbTe合金系，SiTe合金系， SiSb合金系，或者以上系列相變材料通過(guò)^^雜N, 0, Si等形成的合金。實(shí)施例四將步驟(f)中的絕緣材料5 Si02換成其他體系也可，如SiNx、 Ah03等。 實(shí)施例五將步驟(f)中的上電極6的材料還可以替換為Ti、 W、 Al、 Cu等起到導(dǎo)電作 用的金屬材料。本發(fā)明中涉及的其他工藝條件為常規(guī)工藝條件，屬于本領(lǐng)域技術(shù)人員熟悉的 范疇，在此不再贅述。上述實(shí)施例僅用以說(shuō)明而非限制本發(fā)明的技術(shù)方案。任何不脫離本發(fā)明精神 和范圍的技術(shù)方案均應(yīng)涵蓋在本發(fā)明的專利申請(qǐng)范圍當(dāng)中。
權(quán)利要求
1.一種柱狀相變材料納米陣列，其特征在于包括襯底和襯底表面的由多個(gè)柱狀結(jié)構(gòu)組成的柱狀納米陣列；所述柱狀結(jié)構(gòu)包括位于襯底表面上的相變材料層和位于相變材料層之上的過(guò)渡層。
2. 根據(jù)權(quán)利要求1所述的柱狀相變材料納米陣列，其特征在于所述柱狀結(jié) 構(gòu)為圓柱或棱柱。
3. 根據(jù)權(quán)利要求2所述的柱狀相變材料納米陣列，其特征在于所述圓柱的 直徑為40~60nm，所述棱柱的4黃截面的外《^妄圓直徑為40~60nm。
4. 根據(jù)權(quán)利要求1所述的柱狀相變材料納米陣列，其特征在于所述相變材 料層的材料為GeSbTe合金、SbTe合金、GeTe合金、GeSb合金、SiSbTe 合金、SiTe合金或SiSb合金，或者為上述合金材料通過(guò)摻雜N、 0、 Si、 Sn或In形成的合金。
5. 根據(jù)權(quán)利要求1所述的柱狀相變材料納米陣列，其特征在于所述相變材 料層的厚度為100 ~ 300線
6. 根據(jù)權(quán)利要求1所述的柱狀相變材料納米陣列，其特征在于所述過(guò)渡層 的材料為TiN。
7. 根據(jù)權(quán)利要求1所述的柱狀相變材料納米陣列，其特征在于所述過(guò)渡層 的材料為Ti、 Ta、 TaN、 W其中之一。
8. 根據(jù)權(quán)利要求l所述的柱狀相變材料納米陣列，其特征在于所述過(guò)渡層 的厚度為100 nm。
9. 根據(jù)權(quán)利要求1所述的柱狀相變材料納米陣列，其特征在于所述襯底的 材料為Ti、 TiN、 W、 Al、 Cu其中之一。
10. —種柱狀相變材料納米陣列的制備方法，其特征在于，該方法包括以下 步驟(a) 首先在襯底上依次沉積相變材料層和過(guò)渡層；(b) 在步驟(a)獲得的結(jié)構(gòu)上利用亞微米CMOS標(biāo)準(zhǔn)工藝光刻技術(shù)制備 光刻膠圖形；(c) 利用干法刻蝕技術(shù)修整在步驟(b)獲得的光刻膠圖形，使修整后 的光刻膠圖形尺寸縮小；(d) 利用干法刻蝕技術(shù)將步驟(c)修整后的光刻膠圖形轉(zhuǎn)移到相變 材料層和過(guò)渡層上，刻蝕相變材料層和過(guò)渡層至襯底以形成柱狀納米陣 列。(e) 最后清洗光刻膠，得到由相變材料層和過(guò)渡層形成的柱狀納米 陣列。
11. 根據(jù)權(quán)利要求10所述的柱狀相變材料納米陣列的制備方法，其特征在 于步驟(b)獲得的光刻膠圖形為圓柱或棱柱。
12. 根據(jù)權(quán)利要求11所述的柱狀相變材料納米陣列的制備方法，其特征在 于所述圓柱的直徑為200 ~300nm，所述棱柱的橫截面的外接圓直徑為 200 ~ 300nm。
13. 根據(jù)權(quán)利要求10所述的柱狀相變材料納米陣列的制備方法，其特征在 于所述亞微米CMOS標(biāo)準(zhǔn)工藝包括0. 13um、 0. 18um、 0. 25um的CMOS 標(biāo)準(zhǔn)工藝。
14. 根據(jù)權(quán)利要求10所述的柱狀相變材料納米陣列的制備方法，其特征在于步驟(c)中，利用反應(yīng)離子刻蝕技術(shù)修整在步驟(b)獲得的光刻膠圖 形，反應(yīng)氣體為02，刻蝕功率為500 W- 1000 W，刻蝕氣壓為10 mTorr~ 100 mTorr，02流量為500 sccm- 2000 sccm，刻蝕速率為500 nm/min~800 nm/min。
15. 根據(jù)權(quán)利要求10或14所述的柱狀相變材料納米陣列的制備方法，其 特征在于經(jīng)步驟(c) ^修整后的光刻膠圖形直徑為40~60nm。
16. 根據(jù)權(quán)利要求10所述的柱狀相變材料納米陣列的制備方法，其特征在 于步驟(d)中所述干法刻蝕技術(shù)為反應(yīng)離子刻蝕。
全文摘要
本發(fā)明涉及一種柱狀相變材料納米陣列及其制備方法，可在亞微米CMOS標(biāo)準(zhǔn)工藝曝光技術(shù)基礎(chǔ)上，通過(guò)利用反應(yīng)離子刻蝕技術(shù)刻蝕修整光刻膠的方法，制備出柱狀結(jié)構(gòu)直徑為50nm左右的柱狀相變材料納米陣列。本發(fā)明不僅避免了直接使用100nm以下曝光技術(shù)的困難，降低了制造成本，更重要的是降低了相變存儲(chǔ)器的操作電流和功耗，為相變存儲(chǔ)器的高速、高密度、低壓、低功耗發(fā)展方向奠定了基礎(chǔ)。本發(fā)明不僅適用于制備相變存儲(chǔ)器的相變材料納米陣列，同樣適用于制備其他電子器件特別是納電子器件所需的納米尺度的材料薄膜，具有很大的應(yīng)用價(jià)值。
文檔編號(hào)B82B3/00GK101567421SQ200910052408
公開日2009年10月28日 申請(qǐng)日期2009年6月2日 優(yōu)先權(quán)日2009年6月2日
發(fā)明者萬(wàn)旭東, 馮高明, 波 劉, 吳關(guān)平, 宋志棠, 封松林 申請(qǐng)人:中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所