專利名稱：半導(dǎo)體器件、顯示面板和電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有通用緩沖器的半導(dǎo)體器件，該緩沖器包括在絕緣襯底上 形成的單溝道薄膜晶體管。該緩沖器不局限于任何特定應(yīng)用，而是可存在于 像器件和產(chǎn)品那樣的多種應(yīng)用之中。本發(fā)明還涉及顯示面4反和電子設(shè)備。
背景技術(shù)：
通過(guò)低溫多晶硅(LTPS)工藝，可以根據(jù)n溝道金屬氧化物半導(dǎo)體 (NMOS)型薄膜晶體管(TFT)和P溝道金屬氧化物半導(dǎo)體(PMOS)型 TFT兩者來(lái)生產(chǎn)電路。因此，互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)電路通常根 據(jù)兩種類型的薄膜晶體管來(lái)制造。
由于CMOS電路由兩種類型的薄膜晶體管組成，所以工序的道數(shù)增加了 。 工序道數(shù)的增加成為使產(chǎn)生率降低以及使制造成本增大的原因之一。
即使使用多晶硅工藝，具有與CMOS相同的功能的電路最好也由單溝道 薄膜晶體管(NMOS或PMOS薄膜晶體管)構(gòu)成。
這樣的單溝道電路可以存在于使用非晶硅或有機(jī)半導(dǎo)體的應(yīng)用之中。
例如，非晶硅允許電路只由NMOS薄膜晶體管制成，而有機(jī)薄膜晶體管 允許電路只由PMOS薄膜晶體管制成。
人們需要只由單溝道薄膜晶體管(NMOS薄膜晶體管或PMOS薄膜晶體 管)制成和能夠執(zhí)行與CMOS電路相同的功能的電路。
在本說(shuō)明書中將具體描述緩沖器。緩沖器是存在于多種應(yīng)用中的廣泛使 用電路。因此，緩沖器不局限于任何特定應(yīng)用。但是，為了便于說(shuō)明起見(jiàn)， 下面以緩沖器應(yīng)用于驅(qū)動(dòng)顯示面板的驅(qū)動(dòng)器為前提描述緩沖器。
下面描述的現(xiàn)有技術(shù)中的緩沖器用作如日本待審專利申請(qǐng)公布第二十 05-149624號(hào)所公開(kāi)的有源矩陣驅(qū)動(dòng)的有機(jī)場(chǎng)致發(fā)光(EL)面板的驅(qū)動(dòng)器。
圖1例示了有機(jī)EL面板1的系統(tǒng)配置。例示在圖1中的有機(jī)EL面板1 包括面板襯底上的像素陣列3、信號(hào)線驅(qū)動(dòng)器5、第一控制線驅(qū)動(dòng)器7、和第 二控制線驅(qū)動(dòng)器9。子像素11依照顯示分辨率以矩陣形式排列在像素陣列3上。圖2和3例 示了子像素11的等效電路。每個(gè)子像素11只由NMOS薄膜晶體管構(gòu)成。
如圖2和3所示，Nl表示取樣晶體管，N2表示驅(qū)動(dòng)晶體管，N3表示開(kāi) 燈控制晶體管，和Cs表示保持電容器。WSL表示寫入控制線，LSL表示開(kāi) 燈控制線，和PSL表示電流供應(yīng)線。
圖2例示了以響應(yīng)開(kāi)燈控制晶體管N3的開(kāi)關(guān)控制，控制有機(jī)EL元件 OLED的開(kāi)燈操作和關(guān)燈操作的驅(qū)動(dòng)方法操作的電路。
圖3例示了以響應(yīng)開(kāi)燈控制線LSL的電壓變化，控制有機(jī)EL元件OLED 的開(kāi)燈操作和關(guān)燈操作的驅(qū)動(dòng)方法操作的電路。參照?qǐng)D3，開(kāi)燈控制線LSL 還用作電流供應(yīng)線。
圖4是將信號(hào)電壓Vsig(Data)寫入例示在圖2和3中的子像素11中的 寫入操作的時(shí)序圖。圖4例示了信號(hào)線DTL的驅(qū)動(dòng)波形。將響應(yīng)像素灰度 Data的信號(hào)電壓Vsig供應(yīng)給信號(hào)線DTL。信號(hào)電壓Vsig的幅度決定驅(qū)動(dòng)晶 體管N2的驅(qū)動(dòng)電流的幅度。有機(jī)EL元件OLED是電流驅(qū)動(dòng)元件。驅(qū)動(dòng)電流 越大，亮度就越高。
圖4還例示了寫入控制線WSL。取樣晶體管Nl在寫入控制線WSL的高 電平間隔內(nèi)是導(dǎo)通的，并且將信號(hào)線DTL的電壓寫在驅(qū)動(dòng)晶體管N2的柵極 上。
圖4還例示了開(kāi)燈控制線LSL。在高電平和低電平之間驅(qū)動(dòng)開(kāi)燈控制線 LSL。隨著開(kāi)燈控制線LSL的電壓轉(zhuǎn)變，在開(kāi)燈狀態(tài)和關(guān)燈狀態(tài)之間切換有 機(jī)EL元件OLED。
對(duì)于例示在圖3中的子像素11，開(kāi)燈控制線LSL的控制振幅不同于例示 在圖2中的子像素11。如圖2所示，開(kāi)燈控制線LSL簡(jiǎn)單地驅(qū)動(dòng)開(kāi)燈控制晶 體管N3。如圖3所示，開(kāi)燈控制線LSL將操作電壓供應(yīng)給驅(qū)動(dòng)晶體管N2和 有機(jī)EL元件OLED兩者。
參照?qǐng)D4,在信號(hào)電壓Vsig的寫入操作之后，有機(jī)EL元件OLED隨著 開(kāi)燈控制線LSL處在高電平上而點(diǎn)亮，而有機(jī)EL元件OLED隨著開(kāi)燈控制 線LSL處在^^電平上而熄滅。
最大亮度級(jí)可以通過(guò)改變開(kāi)燈間隔與"個(gè)半幀的占空因數(shù)來(lái)控制。
開(kāi)燈控制線LSL (圖4)還用于調(diào)整運(yùn)動(dòng)圖像特性。為了調(diào)整運(yùn)動(dòng)圖像 特性，需要調(diào)整一個(gè)半幀內(nèi)發(fā)光的次數(shù)和開(kāi)燈間隔的定時(shí)。因此，從第二控制線驅(qū)動(dòng)器9輸出數(shù)種類型的脈沖。
然后，以每次一行掃描次序傳送脈沖，以便按有源矩陣驅(qū)動(dòng)方法進(jìn)行典 型每次一行掃描寫入操作。
更具體地說(shuō)，控制線驅(qū)動(dòng)器具有允許自由設(shè)置控制脈沖的脈沖長(zhǎng)度的功 能和允許控制脈沖傳送到下一級(jí)的功能。
在例示在圖2和3中的子像素11上信號(hào)電壓Vsig的寫入操作期間，還 進(jìn)行驅(qū)動(dòng)晶體管N2的閾值偏置操作和遷移率校正操作。圖5是例示在圖2 中的子像素11的時(shí)序圖。注意，如果例示在圖2中的子像素11具有校正功 能，則像例示在圖5中那樣驅(qū)動(dòng)電流供應(yīng)線PSL。圖6是例示在圖3中的子 像素11的時(shí)序圖。例示在圖2中的子像素11與例示在圖3中的子像素11之 間的差異與是否將初始化操作與發(fā)光間隔控制分開(kāi)有關(guān)。
在發(fā)光間隔控制中，改變開(kāi)燈間隔與關(guān)燈間隔的占空因素，以便調(diào)整最 大亮度。此外，在發(fā)光間隔控制中，修改一個(gè)半幀內(nèi)發(fā)光間隔與關(guān)燈間隔之 間的切換次數(shù)。利用這些操作，第二控制線驅(qū)動(dòng)器9的電^^結(jié)構(gòu)通常變復(fù)雜。
在例示在圖2中的電路結(jié)構(gòu)中，將用于閾值偏置間隔的初始定時(shí)的初始 化脈沖的電流供應(yīng)線PSL與關(guān)燈間隔控制脈沖的開(kāi)燈控制線LSL分開(kāi)。例示 在圖2中的電路結(jié)構(gòu)在簡(jiǎn)化控制接口方面是有利的。例示在圖2中的電路結(jié) 構(gòu)應(yīng)用了寫入控制線WSL、開(kāi)燈控制線LSL和電流供應(yīng)線PSL的三條控制 線。
關(guān)于圖6,下面參照例示在圖3中的像素電路描述閾值偏置才喿作、遷移 率校正操作、和包括發(fā)光間隔控制在內(nèi)的子像素11的控制操作。
除了將初始化操作與發(fā)光間隔控制分開(kāi)之外，例示在圖2中的像素電路 的控制操作一般類似于例示在圖3中的像素電路的控制操作，因此，這里省 略對(duì)例示在圖2中的像素電路的控制操作的討論。
圖6例示了寫入控制線WSL上的信號(hào)的驅(qū)動(dòng)波形。在寫入控制線WSL 的高電平間隔內(nèi)，取樣晶體管N1是導(dǎo)通的，并且將信號(hào)線DTL的電壓寫在 驅(qū)動(dòng)晶體管N2的柵極上。
寫入控制線WSL的第一高電平間隔用于校正驅(qū)動(dòng)晶體管N2的閾電壓值 Vth的變4b。
寫入控制線WSL的第二高電平間隔用于寫入響應(yīng)像素灰度的信號(hào)電壓 Vsig和校正驅(qū)動(dòng)晶體管N2的遷移率ji的變化。使第二高電平間隔的下降沿傾斜成設(shè)置對(duì)于范圍從最高亮度級(jí)(高壓信 號(hào))到最低亮度級(jí)(低壓信號(hào))的所有灰度都最佳的遷移率校正間隔。
遷移率校正操作是校正具有高遷移率(a的驅(qū)動(dòng)晶體管N2與具有低遷移
率fi的驅(qū)動(dòng)晶體管N2之間的差異。校正間隔由寫入控制線WSL的高電平間 隔的長(zhǎng)度決定。校正間隔隨低亮度(低壓信號(hào))間隔變長(zhǎng)而變長(zhǎng)。
圖6還例示了信號(hào)線DTL上的信號(hào)的驅(qū)動(dòng)波形。將兩個(gè)電平的電壓供應(yīng) 給信號(hào)線DTL。偏置電壓Vofs用于偏置驅(qū)動(dòng)晶體管N2的閾值。信號(hào)電壓Vsig 導(dǎo)致像素灰度。信號(hào)電壓Vsig的幅度決定驅(qū)動(dòng)晶體管N2供應(yīng)的驅(qū)動(dòng)電流。 有機(jī)EL元件OLED是電流驅(qū)動(dòng)元件，并且響應(yīng)較大驅(qū)動(dòng)電流，提供較高亮 度。
圖6還例示了開(kāi)燈控制線LSL上的信號(hào)的驅(qū)動(dòng)波形。在高電平和低電平 的兩個(gè)電平之一上驅(qū)動(dòng)開(kāi)燈控制線LSL。開(kāi)燈控制線LSL的第一低電平間隔 用作初始化間隔。第二低電平間隔用作開(kāi)始發(fā)光之后的關(guān)燈間隔。
本文的初始化操作使驅(qū)動(dòng)晶體管N2的柵極-源極電壓Vgs在電壓范圍上 寬于閾電壓值Vth。初始化操作在執(zhí)行閾值偏置梯:作之前進(jìn)行。下文將初始 化操作稱為偏置準(zhǔn)備操作。
在偏置準(zhǔn)備操作之后，將偏轉(zhuǎn)電壓Vofs供應(yīng)給驅(qū)動(dòng)晶體管N2的柵極， 并且使開(kāi)燈控制線LSL上的電壓轉(zhuǎn)變成高電平。這個(gè)與電壓電平有關(guān)的操作 就是閾值偏置操作。當(dāng)閾值偏置操作開(kāi)始時(shí)，驅(qū)動(dòng)晶體管N2的源極電壓Vs 逐漸上升。在驅(qū)動(dòng)晶體管N2的柵極-源極電壓Vgs達(dá)到閾電壓值Vth的時(shí)刻， 源極電壓Vs停止上升。
當(dāng)信號(hào)電壓Vsig的寫入操作完成時(shí)，發(fā)光間隔開(kāi)始， 一直持續(xù)到下一個(gè) 寫入操作間隔。在發(fā)光間隔內(nèi)，有機(jī)EL元件OLED隨著開(kāi)燈控制線LSL處 在高電平上而點(diǎn)亮，而隨著開(kāi)燈控制線LSL處在低電平上而熄滅。最大亮度 級(jí)通過(guò)改變一個(gè)半幀內(nèi)開(kāi)燈間隔的長(zhǎng)度的占空因數(shù)來(lái)控制。
圖6例示了出現(xiàn)在驅(qū)動(dòng)晶體管N2的4冊(cè)^l上的信號(hào)電壓Vg。此外，圖6 還例示了出現(xiàn)在驅(qū)動(dòng)晶體管N2的源極(有機(jī)EL元件OLED的正極)上的電 壓Vs。
正如前面討論過(guò)的那樣，例示在圖6中的寫入控制線WSL上的寫入控 制信號(hào)和開(kāi)燈控制線LSL上的開(kāi)燈控制信號(hào)視驅(qū)動(dòng)操作的目的而定，在長(zhǎng)度 上變得不同。例如，對(duì)于信號(hào)寫入和遷移率校正操作，寫入控制線WSL上的寫入控 制信號(hào)在脈沖長(zhǎng)度上不同于閾值偏置操作。對(duì)于發(fā)光間隔內(nèi)的開(kāi)燈/關(guān)燈控
制，開(kāi)燈控制線LSL上的開(kāi)燈控制信號(hào)在脈沖長(zhǎng)度上不同于閾值偏置操作。
因此，第一控制線驅(qū)動(dòng)器7和第二控制線驅(qū)動(dòng)器9的每一個(gè)輸出多個(gè)不 同脈沖長(zhǎng)度的脈沖。在有源矩陣驅(qū)動(dòng)方法典型的每次一行掃描的情況下，根 據(jù)每次一行掃描傳送這些脈沖波形。這種類型的控制線驅(qū)動(dòng)器必須具有兩種 功能，即，自由設(shè)置控制脈沖的脈沖長(zhǎng)度的功能和根據(jù)每次一行掃描將控制 脈沖傳送到后級(jí)的功能。
圖7-14例示了滿足上述條件的控制線驅(qū)動(dòng)器的例子和驅(qū)動(dòng)操作。這里的 控制線驅(qū)動(dòng)器由移位寄存器組成。
例示在圖7中的移位寄存器包括2N個(gè)級(jí)聯(lián)移位級(jí)SR(1)-SR(N)。每個(gè)移 位級(jí)使用來(lái)自出現(xiàn)在該移位級(jí)之前和之后的其它移位級(jí)的輸出脈沖，并且輸 出輸入其中的時(shí)鐘信號(hào)作輸出脈沖。
圖8例示了移位寄存器的驅(qū)動(dòng)脈沖波形。例示在圖8中的脈沖波形由只 由NMOS薄膜晶體管制成的移位寄存器引起。
圖8還例示了驅(qū)動(dòng)第一移位級(jí)的開(kāi)始脈沖st、驅(qū)動(dòng)2N移位級(jí)的結(jié)束脈 沖end、和用于位于偶數(shù)級(jí)上的移位級(jí)的時(shí)鐘信號(hào)ckl。
圖8還例示了用于位于奇數(shù)級(jí)上的移位級(jí)的時(shí)鐘信號(hào)ck2、和移位級(jí)SR(1) 的輸出脈沖ol。圖8還例示了第(k-l )級(jí)上的移位級(jí)SR(k-l)的輸出脈沖o(k-1)。 圖8還例示了各自移位級(jí)上的輸出脈沖o。
圖9例示了第k級(jí)上的移位級(jí)SR的內(nèi)部電路例子。如圖9所示，形成 移位級(jí)SR的薄膜晶體管都是NMOS型的。移位級(jí)NMOS SR的輸出級(jí)包括 串聯(lián)在電源電壓VSS與時(shí)鐘輸入端之間的薄膜晶體管Nil和N12。薄膜晶體 管Nil和N12之間的中間結(jié)點(diǎn)與輸出端連接。輔助電容Cbl連接在薄膜晶體 管Nll的柵極與電源電壓VSS之間。另一方面，輔助電容Cb2連接在薄膜晶 體管N12的柵極與時(shí)鐘輸入端之間。輔助電容Cb2有助于自舉操作。
圖10例示了移位級(jí)SR的節(jié)點(diǎn)A和B上輸入和輸出脈沖與電壓的關(guān)系。 圖10還例示了時(shí)鐘信號(hào)ck、第一驅(qū)動(dòng)脈沖inl(k)(前一個(gè)移位級(jí)的輸出脈沖 out(k-l))、和第二驅(qū)動(dòng)脈沖in2(k)(后一個(gè)移位級(jí)的輸出脈沖out(k+l))的波 形。圖IO還例示了節(jié)點(diǎn)B上的電壓(薄膜晶體管Nll的控制線電壓)、節(jié)點(diǎn) A上的電壓(薄膜晶體管N12的控制線電壓)、和出現(xiàn)在輸出端上的輸出脈沖OUt的波形。
參照?qǐng)D10，在第一驅(qū)動(dòng)脈沖inl(k)的高電平的上升沿的定時(shí)和第二驅(qū)動(dòng) 脈沖in2(k)的高電平的上升沿的定時(shí)的每一個(gè)上互補(bǔ)地切換節(jié)點(diǎn)A和B上的電壓。
這種互補(bǔ)操作通過(guò)薄膜晶體管N13-N16進(jìn)行。
隨著第一驅(qū)動(dòng)脈沖inl(k)處在高電平上而第二驅(qū)動(dòng)脈沖in2(k)處在低電 平上，薄膜晶體管N13和N14是導(dǎo)通的，而薄膜晶體管N15和N16是不導(dǎo) 通的。隨著第一驅(qū)動(dòng)脈沖inl(k)處在低電平上而第二驅(qū)動(dòng)脈沖in2(k)處在高電 平上，薄膜晶體管N13和N14是不導(dǎo)通的，而薄膜晶體管N15和N16是導(dǎo) 通的。
輔助電容Cb2隨著節(jié)點(diǎn)A處在高電平上而充電。在時(shí)鐘信號(hào)ck轉(zhuǎn)變成 高電平的定時(shí)，輸出脈沖out(k)隨著節(jié)點(diǎn)A處在高電平上而轉(zhuǎn)變成高電平。 節(jié)點(diǎn)A上的電壓升高了輔助電容Cb2的充電電壓。薄膜晶體管N12的斥冊(cè)極-源極電壓Vgs依照自舉操作保持在等于或高于閾電壓值Vth的電壓上。輸出 脈沖out(k)的電壓波形與時(shí)鐘信號(hào)ck的電壓波形相同。
例示在圖7中的移位寄存器從第一移位級(jí)開(kāi)始,從移位級(jí)中拾取時(shí)鐘信號(hào) ck,然后輸出時(shí)鐘信號(hào)ck。因此，輸出脈沖out的脈沖寬度的可變范圍局限 于時(shí)鐘信號(hào)ck的脈沖寬度可變的1H (水平掃描間隔)的范圍。
移位寄存器可以在1H間隔內(nèi)傳送多個(gè)脈沖信號(hào)。
圖11例示了時(shí)鐘信號(hào)ck包含兩個(gè)脈沖的傳送操作。例示在圖11中的波 形分別對(duì)應(yīng)于例示在圖8中的波形圖。
圖12例示了移位級(jí)SR上的信號(hào)的驅(qū)動(dòng)波形，分別對(duì)應(yīng)于例示在圖10 中的波形。參照?qǐng)D12,還利用兩個(gè)脈沖進(jìn)行自舉操作。
例示在圖7中的移位寄存器可以通過(guò)調(diào)整時(shí)鐘信號(hào)ck的上升率和下降率 在輸出脈沖中再現(xiàn)相同波形。
圖13例示了輸入梯形時(shí)鐘信號(hào)ck作為時(shí)鐘信號(hào)ck時(shí)的傳送操作。例示 在圖13中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖8中的驅(qū)動(dòng)波形。
圖14例示了移位寄存器的驅(qū)動(dòng)波形。例示在圖14中的驅(qū)動(dòng)波形分別對(duì) 應(yīng)于例示在圖IO中的驅(qū)動(dòng)波形。依照與時(shí)鐘信號(hào)ck相同的梯形波形進(jìn)行自 舉操作，和輸出脈沖out具有相同的梯形波形。

發(fā)明內(nèi)容
形成參照?qǐng)D7(圖9)討論的移位寄存器的輸出級(jí)的薄膜晶體管Nil和N12 以互補(bǔ)方式操作。這種布置禁止了直通電流流入輸出級(jí)中，從而導(dǎo)致低的功耗。
但是，在例示在圖7 (圖9)中的移位寄存器中，按原樣輸出時(shí)鐘信號(hào)ck 作為輸出時(shí)鐘(傳送時(shí)鐘)。如圖15所示，將時(shí)鐘信號(hào)供應(yīng)給第一控制線驅(qū) 動(dòng)器7 (移位寄存器)的緩沖器21具有驅(qū)動(dòng)作為輸出脈沖的供應(yīng)目標(biāo)的所有 像素的驅(qū)動(dòng)功率。
另 一方面，將開(kāi)始脈沖st和結(jié)束脈沖end供應(yīng)給第一控制線驅(qū)動(dòng)器7的 緩沖器23簡(jiǎn)單地驅(qū)動(dòng)只在移位寄存器中的SR級(jí)。
由于這個(gè)原因，緩沖器21在電路尺寸上自然變得比緩沖器23大。
盡管例示在圖7 (圖9)中的移位寄存器(第一控制線驅(qū)動(dòng)器7)的功耗 較小，但位于第一控制線驅(qū)動(dòng)器7之前的緩沖器21消耗的功率增大了 。
此外，正如前面討論過(guò)的那樣，時(shí)鐘信號(hào)ck驅(qū)動(dòng)出現(xiàn)在水平行上的所有 像素。緩沖器21中的像素尺寸隨著沿水平行排列的像素的數(shù)量增加和每個(gè)像 素的負(fù)載變大而變大。因此使功耗增大。
當(dāng)前提出的控制線驅(qū)動(dòng)器(半導(dǎo)體器件)存在需要克服的技術(shù)問(wèn)題。因 此，本發(fā)明的發(fā)明人提出了具有甚至利用前部的低驅(qū)動(dòng)功率驅(qū)動(dòng)大驅(qū)動(dòng)負(fù)載 的電路結(jié)構(gòu)的緩沖器。
本發(fā)明人提出了具有在絕緣襯底上形成的單溝道薄膜晶體管的半導(dǎo)體器 件的緩沖器。該緩沖器具有下面所述的結(jié)構(gòu)。
該緩沖器包括
U)第一輸出級(jí)，該第一輸出級(jí)包括第一薄膜晶體管和與第一薄膜晶體 管串聯(lián)的第二薄膜晶體管，該第 一輸出級(jí)具有作為第 一薄膜晶體管和第二薄 膜晶體管之間的中間結(jié)點(diǎn)的輸出端；
(b)第一輸入級(jí)，該第一輸入級(jí)包括第三薄膜晶體管和與第三薄膜晶體 管串聯(lián)的第四薄膜晶體管，第三薄膜晶體管通過(guò)設(shè)置脈沖控制，而第四薄膜 晶體管通過(guò)重置脈沖控制，該第 一輸入級(jí)響應(yīng)出現(xiàn)在第三薄膜晶體管和第四 薄膜晶體管之間的中間結(jié)點(diǎn)上的電壓，控制與第一薄膜晶體管的控制電極連
接的第一控制線的電壓狀態(tài)，以便在從設(shè)置脈沖的應(yīng)用開(kāi)始定時(shí)到重置脈沖 的應(yīng)用開(kāi)始定時(shí)的間隔與其余間隔之間切換第 一 控制線的電壓狀態(tài)；(C)第二輸入級(jí)，該第二輸入級(jí)包括第六薄膜晶體管和與第六薄膜晶體 管串聯(lián)的第五薄膜晶體管，第六薄膜晶體管通過(guò)設(shè)置脈沖控制，而第五薄膜 晶體管通過(guò)重置脈沖控制，該第二輸入級(jí)響應(yīng)出現(xiàn)在第五薄膜晶體管和第六 薄膜晶體管之間的中間結(jié)點(diǎn)上的電壓，控制與第二薄膜晶體管的控制電極連
接的第二控制線的電壓狀態(tài)，以便與第 一控制線的電壓變化反相地切換第二 控制線的電壓狀態(tài)；
(d) 第七薄膜晶體管，該第七薄膜晶體管具有與第一控制線連接的一個(gè) 主電極、與第二、第四和第六薄膜晶體管共享的電源連接的另一個(gè)主電極以 及與第二控制線連接的控制電極；
(e) 第八薄膜晶體管，該第八薄膜晶體管具有與第二控制線連接的一個(gè)
主電極、與第二、第四和第六薄膜晶體管共享的電源連接的另一個(gè)主電極以
及與第 一控制線連接的控制電極；
(f) 第二輸出級(jí)，該第二輸出級(jí)包括第九薄膜晶體管和與第九薄膜晶體 管串聯(lián)的第十薄膜晶體管，第九薄膜晶體管具有與第一控制線連接的控制電 極，而第十薄膜晶體管具有與第二控制線連接的控制電極，該第二輸出級(jí)將 出現(xiàn)在第九薄膜晶體管和第十薄膜晶體管之間的中間結(jié)點(diǎn)上的電壓供應(yīng)給第 三控制線；和
(g) 第十一薄膜晶體管，該第十一薄膜晶體管具有與第一控制線連接的 一個(gè)主電極以及與第三控制線連接的控制電極，該第十一薄膜晶體管在輸出 脈沖出現(xiàn)在輸出端上的整個(gè)間隔內(nèi)將在與設(shè)置脈沖相同的邏輯電平上的電壓 供應(yīng)給第一控制線。
設(shè)置脈沖和重置脈沖的每一個(gè)在振幅上可以小于出現(xiàn)在輸出端上的輸出 脈沖。對(duì)于小振幅輸入脈沖，前部消耗較小功率。
設(shè)置脈沖和重置脈沖可以由各自移位寄存器供應(yīng)。對(duì)于設(shè)置脈沖的移位 寄存器和重置脈沖的移位寄存器，半導(dǎo)體器件存在于高速驅(qū)動(dòng)大量負(fù)載的應(yīng) 用中。
來(lái)自緩沖器的輸出脈沖可以控制顯示面板上的取樣定時(shí)。 緩沖器的輸出脈沖可以控制顯示面板上的電流供應(yīng)線。 緩沖器的輸出脈沖可以控制自發(fā)光型顯示面板的開(kāi)燈操作，以便從設(shè)置
脈沖的應(yīng)用開(kāi)始定時(shí)到重置脈沖的應(yīng)用開(kāi)始定時(shí)的間隔導(dǎo)致每個(gè)發(fā)光間隔的
長(zhǎng)度落在一個(gè)半幀間隔內(nèi)。在上述緩沖器中，第一薄膜晶體管的一個(gè)主電極可以接收在從設(shè)置脈沖 的應(yīng)用開(kāi)始定時(shí)到重置脈沖的應(yīng)用開(kāi)始定時(shí)的間隔內(nèi)生成多個(gè)輸出脈沖的脈 沖信號(hào)。這種布置允許復(fù)雜的脈沖控制。
在上述緩沖器中，第九薄膜晶體管可以是二極管連接的。這種布置省去 了與第九薄膜晶體管的 一個(gè)主電極連接的電源線，從而縮小了緩沖器的布局面積。
具有上述緩沖器的半導(dǎo)體器件可以形成形成像素陣列的驅(qū)動(dòng)器的 一部分。
按照本發(fā)明的一個(gè)實(shí)施例，電子設(shè)備包括顯示面板。該電子設(shè)備包括像 素陣列、控制該設(shè)備的整個(gè)系統(tǒng)的操作的系統(tǒng)控制器、和用于系統(tǒng)控制器的 操作輸入單元。
在該緩沖器中，將第一和第二輸入級(jí)的輸出電壓供應(yīng)給形成輸出級(jí)的第 一和第二薄膜晶體管的控制電極。設(shè)置脈沖和重置脈沖的驅(qū)動(dòng)目標(biāo)是形成第 一和第二輸入級(jí)的薄膜晶體管。供應(yīng)設(shè)置脈沖和重置脈沖的小驅(qū)動(dòng)電源就足 夠了。
第 一和第二輸入級(jí)的使用使形成輸出級(jí)的第 一和第二薄膜晶體管的控制 電極的電壓狀態(tài)在不應(yīng)用處在有效電平上的設(shè)置脈沖和重置脈沖的整個(gè)間隔 內(nèi)一直保持著。即使將電流負(fù)載與輸出級(jí)連接，也可以持續(xù)保持輸出脈沖的 電壓。
隨著第七和第八薄膜晶體管得到應(yīng)用， 一條控制線的電壓可以將另一條 控制線的電壓固定在理想斷開(kāi)電壓上。其結(jié)果是，輸出級(jí)上的直通電流得到 可靠控制。由于控制線的電壓是固定的，緩沖器變成抗外界輸入信號(hào)的。因 此，提高了半導(dǎo)體器件的操作可靠性。
如此構(gòu)成的緩沖器包括第 一輸出級(jí)和與第 一輸出級(jí)并聯(lián)的第二輸出級(jí)。 第十一薄膜晶體管的操作通過(guò)相位與出現(xiàn)在第一輸出端上的輸出脈沖相同的
輸出脈沖來(lái)控制。第十一薄膜晶體管的一個(gè)主電極與第一控制線連接。因此， 在輸出脈沖出現(xiàn)在輸出端上的整個(gè)時(shí)段內(nèi)將第 一控制線固定在理想接通電壓 上。緩沖器變成抗外界輸入信號(hào)的。因此，提高了半導(dǎo)體器件的操作可靠性。


圖1例示了有機(jī)EL面板的系統(tǒng)配置；圖2是NMOS子像素的等效電路圖3是NMOS子像素的等效電路圖4例示了子像素的驅(qū)動(dòng)時(shí)序；
圖5例示了例示在圖2中的子像素的驅(qū)動(dòng)波形；
圖6例示了例示在圖3中的子像素的驅(qū)動(dòng)波形；
圖7例示了移位寄存器(掃描器)的電路例子；
圖8例示了 NMOS移位寄存器(掃描器)的驅(qū)動(dòng)波形；
圖9例示了具有自舉功能的移位級(jí)的內(nèi)部結(jié)構(gòu)；
圖10例示了根據(jù)自舉功能進(jìn)行的移位級(jí)的輸入-輸出操作；
圖11例示了輸入時(shí)鐘的脈沖形狀與移位寄存器的傳送操作之間的關(guān)系；
圖12例示了根據(jù)自舉功能進(jìn)行的移位級(jí)的輸入-輸出操作；
圖13例示了輸入時(shí)鐘的脈沖形狀與移位寄存器的傳送操作之間的關(guān)系；
圖14例示了根據(jù)自舉功能進(jìn)行的移位級(jí)的輸入-輸出操作；
圖15例示了現(xiàn)有技術(shù)中用在驅(qū)動(dòng)器中的面板結(jié)構(gòu)；
圖16例示了按照本發(fā)明一個(gè)實(shí)施例的有機(jī)EL面板的系統(tǒng)配置；
圖17例示了將本發(fā)明一個(gè)實(shí)施例的緩沖器用在驅(qū)動(dòng)器中的面板結(jié)構(gòu)；
圖18是控制線驅(qū)動(dòng)器的電路結(jié)構(gòu)；
圖19例示了按照本發(fā)明一個(gè)實(shí)施例的NMOS控制線驅(qū)動(dòng)器的驅(qū)動(dòng)波形;
圖20是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖21例示了例示在圖20中的緩沖器的驅(qū)動(dòng)波形；
圖22例示了考慮到耦合效應(yīng)的例示在圖20中的緩沖器的驅(qū)動(dòng)波形；
圖23例示了 NMOS晶體管的Ids-Vgs特性；
圖24例示了 NMOS晶體管的Ids-Vgs特性的測(cè)量結(jié)果；
圖25例示了耦合效應(yīng)突出的例示在圖20中的緩沖器的驅(qū)動(dòng)波形；
圖26是按照本發(fā)明 一個(gè)實(shí)施例的緩沖器的電路圖27例示了例示在圖26中的緩沖器的驅(qū)動(dòng)波形；
圖28是按照本發(fā)明 一個(gè)實(shí)施例的緩沖器的電路圖29例示了例示在圖28中的緩沖器的驅(qū)動(dòng)波形；
圖3 0是按照本發(fā)明 一 個(gè)實(shí)施例的緩沖器的電路圖31例示了例示在圖30中的緩沖器的驅(qū)動(dòng)波形；
圖32是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖；圖33例示了例示在圖32中的緩沖器的驅(qū)動(dòng)波形；圖34是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路35例示了例示在圖34中的緩沖器的驅(qū)動(dòng)波形;圖36是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路37例示了例示在圖36中的緩沖器的驅(qū)動(dòng)波形；圖38是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路39例示了例示在圖38中的緩沖器的驅(qū)動(dòng)波形；圖40是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路41例示了例示在圖40中的緩沖器的驅(qū)動(dòng)波形;圖42是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路43例示了例示在圖42中的緩沖器的驅(qū)動(dòng)波形；圖44是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路45例示了例示在圖44中的緩沖器的驅(qū)動(dòng)波形；圖46是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路47例示了例示在圖46中的緩沖器的驅(qū)動(dòng)波形；圖48是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路49例示了例示在圖48中的緩沖器的驅(qū)動(dòng)波形；圖50是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路51例示了例示在圖50中的緩沖器的驅(qū)動(dòng)波形；圖52是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路53例示了例示在圖52.中的緩沖器的驅(qū)動(dòng)波形；圖54是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路55例示了例示在圖54中的緩沖器的驅(qū)動(dòng)波形；圖56是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路57例示了例示在圖56中的緩沖器的驅(qū)動(dòng)波形；圖58是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路59例示了例示在圖58中的緩沖器的驅(qū)動(dòng)波形；圖60是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路61例示了例示在圖60中的緩沖器的驅(qū)動(dòng)波形；圖62是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路63是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖
16圖64是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖；圖65例示了例示在圖64中的緩沖器的驅(qū)動(dòng)波形；圖66是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖；圖67例示了例示在圖66中的緩沖器的驅(qū)動(dòng)波形；圖68是PMOS子像素的等效電路圖；圖69是PMOS子像素的等效電路圖；圖70例示了子像素的驅(qū)動(dòng)時(shí)序；圖71例示了控制線驅(qū)動(dòng)器的電路結(jié)構(gòu)；
圖72例示了按照本發(fā)明一個(gè)實(shí)施例的PMOS控制線驅(qū)動(dòng)器的驅(qū)動(dòng)波形;
圖73例示了按照本發(fā)明一個(gè)實(shí)施例的緩沖器；
圖74例示了例示在圖73中的緩沖器的驅(qū)動(dòng)波形；
圖75例示了考慮到耦合效應(yīng)的例示在圖73中的緩沖器的驅(qū)動(dòng)波形；
圖76例示了 PMOS晶體管的Ids-Vgs特性；
圖77例示了 PMOS晶體管的Ids-Vgs特性的測(cè)量結(jié)果；
圖78例示了耦合效應(yīng)突出的例示在圖73中的緩沖器的驅(qū)動(dòng)波形；
圖79是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖80例示了例示在圖79中的緩沖器的驅(qū)動(dòng)波形；
圖81是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖82例示了例示在圖81中的緩沖器的驅(qū)動(dòng)波形；
圖83是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖84例示了例示在圖83中的緩沖器的驅(qū)動(dòng)波形；
圖85是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖86例示了例示在圖85中的緩沖器的驅(qū)動(dòng)波形；
圖87是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖88例示了例示在圖87中的緩沖器的驅(qū)動(dòng)波形；
圖89是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖卯例示了例示在圖89中的緩沖器的驅(qū)動(dòng)波形；
圖91是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖92例示了例示在圖91中的緩沖器的驅(qū)動(dòng)波形；
圖93是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖94例示了例示在圖93中的緩沖器的驅(qū)動(dòng)波形；圖95是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖； 圖96例示了例示在圖95中的緩沖器的驅(qū)動(dòng)波形； 圖97是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖； 圖98例示了例示在圖97中的緩沖器的驅(qū)動(dòng)波形； 圖99是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖； 圖100例示了例示在圖99中的緩沖器的驅(qū)動(dòng)波形； 圖101是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖 圖102例示了例示在圖101中的緩沖器的驅(qū)動(dòng)波形 圖103是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖 圖104例示了例示在圖103中的緩沖器的驅(qū)動(dòng)波形 圖105是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖 圖106例示了例示在圖105中的緩沖器的驅(qū)動(dòng)波形 圖107是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖 圖108例示了例示在圖107中的緩沖器的驅(qū)動(dòng)波形 圖109是按照本發(fā)明 一個(gè)實(shí)施例的緩沖器的電路圖 圖IIO例示了例示在圖109中的緩沖器的驅(qū)動(dòng)波形 圖111是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖 圖112例示了例示在圖111中的緩沖器的驅(qū)動(dòng)波形 圖113是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖 圖114例示了例示在圖113中的緩沖器的驅(qū)動(dòng)波形 圖115是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖 圖116是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖 圖117是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖
圖118例示了例示在圖in中的緩沖器的驅(qū)動(dòng)波形
圖119是按照本發(fā)明一個(gè)實(shí)施例的緩沖器的電路圖
圖120例示了例示在圖119中的緩沖器的驅(qū)動(dòng)波形
圖121是顯示面板的外視圖122是電子設(shè)備的功能方塊圖123例示了電子設(shè)備的產(chǎn)品例子；
圖124A和124B例示了電子設(shè)備的產(chǎn)品例子；
圖125例示了電子設(shè)備的產(chǎn)品例子；圖126A和126B例示了電子i殳備的產(chǎn)品例子；和 圖127例示了電子設(shè)備的產(chǎn)品例子。
優(yōu)選實(shí)施例描述
本文提出的發(fā)明應(yīng)用于有源矩陣顯示面板中的驅(qū)動(dòng)器。
本說(shuō)明書中的領(lǐng)域中。
描述本發(fā)明的實(shí)施例只是為了示范的目的，本發(fā)明不局限于本文所述的
實(shí)施例。
下面描述有機(jī)場(chǎng)致發(fā)光(EL)面板31作為本發(fā)明的一個(gè)實(shí)施例。圖16 例示了本實(shí)施例的EL面板31的系統(tǒng)配置。如圖16所示，將相同標(biāo)號(hào)指定 給與例示在圖1中的那些相同的元件。
EL面板31包括面板襯底上的像素陣列3、信號(hào)線驅(qū)動(dòng)器5、第一控制線 驅(qū)動(dòng)器33 、和第二控制線驅(qū)動(dòng)器35。
本發(fā)明 一個(gè)實(shí)施例的緩沖器包括在每一個(gè)沿著垂直方向傳送驅(qū)動(dòng)脈沖的 第一控制線驅(qū)動(dòng)器33和第二控制線驅(qū)動(dòng)器35中。
參照?qǐng)D17，具有二級(jí)結(jié)構(gòu)的第一控制線驅(qū)動(dòng)器33 (35)包括依照時(shí)鐘信 號(hào)傳送脈沖信號(hào)的移位寄存器、和響應(yīng)脈沖信號(hào)驅(qū)動(dòng)控制線的緩沖器。
如后所述，本實(shí)施例的緩沖器將移位寄存器的輸出用作設(shè)置脈沖和重置 脈沖。只要移位寄存器的輸出脈沖可以驅(qū)動(dòng)緩沖器而不是與控制線連接的所 有子像素11就足夠了。
只要處在移位寄存器之前的級(jí)上的用于時(shí)鐘信號(hào)的緩沖器21具有與用 于開(kāi)始脈沖st和結(jié)束脈沖的緩沖器23 —樣高的驅(qū)動(dòng)功率就足夠了。
按照本實(shí)施例，設(shè)置脈沖提供將緩沖器的輸出脈沖的電壓切換到設(shè)置電 壓的切換定時(shí)。
重置脈沖提供將緩沖器的輸出脈沖的電壓切換到重置電壓的切換定時(shí)。 圖18例示了只由NMOS薄膜晶體管組成的控制線驅(qū)動(dòng)器。 例示在圖18中的控制線驅(qū)動(dòng)器包括傳送設(shè)置脈沖的移位寄存器41、傳 送重置脈沖的移位寄存器43、和響應(yīng)從每個(gè)移位級(jí)輸出的設(shè)置脈沖和重置脈
沖進(jìn)行互補(bǔ)操作的緩沖器45。
緩沖器45響應(yīng)設(shè)置脈沖的輸入，輸出高電平電壓(設(shè)置電壓)，和響應(yīng)重置脈沖的輸入，輸出低電平電壓(重置電壓)。
圖19例示了控制線驅(qū)動(dòng)器的驅(qū)動(dòng)脈沖波形，即，傳送設(shè)置信號(hào)的移位寄
存器41的輸出脈沖scanl。圖19還例示了傳送重置信號(hào)的移位寄存器43的 輸出脈沖scan2。圖19還例示了緩沖器45的輸出脈沖out。
緩沖器45的輸出脈沖out的脈沖寬度等于輸入緩沖器45中的設(shè)置脈沖 和重置脈沖的輸入定時(shí)之間的時(shí)差。通過(guò)控制設(shè)置脈沖和重置脈沖之間的傳 送間隔，可以自由地設(shè)置緩沖器45的輸出脈沖out的脈沖寬度。
下面描述緩沖器45的實(shí)施例。
第一實(shí)施例
圖20例示了作為本發(fā)明的第一實(shí)施例的緩沖器45,而圖21例示了緩沖 器45的驅(qū)動(dòng)波形。
例示在圖20中的緩沖器45包括輸出級(jí)51、第一輸入級(jí)53、和第二輸入 級(jí)55。
^T出級(jí)51包括串聯(lián)在高電源電壓VDD1和^f氐電源電壓VSS之間的 NMOS薄膜晶體管N31和N32。薄膜晶體管N31與第一高電源電壓VDD1 連接。薄膜晶體管N32與低電源電壓VSS連接。薄膜晶體管N31和N32之 間的中間結(jié)點(diǎn)用作緩沖器45的輸出端OUT。
在這個(gè)實(shí)施例中，自舉輔助電容Cb31連接在薄膜晶體管N31的柵極與 輸出端之間。如果薄膜晶體管N31的柵極電容足夠大，自舉輔助電容Cb31 就沒(méi)有必要。
輸出級(jí)51包括吸收薄膜晶體管N31自舉操作時(shí)的柵極電壓Vg與第一輸 入級(jí)53的輸出電壓之間的電壓差的薄膜晶體管N51。 NMOS薄膜晶體管N51 具有與薄膜晶體管N31的柵極(作為控制線的節(jié)點(diǎn)A)連接的一個(gè)主電極以 及與用作控制線的節(jié)點(diǎn)B連接的另一個(gè)主電極。薄膜晶體管N51的柵極與第 一高電源電壓VDD1連接。
節(jié)點(diǎn)B與保持電壓的電容Csl (下文稱為"保持電容")連接。類似地， 薄膜晶體管N32的柵極(作為控制線的節(jié)點(diǎn)C)與保持電容Cs2連接。如果 節(jié)點(diǎn)B和C具有小連線電容值，保持電容就用作補(bǔ)充。這些輔助電容縮小了 節(jié)點(diǎn)電壓的變化。這樣的變化可以引起包括薄膜晶體管中的斷開(kāi)漏電流和經(jīng) 由連線電容輸入的干擾信號(hào)的不穩(wěn)定操作。
第一輸入級(jí)53和第二輸入級(jí)55的每一個(gè)在電^各結(jié)構(gòu)上一般與輸出級(jí)51相同。
下面描述第一輸入級(jí)53的電路結(jié)構(gòu)。第一輸入級(jí)53包括串聯(lián)在第一高
電源電壓VDD1和低電源電壓VSS之間的NMOS薄膜晶體管N33和N34。 薄膜晶體管N33與第一高電源電壓VDD1連接，而薄膜晶體管N34與低電源 電壓VSS連接。NMOS薄膜晶體管N33和N34之間的中間結(jié)點(diǎn)用作輸出端， 并且與節(jié)點(diǎn)B連接。
自舉輔助電容Cb32連接在薄膜晶體管N33的柵才及與輸出端之間。如果 薄膜晶體管N33的柵極電容足夠大，自舉輔助電容Cb33就沒(méi)有必要。輸出 級(jí)53包括吸收薄膜晶體管N33自舉操作時(shí)的柵極電壓Vg與出現(xiàn)在設(shè)置脈沖 的輸入端INs上的電壓之間的電壓差的薄膜晶體管N52。 NMOS薄膜晶體管 N52具有與薄膜晶體管N33的柵極(作為控制線的節(jié)點(diǎn)D)連接的一個(gè)主電 極以及與設(shè)置脈沖的輸入端INs連接的另 一個(gè)主電極。薄膜晶體管N52的柵 極與第 一高電源電壓VDD1連接。
薄膜晶體管N34的柵極與重置脈沖的輸入端INr連接。因此，第一輸入 級(jí)53通過(guò)設(shè)置脈沖和重置脈沖來(lái)控制。
下面描述第二輸入級(jí)55的電路結(jié)構(gòu)。第二輸入級(jí)55包括串聯(lián)在第一高 電源電壓VDD1和低電源電壓VSS之間的NMOS薄膜晶體管N35和N36。 薄膜晶體管N35與第一高電源電壓VDD1連接，而薄膜晶體管N36與低電源 電壓VSS連接。NMOS薄膜晶體管N35和N36之間的中間結(jié)點(diǎn)用作輸出端， 并且與節(jié)點(diǎn)C連接。
自舉輔助電容Cb33連接在薄膜晶體管N35的柵極與輸出端之間。如果 薄膜晶體管N35的柵極電容足夠大,自舉輔助電容Cb33就沒(méi)有必要。
輸出級(jí)55包括吸收薄膜晶體管N35自舉操作時(shí)的柵極電壓Vg與出現(xiàn)在 重置脈沖的輸入端INr上的電壓之間的電壓差的薄膜晶體管N53。
NMOS薄膜晶體管N53具有與薄膜晶體管N35的柵極(作為控制線的節(jié) 點(diǎn)E)連接的一個(gè)主電極以及與重置脈沖的輸入端INr連接的另一個(gè)主電極。 薄膜晶體管N53的^f冊(cè)極與第一高電源電壓VDD1連接。
薄膜晶體管N36的柵極與設(shè)置脈沖的輸入端INs連接。第二輸入級(jí)55 與設(shè)置脈沖和重置脈沖的連接關(guān)系與第一輸入級(jí)53與設(shè)置脈沖和重置脈沖 的連接關(guān)系相反。
薄膜晶體管N31 、 N33和N35每一個(gè)的自舉增益gb依照如下方程計(jì)算<formula>formula see original document page 22</formula>其中，Cg代表每個(gè)薄膜晶體管的柵極電容，'Cb代表與每個(gè)薄膜晶體管 的柵極連接的自舉輔助電容，和Cp代表節(jié)點(diǎn)A、 D和E每一個(gè)上的寄生電 容(不包括Cg和Cb的連線電容)。
寄生電容Cp的存在是自舉增益下降的原因。正如前面討論過(guò)的那樣，使 用自舉輔助電容增大自舉增益是有用的，以便保證每個(gè)薄膜晶體管的可靠接 通操作。
下面參照?qǐng)D21描述設(shè)置脈沖和重置脈沖每一個(gè)的電壓狀態(tài)與每個(gè)節(jié)點(diǎn) 上的電壓狀態(tài)的關(guān)系。
圖21例示了輸入端INs上的設(shè)置脈沖和輸入端INr上的重置脈沖的電壓狀態(tài)。
圖21還例示了薄膜晶體管N33的柵極(節(jié)點(diǎn)D)的電壓狀態(tài)。
圖21進(jìn)一步例示了薄膜晶體管N35的柵極(節(jié)點(diǎn)E)、與第一輸入級(jí)53 的輸出端連接的控制線(節(jié)點(diǎn)B )、和薄膜晶體管N31的柵極(節(jié)點(diǎn)A)的電 壓狀態(tài)。圖21進(jìn)一步例示了與第二輸入級(jí)55的輸出端連接的控制線(節(jié)點(diǎn) C)、和輸出級(jí)51的輸出端OUT的電壓狀態(tài)。
參照?qǐng)D21，在兩個(gè)值VSS和VDD1之間給出設(shè)置脈沖(輸入端INs)的 信號(hào)振幅。在兩個(gè)值VSS和VDD1之間給出重置脈沖(輸入端INr)的信號(hào) 振幅。從移位寄存器41和43供應(yīng)的脈沖信號(hào)具有與供應(yīng)給緩沖器45的兩個(gè) 電源電壓相同的電平。
依照本實(shí)施例，將設(shè)置脈沖上升到高電平的上升沿的定時(shí)定義成與出現(xiàn) 在輸出級(jí)51的輸出端上的輸出脈沖的上升沿的定時(shí)一致的定時(shí)。另一方面， 將重置脈沖上升到高電平的上升沿的定時(shí)定義成與出現(xiàn)在輸出級(jí)51的輸出 端上的輸出脈沖的下降沿的定時(shí)一致的定時(shí)。參照?qǐng)D21，設(shè)置脈沖首先上升 到高電平，接著重置脈沖延遲地上升到高電平。
第一輸入級(jí)53的節(jié)點(diǎn)D在設(shè)置脈沖上升到高電平的定時(shí)上升。這樣， 薄膜晶體管N33變成導(dǎo)通的，如圖21所示，使節(jié)點(diǎn)B上的電壓升高。
隨著節(jié)點(diǎn)B上的電壓上升，薄膜晶體管N33的柵極電壓(節(jié)點(diǎn)D上的電 壓)上升了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓偏移。電壓上升之 后的所得電壓變成Vd。對(duì)于滿足Vd-VDDl〉Vth(N33)的電壓Vd，如圖21所 示，節(jié)點(diǎn)B上的電壓隨著薄膜晶體管N33導(dǎo)通而變成第一高電源電壓VDD1。如果節(jié)點(diǎn)B像前面討論過(guò)的那樣上升到第一高電源電壓VDD1，節(jié)點(diǎn)A 也上升到高電平。薄膜晶體管N31變成導(dǎo)通的，從而如圖21所示，使輸出 端OUT上的電壓升高。
隨著輸出端OUT的電壓上升，如圖21所示，薄膜晶體管N31的4冊(cè)極電 壓(節(jié)點(diǎn)A上的電壓)上升了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電 壓偏移。電壓上升之后的所得電壓變成Va。對(duì)于滿足Va-VDDl〉Vth(N31)的 電壓Va,如圖21所示，輸出端OUT上的電壓隨著薄膜晶體管N31導(dǎo)通而變 成第一高電源電壓VDD1。
在設(shè)置脈沖的高電平間隔內(nèi)，薄膜晶體管N36也保持導(dǎo)通。由于這個(gè)原 因，如圖21所示，形成輸出級(jí)51的薄膜晶體管N32的柵極電壓(節(jié)點(diǎn)C上 的電壓)被控制成低電源電壓VSS。
然后，設(shè)置脈沖從高電平轉(zhuǎn)變成低電平。保持電容Csl和Cs2分別與節(jié) 點(diǎn)B和C連接，因此保持使設(shè)置脈沖處在高電平上的電壓。這種電壓狀態(tài)一 直保持到重置脈沖隨后從低電平轉(zhuǎn)變成高電平。
隨著重置脈沖轉(zhuǎn)變成高電平(在圖21中的輸入端INr上)，薄膜晶體管 N35變成導(dǎo)通的，如圖21所示，使節(jié)點(diǎn)C上的電壓升高。隨著節(jié)點(diǎn)C上的 電壓上升，薄膜晶體管N35的柵極電壓(節(jié)點(diǎn)E上的電壓)上升了響應(yīng)累積 在自舉輔助電容Cb33上的電荷的電壓偏移(例示在圖21中的節(jié)點(diǎn)E上的電 壓)。電壓上升之后的所得電壓變成Ve。對(duì)于滿足Ve-VDDl〉Vth(N35)的電壓 Ve，如圖21所示，節(jié)點(diǎn)C上的電壓隨著薄膜晶體管N35導(dǎo)通而變成第一高 電源電壓VDD1。
如果節(jié)點(diǎn)C像前面討論過(guò)的那樣上升到第一高電源電壓VDD1，薄膜晶 體管N32變成導(dǎo)通的，使輸出端OUT上的電壓向下轉(zhuǎn)變成低電源電壓VSS (例示在圖21中的輸出端OUT上的電壓)。
在重置脈沖的高電平間隔內(nèi)，薄膜晶體管N34也保持導(dǎo)通。由于這個(gè)原 因，節(jié)點(diǎn)B上的柵極電壓被控制成低電源電壓VSS(例示在圖21中的節(jié)點(diǎn)B 上的電壓)。與該搡作一起，形成輸出級(jí)51的薄膜晶體管N31的柵極電壓(節(jié) 點(diǎn)A上的電壓)也轉(zhuǎn)變成〗氐電源電壓VSS。
然后，重置脈沖從高電平轉(zhuǎn)變成低電平。保持電容Csl和Cs2分別與節(jié) 點(diǎn)B和C連接，因此保持使重置脈沖處在高電平上的電壓。這種電壓狀態(tài)一 直保持到設(shè)置脈沖隨后從低電平轉(zhuǎn)變成高電平。在緩沖器45中，輸出脈沖在設(shè)置脈沖上升到高電平的定時(shí)上升到高電 平，然后在重置脈沖上升到高電平的定時(shí)下降。
如上所述，如此構(gòu)成的緩沖器45的使用限制了負(fù)載受到薄膜晶體管N33、 N36、 N34和N35的柵極電容的設(shè)置脈沖和重置脈沖驅(qū)動(dòng)。驅(qū)動(dòng)功率低的設(shè) 置脈沖和重置脈沖源仍然可以起作用。因此，減小了驅(qū)動(dòng)脈沖源的功耗。
對(duì)于第一和第二輸入級(jí)，在設(shè)置脈沖和重置脈沖保持在低電平上的整個(gè) 時(shí)段內(nèi)，持續(xù)地將電壓供應(yīng)給形成輸出級(jí)51的薄膜晶體管N31和N32的控 制線(節(jié)點(diǎn)A和C)。因此，即使將電流負(fù)載與輸出級(jí)51連接，也可以保持 輸出脈沖的電壓。
因此，本實(shí)施例的緩沖器45可以合并在驅(qū)動(dòng)例示在圖2中的子像素11 的電流供應(yīng)線PSL的第二控制線驅(qū)動(dòng)器35和驅(qū)動(dòng)例示在圖3中的子像素11 的開(kāi)燈控制線LSL的第二控制線驅(qū)動(dòng)器35中。緩沖器45還可以合并在驅(qū)動(dòng) 另一條控制線的控制驅(qū)動(dòng)器中。例如，緩沖器45可以合并在控制子像素11 中的薄膜晶體管的柵極電壓的第一控制線驅(qū)動(dòng)器33中。
例示在圖21中的節(jié)點(diǎn)A和C上的電壓表明，薄膜晶體管N31和N32兩 者在任何給定時(shí)刻都不一起導(dǎo)通。更具體地說(shuō)，薄膜晶體管N31和N32以互 補(bǔ)方式操作。這種布置防止了直通電流流過(guò)輸出級(jí)51。因此，緩沖器45變 成以與CMOS型輸出緩沖器相同的低功耗模式操作的單溝道型緩沖器。
第二實(shí)施例
第一實(shí)施例的緩沖器45是基本上防止直通電流流過(guò)的低功耗器件。但 是，在第一實(shí)施例的緩沖器45中，具有大柵極電容值的薄膜晶體管N33和 N35和具有大電容值的自舉輔助電容Cb32和Cb33用于增大自舉增益。
大電容值的使用意味著設(shè)置脈沖和重置脈沖的電壓變化容易干擾每個(gè)輸 入級(jí)的輸出端(節(jié)點(diǎn)B和C)。更具體地說(shuō)，輸出端(節(jié)點(diǎn)B和C)上的電壓 響應(yīng)設(shè)置脈沖和重置脈沖的每一個(gè)從高電平轉(zhuǎn)變成低電平的電壓變化，從預(yù) 定電壓開(kāi)始降落。在這樣的情況下，柵極擴(kuò)散電容和自舉輔助電容Cb32和 Cb33起耦合電容的作用。柵極擴(kuò)散電容指的是薄膜晶體管的柵極和源極之間 (或柵極和漏極之間)的寄生電容。柵極電容指的是薄膜晶體管導(dǎo)通時(shí)在溝 道和柵極之間弓)起的電容。
圖22是考慮到柵極擴(kuò)散電容和自舉輔助電容Cb32和 生成的脈沖 干擾的時(shí)序圖。在節(jié)點(diǎn)B (圖22)上，要不然處在第一高電源電壓VDD1上的電壓降落 到Vbl,和要不然處在低電源電壓VSS上的電壓降落到Vb2。在節(jié)點(diǎn)C(圖 22)上，要不然處在第一高電源電壓VDD1上的電壓降落到Vc2，和要不然 處在低電源電壓VSS上的電壓降落到Vcl。
在設(shè)置脈沖和重置脈沖兩者都處在低電平上的同時(shí)，如圖22所示，節(jié)點(diǎn) B和節(jié)點(diǎn)C停留在浮置狀態(tài)。只要使用例示在圖20中的電路結(jié)構(gòu)，由脈沖干 擾引起的電壓降就不可避免。如果脈沖干擾量較小，在緩沖器45中就不會(huì)造 成操作問(wèn)題。如果滿足VDDl-VbKVth(N51)和Vc2-VSS〉Vth(N32)的條件， 就不會(huì)造成操作問(wèn)題。
如果滿足VDDl-VbKVth(N51)的條件，則防止了薄膜晶體管N51在節(jié)點(diǎn) A的浮置間隔內(nèi)導(dǎo)通，并且使節(jié)點(diǎn)A保持在第一高電源電壓VDD1上。因此， 輸出第一高電源電壓VDD1作為高電平輸出脈沖。
如果滿足Vc2-VSS〉Vth(N32)的條件，使薄膜晶體管N32導(dǎo)通，并且使 輸出脈沖可靠地轉(zhuǎn)變成低電源電壓VSS。
但是，從節(jié)電的觀點(diǎn)來(lái)看，問(wèn)題是由于脈沖干擾，節(jié)點(diǎn)B和C上的電壓 降落到低電源電壓VSS以下。
圖23例示了 NMOS晶體管的Ids-Vgs特性。如圖23所示，在具有典型 結(jié)構(gòu)的NMOS薄膜晶體管中，電流Ids在柵極-源極電壓Vgs的負(fù)區(qū)(<0 )中 趨向增大。這里將這種現(xiàn)象稱為Iback ramp。圖24例示了 NMOS晶體管的 Ids-Vgs特性的測(cè)量結(jié)果。
圖24表明造成了 Ibackramp和在Ibackramp中存在變化。
從節(jié)電的觀點(diǎn)來(lái)看(從使直通電流最小的觀點(diǎn)來(lái)看)，在斷開(kāi)操作中薄膜 晶體管N31和N32每一個(gè)的柵極-源極電壓Vgs最好在使Ids最小的Vgs=0 上或與之接近。
如果節(jié)點(diǎn)B (A)和C每一個(gè)上的電壓像前面討論過(guò)的那樣，由于脈沖 干擾，變成低于低電源電壓VSS (=0 V)，薄膜晶體管N31和N32每一個(gè)的 操作點(diǎn)漂移到Ibackramp的區(qū)域。如圖24所示，這個(gè)區(qū)域中的漏電流Ids受 薄膜晶體管的特性變化支配。
如果在互補(bǔ)電路中斷開(kāi)電流充分小于接通電流，就不會(huì)造成操作問(wèn)題。 就輸出脈沖上升和下降特性(瞬時(shí)特性)而言，漏電流Ids的差異影響輸出 脈沖的波形。此外，脈沖干擾量可以超乎預(yù)期地增大。例如，從節(jié)點(diǎn)D到節(jié)點(diǎn)B的耦 合量增大到預(yù)期水平以上，和節(jié)點(diǎn)B上的電壓Vbl可以降落到薄膜晶體管
N51的截止電壓以下。在這樣的情況下，VDDl-Vbl〉Vth(N51)的條件成立，
使薄膜晶體管N51導(dǎo)通。
圖25是從節(jié)點(diǎn)D到節(jié)點(diǎn)B的耦合量增大的時(shí)序圖。例示在圖25中的驅(qū) 動(dòng)波形對(duì)應(yīng)于例示在圖22中的各自驅(qū)動(dòng)波形。
節(jié)點(diǎn)A上的電壓和節(jié)點(diǎn)B上的電壓在設(shè)置脈沖從高電平轉(zhuǎn)變成低電平之 后是相同電平。參照?qǐng)D25中的節(jié)點(diǎn)A的電壓，節(jié)點(diǎn)A降落到VbL電壓Vbl 不會(huì)使薄膜晶體管N31導(dǎo)通。換句話說(shuō)，薄膜晶體管N31保持在斷開(kāi)狀態(tài)上。 其結(jié)果是,輸出端OUT保持如圖25中'的輸出端OUT上的電壓所代表的浮置。
處在浮置狀態(tài)的輸出端OUT對(duì)泄漏和干擾敏感。輸出端OUT的電壓因 泄漏和干擾而變，可能引起后級(jí)出故障。如果例示在圖20中的緩沖器45用 于驅(qū)動(dòng)例示在圖3中的子像素11的開(kāi)燈控制線LSL,漏電流使輸出端OUT 上的電壓降低，并且可能不持續(xù)地供應(yīng)驅(qū)動(dòng)電流。
這里所述的本發(fā)明的第二實(shí)施例提供了在漏電流小和漏電流的變化也小 的斷開(kāi)操作點(diǎn)上操作薄膜晶體管N31和N32的電路結(jié)構(gòu)。更具體地說(shuō)，該電 路結(jié)構(gòu)在節(jié)點(diǎn)B和節(jié)點(diǎn)C的低電平間隔內(nèi)不受浮置狀態(tài)影響。換句話說(shuō)，節(jié) 點(diǎn)B和節(jié)點(diǎn)C的低電平固定在低電源電壓VSS上。
本發(fā)明的第二實(shí)施例還提供了在輸出脈沖的輸出間隔內(nèi)保證薄膜晶體管 N31的自舉4喿作的電路結(jié)構(gòu)。因此，該電路結(jié)構(gòu)在輸出脈沖的輸出間隔內(nèi)保 證了薄膜晶體管N31的接通操作。更具體地說(shuō)，在節(jié)點(diǎn)B的高電平間隔內(nèi)將 節(jié)點(diǎn)B固定在高電平上地使浮置狀態(tài)失效。
圖26例示了作為本發(fā)明第二實(shí)施例的緩沖器45。參照?qǐng)D26,將相同標(biāo) 號(hào)指定給與參照?qǐng)D20所述的那些相同的元件。
本發(fā)明的第二實(shí)施例的緩沖器45的基本電路結(jié)構(gòu)在結(jié)構(gòu)上一般類似于 第一實(shí)施例的緩沖器45。第二實(shí)施例的緩沖器45也包括第一輸出級(jí)(薄膜 晶體管N31、 N32和N51 )、第一輸入級(jí)(薄膜晶體管N33、 N34和N52)、 和第二輸入級(jí)(薄膜晶體管N35、 N36和N53 )。
第二實(shí)施例的緩沖器45在如下四點(diǎn)上不同于第一實(shí)施例的緩沖器45。
第 一差異是應(yīng)用在節(jié)點(diǎn)C的高電平間隔內(nèi)將低電源電壓VSS供應(yīng)給節(jié)點(diǎn) B的薄膜晶體管N37。第二差異是應(yīng)用在節(jié)點(diǎn)B的高電平間隔內(nèi)將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)
C的薄膜晶體管N38。
第三差異是第二輸出級(jí)與第 一輸出級(jí)并^:。第四差異是應(yīng)用在來(lái)自第一 輸出級(jí)的輸出脈沖的輸出間隔內(nèi)將高電平電壓供應(yīng)給節(jié)點(diǎn)B的薄膜晶體管 N41。如有必要，可以應(yīng)用節(jié)點(diǎn)C的保持電容Cs2。由于節(jié)點(diǎn)B不受浮置狀 態(tài)影響，保持電容Csl是不必要的。
薄膜晶體管N37具有與節(jié)點(diǎn)B連接的一個(gè)主電極、與低電源電壓VSS 連接的另一個(gè)主電極以及與節(jié)點(diǎn)C連接的柵極。
薄膜晶體管N38具有與節(jié)點(diǎn)C連接的一個(gè)主電極、與低電源電壓VSS 連接的另一個(gè)主電極以及與節(jié)點(diǎn)B連接的柵極。
利用這種電路結(jié)構(gòu)，薄膜晶體管N38在節(jié)點(diǎn)B的高電平間隔內(nèi)將節(jié)點(diǎn)C 上的電壓固定在低電平上。另 一方面,薄膜晶體管N37在節(jié)點(diǎn)C的高電平間隔 內(nèi)將節(jié)點(diǎn)B上的電壓固定在低電平上。
第二輸出級(jí)包括串聯(lián)的薄膜晶體管N39和N40。薄膜晶體管N39與高電 平側(cè)(電源供應(yīng)高電平電壓的一側(cè))連接，而薄膜晶體管N40與低電平側(cè)(電 源供應(yīng)低電平電壓的一側(cè))連接。
依照第二實(shí)施例，薄膜晶體管N39的柵4及和一個(gè)主電才及與節(jié)點(diǎn)A連接。 換句話說(shuō)，薄膜晶體管N39是二極管連接的。
薄膜晶體管N39的另 一個(gè)主電極與第二輸出級(jí)的輸出端(作為控制線的 節(jié)點(diǎn)F)連接。這里的輸出端是薄膜晶體管N39和N40之間的中間結(jié)點(diǎn)。
薄膜晶體管N40具有與節(jié)點(diǎn)C連接的柵極、與第二輸出級(jí)的輸出端(作 為控制線的節(jié)點(diǎn)F)連接的一個(gè)主電極以及與低電源電壓VSS連接的另一個(gè) 主電極。
與控制線(節(jié)點(diǎn)F)連接的第二輸出級(jí)的輸出端與薄膜晶體管N41的柵
極連接。
薄膜晶體管N41具有與第一高電源電壓VDD1連接的一個(gè)主電極以及與 節(jié)點(diǎn)B連接的另一個(gè)主電極。這種電路結(jié)構(gòu)能夠隨著薄膜晶體管N41導(dǎo)通而 將第一高電源電壓VDD1持續(xù)供應(yīng)給節(jié)點(diǎn)B。隨著將第一高電源電壓VDD1 供應(yīng)給節(jié)點(diǎn)B，緩沖器45在高電平電壓(高電源電壓VDD1)出現(xiàn)在第一輸 出級(jí)(薄膜晶體管N31、 N32和N51)的輸出端上的同時(shí)防止節(jié)點(diǎn)B處在浮 置狀態(tài)。下面參照?qǐng)D27描述設(shè)置脈沖和重置脈沖每一個(gè)的電壓狀態(tài)與每個(gè)節(jié)點(diǎn) 的電壓狀態(tài)的關(guān)系。
圖27例示了輸入端INs上的設(shè)置脈沖、輸入端INr上的重置脈沖、和薄 膜晶體管N33的柵極(節(jié)點(diǎn)D )的電壓狀態(tài)。
圖27還例示了薄膜晶體管N35的柵極(節(jié)點(diǎn)E)、與第一輸入級(jí)的輸出 端連接的控制線(節(jié)點(diǎn)B)、與第二輸出級(jí)的輸出端連接的控制線(節(jié)點(diǎn)F)、 薄膜晶體管N31的柵極(節(jié)點(diǎn)A)、與第二輸入級(jí)的輸出端連接的控制線(節(jié) 點(diǎn)C)、和第一輸出級(jí)的輸出端OUT的電壓狀態(tài)。
依照本發(fā)明的第二實(shí)施例，在兩個(gè)值VSS和VDD1之間給出設(shè)置脈沖(輸 入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一個(gè)。
第一輸入級(jí)的節(jié)點(diǎn)D在設(shè)置脈沖上升到高電平的定時(shí)上升到高電平(例 示在圖27中的節(jié)點(diǎn)D上的電壓)。薄膜晶體管N33變成導(dǎo)通的，如圖27所 示，使節(jié)點(diǎn)B上的電壓升高。
隨著節(jié)點(diǎn)B上的電壓上升，如圖27所示，薄膜晶體管N33的柵極電壓 (節(jié)點(diǎn)D上的電壓)上升了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。如果電壓上升之后的電壓Vd滿足Vd-VDDl〉Vth(N33)的條件，如圖 27所示，節(jié)點(diǎn)B上的電壓隨著薄膜晶體管N33導(dǎo)通而變成第一高電源電壓 VDD1。
如果節(jié)點(diǎn)B上升到第一高電源電壓VDD1 ，節(jié)點(diǎn)A上的電壓也上升到高 電平。薄膜晶體管N31和N39變成導(dǎo)通的，從而如圖27所示，使輸出端OUT 和節(jié)點(diǎn)F上的電壓上升。
隨著輸出端OUT和節(jié)點(diǎn)F的電壓上升，如圖27所示，節(jié)點(diǎn)A上的電壓 上升了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓上升之后的電壓Va滿足Va-VDDl〉Vth(N31)的條件，如圖27 所示，輸出端OUT上的電壓隨著薄膜晶體管N31導(dǎo)通而變成第一高電源電 壓VDD1。
如圖27所示，節(jié)點(diǎn)F上的電壓上升到由Va-Vth(N39)決定的電壓。這是 因?yàn)楸∧ぞw管N39是二極管連接的。
依照第二實(shí)施例，如果滿足Va-Vth(N39)-VDDPVth(N41)的條件，薄膜 晶體管N41變成導(dǎo)通的。將第一高電源電壓VDD1供應(yīng)給節(jié)點(diǎn)B。
薄膜晶體管N36在設(shè)置脈沖的高電平間隔內(nèi)也是導(dǎo)通的。由于這個(gè)原因，如圖27所示，形成輸出級(jí)的薄膜晶體管N32的4冊(cè)^l電壓(節(jié)點(diǎn)C上的電壓) 因此被控制成低電源電壓VSS。
然后，設(shè)置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
但是，正如前面討論過(guò)的那樣，如圖27所示，經(jīng)由節(jié)點(diǎn)F將由Va-Vth(N39) 決定的電壓供應(yīng)給薄膜晶體管N41的柵極。由于這個(gè)原因，通過(guò)保持導(dǎo)通的 薄膜晶體管N41將節(jié)點(diǎn)B固定在第一高電源電壓VDD1上(如圖27中的節(jié) 點(diǎn)B上的電壓所代表)。這種電壓狀態(tài)是本發(fā)明的第二實(shí)施例的特征。
即使在設(shè)置脈沖下降到低電平之后，節(jié)點(diǎn)A、 B和F也保持在與設(shè)置脈 沖處在高電平時(shí)相同的電平上。
隨著節(jié)點(diǎn)B保持在第一高電源電壓VDD1上，如圖27所示，經(jīng)由導(dǎo)通 的薄膜晶體管N38將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管N32的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)B處在第一高電源電壓VDD1的同時(shí)一直保持著。 更具體地說(shuō)，使節(jié)點(diǎn)C保持低電源電壓VSS,直到重置脈沖隨后轉(zhuǎn)變成高電 平。其結(jié)果是，使薄膜晶體管N32的漏電流最小。
節(jié)點(diǎn)B偏置在第 一 高電源電壓VDD1上意味著薄膜晶體管N51處在截止 狀態(tài)。如圖27所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。 由于這個(gè)原因，如圖27所示，第一高電源電壓VDD1持續(xù)出現(xiàn)在第一輸出級(jí) 的輸出端OUT上。
當(dāng)在圖27中的輸入端INr上重置脈沖從低電平轉(zhuǎn)變成高電平時(shí)，薄膜晶 體管N35變成導(dǎo)通的。如圖27所示，節(jié)點(diǎn)C上的電壓上升。隨著節(jié)點(diǎn)C上 的電壓上升，如圖27所示，薄膜晶體管N35的柵極電壓上升了響應(yīng)累積在 自舉輔助電容Cb33上的電荷的電壓偏移。電壓上升之后的所得電壓是Ve。 如果電壓Ve滿足Ve-VDDl〉Vth(N35)的條件，如圖27所示，節(jié)點(diǎn)C隨著薄 膜晶體管N35導(dǎo)通而達(dá)到第一高電源電壓VDD1。
當(dāng)節(jié)點(diǎn)C上升到第一高電源電壓VDD1時(shí)，薄膜晶體管N32和N40變 成導(dǎo)通的。然后，如圖27所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓下降 到j(luò)氐電源電壓VSS。
在重置脈沖保持在高電平上的同時(shí)，薄膜晶體管N34保持導(dǎo)通。因此，如圖27所示，節(jié)點(diǎn)B上的電壓^皮控制成低電源電壓VSS。形成第一輸出級(jí) 的薄膜晶體管N31的柵極(節(jié)點(diǎn)A上的電壓)也下降到低電源電壓VSS。
然后，重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，重置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
盡管節(jié)點(diǎn)C仍然保持高電平，但如圖27所示，它的電壓從第一高電源電 壓VDD1下降到電壓Vc2。
節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS〉Vth(N32)的條件。薄膜晶體管N32 持續(xù)導(dǎo)通，并如圖27所示，輸出端OUT上的電壓保持在低電源電壓VSS上。 節(jié)點(diǎn)C上的電壓Vc2還滿足Vc2-VSS〉Vth(N40)的條件。薄膜晶體管N40因 此持續(xù)導(dǎo)通，并如圖27所示，節(jié)點(diǎn)F上的電壓保持在低電源電壓VSS上。
此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS>Vth(N37)。薄膜晶體管N37 因此變成導(dǎo)通的，并且持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)B。
這意味著節(jié)點(diǎn)B對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管N31的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直保持著。更具體地說(shuō)， 使節(jié)點(diǎn)B保持低電源電壓VSS，直到設(shè)置脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是， 使薄膜晶體管N31的漏電流最小。
如此構(gòu)成的緩沖器45提供了與第一實(shí)施例的緩沖器45的那些相同的操 作和優(yōu)點(diǎn)。
利用上述電路結(jié)構(gòu)，節(jié)點(diǎn)B和C之一處在高電平上，而節(jié)點(diǎn)B和C另一 個(gè)的電壓固定在低電平上。這種布置防止了薄膜晶體管N31和N32每一個(gè)的 斷開(kāi)操作點(diǎn)發(fā)生漂移。更具體地說(shuō)，緩沖器45變得對(duì)脈沖千擾不敏感，并且 遭受漏電流的損害較小。
如此構(gòu)成的緩沖器45可以在設(shè)置脈沖到高電平的上升沿到重置脈沖到 高電平的上升沿的整個(gè)間隔(在輸出端OUT上出現(xiàn)高電平輸出脈沖的整個(gè)間 隔)內(nèi)持續(xù)地將高電平電壓供應(yīng)給節(jié)點(diǎn)B。
因此，可靠地防止了設(shè)置脈沖的電壓變化干擾節(jié)點(diǎn)B。更具體地說(shuō)，節(jié) 點(diǎn)A上的電壓可靠地保持在自舉電壓Va上。將第一高電源電壓VDD1持續(xù) 供應(yīng)給輸出端OUT。電流負(fù)載與之連接的緩沖器45保持輸出端OUT的電壓。 將驅(qū)動(dòng)電流持續(xù)供應(yīng)給電流負(fù)載。
第三實(shí)施例下面描述第二實(shí)施例的緩沖器45的 一種變體作為本發(fā)明的第三實(shí)施例。
圖28例示了作為本發(fā)明的第三實(shí)施例的緩沖器45。在圖28中，將相同 標(biāo)號(hào)指定給與例示在圖26中的那些相同的元件。
緩沖器45在結(jié)構(gòu)上一般類似于第二實(shí)施例的緩沖器45，但移去了薄膜 晶體管N53。更具體地說(shuō)，第三實(shí)施例的緩沖器45在結(jié)構(gòu)上一般類似于第二 實(shí)施例的電路結(jié)構(gòu)，但從中移去了自舉電路。利用這樣的電路結(jié)構(gòu)，緩沖器 45具有比第二實(shí)施例少的部件數(shù)。
圖29例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。
圖.29還例示了輸入端INs上的設(shè)置脈沖、和輸入端INr上的重置脈沖的 電壓狀態(tài)。
圖29還例示了薄膜晶體管N33的柵極(節(jié)點(diǎn)D)的電壓狀態(tài)。
圖29進(jìn)一步例示了與第一輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn)B)、與 第二輸出級(jí)的的輸出端連接的控制線(節(jié)點(diǎn)F)、薄膜晶體管N31的柵極(節(jié) 點(diǎn)A)、與第二輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn)C)、和第一輸出級(jí)的輸 出端OUT的電壓狀態(tài)。
依照本發(fā)明的第三實(shí)施例，也在兩個(gè)值VSS和VDD1之間給出設(shè)置脈沖 (輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一個(gè)。
參照?qǐng)D29,在設(shè)置脈沖到高電平的上升沿到重置脈沖到高電平的上升沿 的間隔內(nèi)，第三實(shí)施例的緩沖器45的操作相對(duì)于第二實(shí)施例的緩沖器45的 操作保持不變。
下面描述從重置脈沖的上升沿開(kāi)始第三實(shí)施例的緩沖器45的操作。 當(dāng)重置脈沖從低電平上升到高電平時(shí)，薄膜晶體管N34和N35變成導(dǎo)通的。
如圖29所示，作出響應(yīng)，節(jié)點(diǎn)B下降到低電源電壓VSS,而節(jié)點(diǎn)C上 的電壓上升。節(jié)點(diǎn)C上的電壓比第一高電源電壓VDD1低薄膜晶體管N35的 閾電壓Vth(N35)。更具體地說(shuō)，節(jié)點(diǎn)C上的電壓是VDDl-Vth(N35)。
高電平(VDDl-Vth(N35))滿足如下三個(gè)條件
VDD1 -Vth(N3 5)-VSS〉Vth(N32)，
VDDl-Vth(N35)-VSS>Vth(N37),和
VDD 1 - Vth(N3 5)-VSS>Vth(N40)。一般說(shuō)來(lái)，脈沖振幅(VDD1-VSS)充分大于閾電壓值Vth，和上面三個(gè) 條件都得到滿足。當(dāng)節(jié)點(diǎn)C上升到高電平時(shí)，薄膜晶體管N32變成導(dǎo)通的，并如圖29所 示，輸出端OUT上的電壓下降到低電源電壓VSS。重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖29所示， 由于薄膜晶體管N35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡 管節(jié)點(diǎn)C仍然保持高電平，但如圖29所示，它的電壓從第一高電源電壓VDD1 下降到電壓Vc2。電壓Vc2滿足如下三個(gè)條件Vc2-VSS〉Vth(N32),Vc2-VSS〉Vth(N37)，和Vc2-VSS〉Vth(圃)。只要滿足這三個(gè)條件，薄膜晶體管N32、 N37和N40就持續(xù)保持導(dǎo)通。 更具體地說(shuō)，薄膜晶體管N32使低電源電壓VSS持續(xù)供應(yīng)給輸出端 OUT。薄膜晶體管N37使低電源電壓VSS持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了 重置脈沖的電壓變化經(jīng)由薄膜晶體管N34干擾節(jié)點(diǎn)A。薄膜晶體管N31不受 斷開(kāi)操作點(diǎn)的漂移影響。上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi)一直 保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在低電源電壓VSS上，直到設(shè)置 脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是，使薄膜晶體管N31的漏電流最小。如上所述，甚至具有更少部件數(shù)的第三實(shí)施例的緩沖器45也提供了與第 二實(shí)施例的緩沖器45的那些相同的操作和優(yōu)點(diǎn)。第四實(shí)施例下面描述第二實(shí)施例的緩沖器45的 一種變體作為本發(fā)明的第四實(shí)施例。 圖30例示了作為本發(fā)明的第四實(shí)施例的緩沖器45。在圖30中，將相同標(biāo)號(hào)指定給與例示在圖28中的那些相同的元件。第四實(shí)施例的緩沖器45具有與第三實(shí)施例相同的電路結(jié)構(gòu)，但從中移去了薄膜晶體管N52。更具體地說(shuō)，第四實(shí)施例的緩沖器45具有第二實(shí)施例的電路結(jié)構(gòu)，但從它的第一和第二輸入級(jí)中移去了自舉電路。這樣，本發(fā)明的第四實(shí)施例提供了具有較少部件數(shù)的緩沖器。圖31例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。圖31還例示了輸入端INs上的設(shè)置脈沖、和輸入端INr上的重置脈沖的 電壓狀態(tài)。圖31還例示了與第一輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn)B)的電壓狀態(tài)。圖31進(jìn)一步例示了與第二輸出級(jí)的輸出端連接的控制線(節(jié)點(diǎn)F)、薄 膜晶體管N31的柵極(節(jié)點(diǎn)A)、與第二輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn) C)、和第一輸出級(jí)的輸出端OUT的電壓狀態(tài)。依照本發(fā)明的第四實(shí)施例，在兩個(gè)值VSS和VDD1之間給出設(shè)置脈沖(輸 入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一個(gè)。正如前面討論過(guò)的那樣，第四實(shí)施例的緩沖器45在結(jié)構(gòu)上與第三實(shí)施例 的緩沖器45的相同之處在于省去了薄膜晶體管N53。因此，重置脈沖到高電 平的上升沿之后緩沖器45的操作相對(duì)于第三實(shí)施例的緩沖器45的操作保持 不變。如下的討論將注意力集中在從設(shè)置脈沖到高電平的上升沿到重置脈沖到 高電平的上升沿的間隔內(nèi)的才喿作上。當(dāng)設(shè)置脈沖上升到高電平時(shí)，薄膜晶體管N33和N36變成導(dǎo)通的。如圖31所示，作出響應(yīng)，節(jié)點(diǎn)B上的電壓上升而節(jié)點(diǎn)C上的電壓下降 到低電源電壓VSS。第四實(shí)施例的緩沖器45在薄膜晶體管N33的柵極側(cè)不包括自舉電路。 正好在設(shè)置脈沖到高電平的上升沿之后節(jié)點(diǎn)B上的電壓只上升到由 VDD1 -Vth(N33)決定的高電平。節(jié)點(diǎn)A響應(yīng)節(jié)點(diǎn)B上升到高電平的自舉操作使節(jié)點(diǎn)F上的電壓上升到 Va-Vth(N39)。上升之后的電壓(Va-Vth(N39))滿足(Va-Vth(N39)-VDDl>Vth(N41))的條件。薄膜晶體管N41因此變成導(dǎo)通的，從而如圖31所示，將第一高電 源電壓VDD 1供應(yīng)給節(jié)點(diǎn)B 。這種操作是第四實(shí)施例的緩沖器45的特征。當(dāng)設(shè)置脈沖從高電平下降到低電平時(shí)，薄膜晶體管N41使節(jié)點(diǎn)B保持在 第一高電源電壓VDD1上。在節(jié)點(diǎn)B處在高電平上的同時(shí)，薄膜晶體管N38將節(jié)點(diǎn)C固定在低電源電壓VSS上。如上所述，其部件數(shù)較少的第四實(shí)施例的緩沖器45提供了與第二實(shí)施例的那些相同的操作和優(yōu)點(diǎn)。 第五實(shí)施例下面描述第二實(shí)施例的緩沖器45的一種變體作為本發(fā)明的第五實(shí)施例。圖32例示了本發(fā)明的第五實(shí)施例的緩沖器45。在圖32中，將相同標(biāo)號(hào) 指定給與例示在圖26中的那些相同的元件。第五實(shí)施例的緩沖器45具有第二實(shí)施例的電路結(jié)構(gòu)，但在第一和第二輸 入級(jí)上進(jìn)4亍電平移動(dòng)。為第 一和第二輸入級(jí)形成自舉電路的薄膜晶體管N52和N53分別與第二 高電源電壓VDD2 (<VDD1 )連接，對(duì)于這種布置，設(shè)置脈沖和重置脈沖的 每一個(gè)具有較小振幅，和前部的功耗甚至更小。自舉輔助電容Cb31、 Cb32和Cb33分別與第一和第二輸入級(jí)和第一輸出 級(jí)的輸出端連接。如果薄膜晶體管N31、 N33和N35的柵極電容足夠大，自舉輔助電容 Cb31 、 Cb32和Cb33就沒(méi)有必要。下面參照?qǐng)D33描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓 狀態(tài)的關(guān)系。例示在圖33中的驅(qū)動(dòng)波形分別對(duì)應(yīng)于例示在圖27中的驅(qū)動(dòng)波形。依照本發(fā)明的第五實(shí)施例，在兩個(gè)值VSS和VDD2 ( <VDD 1 )之間給出 設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的 每一個(gè)。在設(shè)置脈沖上升到高電平的時(shí)刻，第一輸入級(jí)上的節(jié)點(diǎn)D上升到高電平。 然后，薄膜晶體管N33變成導(dǎo)通的，如圖33所示，使節(jié)點(diǎn)B上的電壓上升。隨著節(jié)點(diǎn)B上的電壓上升，如圖33所示，薄膜晶體管N33的柵極電壓 (節(jié)點(diǎn)D上的電壓)上升了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。如果電壓上升之后的電壓Vd滿足Vd-VDDl>Vth(N33),如圖33所示， 節(jié)點(diǎn)B上的電壓隨著薄膜晶體管N33導(dǎo)通而變成第一高電源電壓VDD1。當(dāng)節(jié)點(diǎn)B像上述那樣上升到第一高電源電壓VDD1時(shí)，節(jié)點(diǎn)A也上升到 高電平。薄膜晶體管N31和N39變成導(dǎo)通的，如圖33所示，4吏輸出端OUT 上的電壓和節(jié)點(diǎn)F上的電壓升高。隨著輸出端OUT上的電壓和節(jié)點(diǎn)F上的電壓上升，如圖33所示，節(jié)點(diǎn) A上的電壓上升了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。如果電壓上升之后的電壓Va滿足Va-VDDl〉Vth(N31),如圖33所示， 輸出端OUT上的電壓隨著薄膜晶體管N31導(dǎo)通而變成第一高電源電壓 VDD1。如圖33所示，節(jié)點(diǎn)F上升到由Va-Vth(N39)決定的電壓，因?yàn)楸∧ぞw 管N39是二極管連接的。如果依照第五實(shí)施例滿足(Va-Vth(N39-VDDl>Vth(N41))的條件，薄膜 晶體管N41變成導(dǎo)通的，從而將第一高電源電壓VDDl供應(yīng)給節(jié)點(diǎn)B。薄膜晶體管N36也隨著設(shè)置脈沖處在高電平上而導(dǎo)通。因此，如圖33 所示，形成輸出級(jí)的薄膜晶體管N32的柵極電壓(節(jié)點(diǎn)C處的電壓)被控制 成低電源電壓VSS。然后，設(shè)置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和C。如圖33所示，經(jīng)由節(jié)點(diǎn)F將由Va-Vth(N39)決定的電壓供應(yīng)給薄膜晶體 管N41的柵極。由于這個(gè)原因，如圖33所示，保持導(dǎo)通的薄膜晶體管N41 使節(jié)點(diǎn)B上的電壓固定在第一高電源電壓VDD1上。即使在設(shè)置脈沖下降到低電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在 與設(shè)置脈沖處在高電平上時(shí)相同的電平上。由于節(jié)點(diǎn)B上的電壓保持在第一高電源電壓VDD1上，如圖33所示， 保持導(dǎo)通的薄膜晶體管N38持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)C。這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管N32的斷開(kāi)搡作點(diǎn)不漂移)。這種電壓狀態(tài)在節(jié)點(diǎn)B處在第 一 高電源電壓VDD1的同時(shí) 一直保持著。更具體地說(shuō)，使節(jié)點(diǎn)c保持在低電源電壓vss上，直到重置脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是，使薄膜晶體管N32的漏電流最小。節(jié)點(diǎn)B偏置在第 一高電源電壓VDD1上意味著薄膜晶體管N51處在截止 狀態(tài)。如圖33所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。 由于這個(gè)原因，如圖33所示，第一高電源電壓VDD1持續(xù)出現(xiàn)在第一輸出級(jí) 的輸出端OUT上。當(dāng)在圖33中的輸入端INr上重置脈沖從低電平轉(zhuǎn)變 高電平時(shí)，薄膜晶體管N35變成導(dǎo)通的。如圖33所示，節(jié)點(diǎn)C上的電壓上升。隨著節(jié)點(diǎn)C上 的電壓上升，如圖33所示，薄膜晶體管N35的柵極電壓上升了響應(yīng)累積在 自舉輔助電容Cb33上的電荷的電壓偏移。電壓上升之后的所得電壓是Ve。 如果電壓Ve滿足Ve-VDDl〉Vth(N35)的條件，如圖33所示，節(jié)點(diǎn)C隨著薄 膜晶體管N35導(dǎo)通而達(dá)到第一高電源電壓VDD1。當(dāng)節(jié)點(diǎn)C上升到第一高電源電壓VDD1時(shí)，薄膜晶體管N32和N40變 成導(dǎo)通的。然后，如圖33所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓下降 到低電源電壓VSS。在重置脈沖處在高電平上的同時(shí)，薄膜晶體管N34保持導(dǎo)通。如圖33 所示，節(jié)點(diǎn)B上的電壓被控制成低電源電壓VSS。形成第一輸出級(jí)的薄膜晶 體管N31的柵極電壓(節(jié)點(diǎn)A上的電壓)也下降到低電源電壓VSS。然后，重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，重置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。盡管節(jié)點(diǎn)C仍然保持高電平，但如圖33所示，它的電壓從第一高電源電 壓VDD1下降到電壓Vc2。節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS〉Vth(N32)的條件。薄膜晶體管N32 持續(xù)導(dǎo)通，并如圖33所示，輸出端OUT上的電壓保持在低電源電壓VSS上。 節(jié)點(diǎn)C上的電壓Vc2還滿足Vc2-VSS〉Vth(N40)的條件。薄膜晶體管N40因 此持續(xù)導(dǎo)通，并如圖33所示，節(jié)點(diǎn)F上的電壓保持在低電源電壓VSS上。此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS>Vth(N37)。薄膜晶體管N37 因此變成導(dǎo)通的，并且持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)B。這意味著節(jié)點(diǎn)B對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管N31的斷開(kāi)操作點(diǎn)不漂移)。上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直保持著。更具體地說(shuō)， 使節(jié)點(diǎn)B保持低電源電壓VSS,直到設(shè)置脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是， 使薄膜晶體管N31的漏電流最小。如此構(gòu)成的緩沖器45提供了與第二實(shí)施例的緩沖器45的那些相同的操 作和優(yōu)點(diǎn)。此外，第五實(shí)施例的緩沖器45使設(shè)置脈沖和重置脈沖每一個(gè)的信號(hào)振幅 小于輸出脈沖的信號(hào)振幅。由于這個(gè)原因，使前部(譬如，移位寄存器)的 功耗減小到小于其它實(shí)施例的功耗。第六實(shí)施例下面描述第二實(shí)施例的緩沖器45的一種變體作為本發(fā)明的第六實(shí)施例。圖34例示了本發(fā)明的第六實(shí)施例的緩沖器45。在圖34中，將相同標(biāo)號(hào) 指定給與例示在圖32中的那些相同的元件。在第六實(shí)施例的緩沖器45中，在第一輸出級(jí)上進(jìn)行電平移動(dòng)。將第一高電源電壓VDD1只供應(yīng)給第一輸出級(jí)的最后部分上的薄膜晶體 管N31和N32，而將高電源電壓VDD2 ( <VDD1 )供應(yīng)給處在第一輸出級(jí)的 最后部分之前的薄膜晶體管。這種布置不僅降低了設(shè)置脈沖和重置脈沖每一 個(gè)的振幅，而且減小了緩沖器45消耗的功率。下面參照?qǐng)D35描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓 狀態(tài)的關(guān)系。例示在圖35中的驅(qū)動(dòng)波形分別對(duì)應(yīng)于例示在圖27中的各自驅(qū) 動(dòng)波形。依照本發(fā)明的第六實(shí)施例，在兩個(gè)值VSS和VDD2 ( <VDD 1 )之間給出 設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的 每一個(gè)。在設(shè)置脈沖上升到高電平的時(shí)刻，第 一輸入級(jí)上的節(jié)點(diǎn)D上升到高電平。 然后，薄膜晶體管N33變成導(dǎo)通的，如圖35所示，使節(jié)點(diǎn)B上的電壓上升。 隨著節(jié)點(diǎn)B上的電壓上升，如圖35所示，薄膜晶體管N33的柵極電壓 (節(jié)點(diǎn)D上的電壓)上升了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓節(jié)點(diǎn)B上的電壓隨著薄膜晶體管N33導(dǎo)通而變成高電源電壓VDD2。當(dāng)節(jié)點(diǎn)B像上述那樣上升到高電源電壓VDD2時(shí)，節(jié)點(diǎn)A也上升到高電 平。薄膜晶體管N31和N39變成導(dǎo)通的，如圖35所示，使輸出端OUT上的 電壓和節(jié)點(diǎn)F上的電壓升高。隨著輸出端OUT上的電壓和節(jié)點(diǎn)F上的電壓上升，如圖35所示，節(jié)點(diǎn) A上的電壓上升了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。如果電壓上升之后的電壓Va滿足Va-VDDl〉Vth(N31)，如圖35所示， 輸出端OUT上的電壓隨著薄膜晶體管N31導(dǎo)通而變成第一高電源電壓 VDD1。因此，進(jìn)行了脈沖振幅的改變。如圖35所示，節(jié)點(diǎn)F上升到由Va-Vth(N39)決定的電壓，因?yàn)楸∧ぞw 管N39是二極管連接的。如果依照第六實(shí)施例滿足(Va-Vth(N39-VDD2〉Vth(N41))的條件，薄膜 晶體管N41變成導(dǎo)通的，從而將第二高電源電壓VDD2供應(yīng)給節(jié)點(diǎn)B。薄膜晶體管N36在設(shè)置脈沖的高電平間隔內(nèi)也是導(dǎo)通的。由于這個(gè)原因， 如圖35所示，形成輸出級(jí)的薄膜晶體管N32的柵極電壓(節(jié)點(diǎn)C上的電壓) 因此被控制成低電源電壓VSS。然后，設(shè)置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和C。但是，正如前面討論過(guò)的那樣，如圖3 5所示，經(jīng)由節(jié)點(diǎn)F將由Va-Vth(N39) 決定的電壓供應(yīng)給薄膜晶體管N41的柵極。由于這個(gè)原因，通過(guò)保持導(dǎo)通的 薄膜晶體管N41使節(jié)點(diǎn)B固定在第二高電源電壓VDD2上(如圖35中的節(jié) 點(diǎn)B上的電壓所代表)。即使在設(shè)置脈沖下降到低電平之后，節(jié)點(diǎn)A、 B和F也保持在與設(shè)置脈 沖處在高電平上時(shí)相同的電平上。隨著節(jié)點(diǎn)B保持在高電源電壓VDD2上，如圖35所示，經(jīng)由導(dǎo)通的薄 膜晶體管N38將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)C。這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管N32的斷開(kāi)操作點(diǎn)不漂移)。上述電壓狀態(tài)在節(jié)點(diǎn)B處在高電源電壓VDD2上的同時(shí)一直保持著。更 具體地說(shuō)，使節(jié)點(diǎn)C保持低電源電壓VSS,直到重置脈沖隨后轉(zhuǎn)變成高電平。 其結(jié)果是，使薄膜晶體管N32的漏電流最小。節(jié)點(diǎn)B偏置在第二高電源電壓VDD2上意味著薄膜晶體管N51處在截止 狀態(tài)。如圖35所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。 由于這個(gè)原因，如圖35所示，第一高電源電壓VDD1持續(xù)出現(xiàn)在第一輸出級(jí) 的輸出端OUT上。當(dāng)在圖35中的輸入端INr上重置脈沖從低電平轉(zhuǎn)變成高電平時(shí)，薄膜晶 體管N35變成導(dǎo)通的。如圖35所示，節(jié)點(diǎn)C上的電壓上升。隨著節(jié)點(diǎn)C上 的電壓上升，如圖35所示，薄膜晶體管N35的柵極電壓上升了響應(yīng)累積在 自舉輔助電容Cb33上的電荷的電壓偏移。電壓上升之后的所得電壓是Ve。 如果電壓Ve滿足Ve-VDD2〉Vth(N35)的條件，如圖35所示，節(jié)點(diǎn)C隨著薄 膜晶體管N35導(dǎo)通而達(dá)到第二高電源電壓VDD2。當(dāng)節(jié)點(diǎn)C上升到高電源電壓VDD2時(shí)，薄膜晶體管N32和N40變成導(dǎo)通的。然后，如圖35所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓下降到低 電源電壓VSS。在重置脈沖處在高電平上的同時(shí)，薄膜晶體管N34保持導(dǎo)通。如圖35 所示，節(jié)點(diǎn)B上的電壓因此被控制成低電源電壓VSS。形成第一輸出級(jí)的薄 膜晶體管N31的柵極電壓(節(jié)點(diǎn)A上的電壓)也下降到低電源電壓VSS。然后，重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，重置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。盡管節(jié)點(diǎn)C仍然保持高電平，但如圖35所示，它的電壓從第二高電源電 壓VDD2下降到電壓Vc2 。節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS〉Vth(N32)的條件。薄膜晶體管N32 持續(xù)導(dǎo)通，并如圖35所示，輸出端OUT上的電壓保持在低電源電壓VSS上。 節(jié)點(diǎn)C上的電壓Vc2還滿足Vc2-VSS〉Vth(N40)的條件。薄膜晶體管N40因 此持續(xù)導(dǎo)通，并如圖35所示，節(jié)點(diǎn)F上的電壓保持在低電源電壓VSS上。此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS>Vth(N37)。薄膜晶體管N37 因此變成導(dǎo)通的，并且持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)B。這意味著節(jié)點(diǎn)B對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管N31的斷開(kāi)操作點(diǎn)不漂移)。上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直保持著。更具體地說(shuō)， 使節(jié)點(diǎn)B保持低電源電壓VSS,直到設(shè)置脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是， 使薄膜晶體管N31的漏電流最小。第六實(shí)施例的緩沖器45不僅降低了設(shè)置脈沖和重置脈沖每一個(gè)的信號(hào) 振幅，而且降低了除最后輸出級(jí)之外緩沖器45的其余級(jí)內(nèi)驅(qū)動(dòng)信號(hào)的信號(hào)振 幅。由于這個(gè)原因，不僅比其它實(shí)施例更多地減小了前部(譬如，移位寄存 器)消耗的功率，而且比其它實(shí)施例更多地減小了緩沖器45消耗的功率。第七實(shí)施例下面描述第二實(shí)施例的緩沖器45的 一種變體作為本發(fā)明的第七實(shí)施例。 圖36例示了作為本發(fā)明的第七實(shí)施例的緩沖器45。在圖36中，將相同 標(biāo)號(hào)指定給與例示在圖34中的那些相同的元件。第七實(shí)施例的緩沖器45具有第六實(shí)施例的電路結(jié)構(gòu)，但從中移去了薄膜 晶體管N53。更具體地說(shuō)，第七實(shí)施例的緩沖器45在第二輸入級(jí)上不含自舉 電路。利用這種布置，緩沖器45具有比第六實(shí)施例少的部件數(shù)。下面參照?qǐng)D37描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的關(guān)系。
圖37例示了輸入端INs上的設(shè)置脈沖、和輸入端INr上的重置脈沖的電
壓狀態(tài)。
圖37還例示了薄膜晶體管N33的柵極(節(jié)點(diǎn)D)的電壓狀態(tài)。
圖37進(jìn)一步例示了與第一輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn)B)、與
第二輸出級(jí)的的輸出端連接的控制線(節(jié)點(diǎn)F)、薄膜晶體管N31的柵極(節(jié)
點(diǎn)A)、與第二輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn)C)、和第一輸出級(jí)的輸
出端OUT的電壓狀態(tài)。
依照本發(fā)明的第七實(shí)施例，也在兩個(gè)值VSS和VDD2 ( <VDD1 )之間給
出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅
的每一個(gè)。
參照?qǐng)D37,在設(shè)置脈沖到高電平的上升沿到重置脈沖到高電平的上升沿的間隔內(nèi)，第七實(shí)施例的緩沖器45的操作相對(duì)于第六實(shí)施例的緩沖器45的操作保持不變。
下面描述從重置脈沖的上升沿開(kāi)始第七實(shí)施例的緩沖器45的操作。當(dāng)重置脈沖從低電平上升到高電平時(shí)，薄膜晶體管N34和N35變成導(dǎo)通的。
如圖37所示，作出響應(yīng)，節(jié)點(diǎn)B下降到低電源電壓VSS,而節(jié)點(diǎn)C上的電壓上升。節(jié)點(diǎn)C上的電壓比高電源電壓VDD2低薄膜晶體管N35的閾電壓Vth(N35)。更具體地說(shuō)，節(jié)點(diǎn)C上的電壓上升到VDD2_Vth(N35)。
高電平(VDD2-Vth(N35))滿足如下三個(gè)條件
VDD2-Vth(N35)-VSS>Vth(N32),
VDD2-Vth(N35)-VSS>Vth(N37)，和
VDD2-Vth(N35)-VSS>Vth(N40)。
一4殳說(shuō)來(lái)，脈沖振幅(VDD2-VSS)充分大于閾電壓值Vth,和上面三個(gè)條件都得到滿足。
當(dāng)節(jié)點(diǎn)C上升到高電平時(shí)，薄膜晶體管N32變成導(dǎo)通的，并如圖37所示，輸出端OUT上的電壓下降到低電源電壓VSS。此外，薄膜晶體管N40變成導(dǎo)通，如圖37所示，使節(jié)點(diǎn)F下降到低電源電壓VSS。
如圖37所示，變成導(dǎo)通的薄膜晶體管N34將節(jié)點(diǎn)B上的電壓控制成低電源電壓VSS。其結(jié)果是，節(jié)點(diǎn)A上的電壓也被控制成低電源電壓VSS。
重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖37所示，由于薄膜晶體管N35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡管節(jié)點(diǎn)C仍然保持高電平，但如圖37所示，它的電壓下降到電壓Vc2。
電壓Vc2滿足如下三個(gè)條件
Vc2-VSS>Vth(N32),
Vc2-VSS>Vth(N37)，和
Vc2-VSS>Vth(N40)。
只要滿足這三個(gè)條件，薄膜晶體管N32、 N37和N40就持續(xù)保持導(dǎo)通。更具體地說(shuō)，薄膜晶體管N32使低電源電壓VSS持續(xù)供應(yīng)給輸出端OUT。
薄膜晶體管N37使低電源電壓VSS持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了重置脈沖的電壓變化經(jīng)由薄膜晶體管N34干擾節(jié)點(diǎn)A。薄膜晶體管N31不受
斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi)一直保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在低電源電壓VSS上，直到設(shè)置脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是，使薄膜晶體管N31的漏電流最小。
如上所述，甚至具有更少部件數(shù)的第七實(shí)施例的緩沖器45也提供了與第六實(shí)施例的緩沖器45的那些相同的操作和優(yōu)點(diǎn)。
第八實(shí)施例
下面描述第二實(shí)施例的緩沖器45的一種變體作為本發(fā)明的第八實(shí)施例。
圖38例示了作為本發(fā)明的第八實(shí)施例的緩沖器45。在圖38中，將相同標(biāo)號(hào)指定給與例示在圖36中的那些相同的元件。
第八實(shí)施例的緩沖器45具有與第七實(shí)施例相同的電路結(jié)構(gòu)，但從中移去了薄膜晶體管N52。更具體地說(shuō)，第八實(shí)施例的緩沖器45具有第六實(shí)施例的電路結(jié)構(gòu)，但從它的第一和第二輸入級(jí)中移去了自舉電路。這樣，本發(fā)明的第八實(shí)施例提供了具有比第七實(shí)施例的緩沖器45少的部件數(shù)的緩沖器45。
圖39例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的關(guān)系。
圖39還例示了輸入端INs上的設(shè)置脈沖、和輸入端INr上的重置脈沖的電壓狀態(tài)。圖39還例示了與第一輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn)B)的電壓狀態(tài)。
圖39進(jìn)一步例示了與第二輸出級(jí)的輸出端連接的控制線(節(jié)點(diǎn)F)、薄膜晶體管N31的柵極(節(jié)點(diǎn)A)、與第二輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn)C)、和第一輸出級(jí)的輸出端OUT的電壓狀態(tài)。
依照本發(fā)明的第八實(shí)施例，也在兩個(gè)值VSS和VDD2 ( <VDD1 )之間給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一個(gè)。
正如前面討論過(guò)的那樣，第八實(shí)施例的緩沖器45在結(jié)構(gòu)上與第七實(shí)施例的緩沖器45的相同之處在于省去了薄膜晶體管N53。因此，重置脈沖到高電平的上升沿之后緩沖器45的操作相對(duì)于第七實(shí)施例的緩沖器45的操作保持不變。
如下的討論將注意力集中在從設(shè)置脈沖到高電平的上升沿到重置脈沖到高電平的上升沿的間隔內(nèi)的操作上。
當(dāng)設(shè)置脈沖上升到高電平時(shí)，薄膜晶體管N33和N36變成導(dǎo)通的。
如圖39所示，作出響應(yīng)，節(jié)點(diǎn)B上的電壓上升而節(jié)點(diǎn)C上的電壓下降到低電源電壓VSS。
第八實(shí)施例的緩沖器45在薄膜晶體管N33的4冊(cè)極側(cè)不包括自舉電路。正好在設(shè)置脈沖到高電平的上升沿之后節(jié)點(diǎn)B上的電壓只上升到由VDD2-Vth(N33)決定的高電平。
當(dāng)節(jié)點(diǎn)B上升到高電平時(shí)，輸出端OUT上的電壓也上升到高電平。節(jié)點(diǎn)A響應(yīng)節(jié)點(diǎn)B上升到高電平的自舉操作使節(jié)點(diǎn)F上的電壓上升到Va-Vth(N39)。
電壓上升之后的電壓(Va-Vth(N39))滿足(Va-Vth(N39)-VDD2>Vth(N41))的條件。薄膜晶體管N41因此變成導(dǎo)通的，從而如圖39所示，將第二高電源電壓VDD2供應(yīng)鄉(xiāng)會(huì)節(jié)點(diǎn)B。
這種操作是第八實(shí)施例的緩沖器45的特征。
當(dāng)設(shè)置脈沖從高電平下降到低電平時(shí)，薄膜晶體管N41使節(jié)點(diǎn)B保持在第二高電源電壓VDD2上。在節(jié)點(diǎn)B處在高電平上的同時(shí)，薄膜晶體管N38將節(jié)點(diǎn)C固定在低電源電壓VSS上。
如上所述，其部件數(shù)較少的第八實(shí)施例的緩沖器45提供了與第七實(shí)施例的那些相同的操作和優(yōu)點(diǎn)。第九實(shí)施例
下面描述第二實(shí)施例的緩沖器45的 一種變體作為本發(fā)明的第九實(shí)施例。
圖40例示了本發(fā)明的第九實(shí)施例的緩沖器45。在圖40中，將相同標(biāo)號(hào)指定給與例示在圖28中的那些相同的元件。
第九實(shí)施例的緩沖器45具有第三實(shí)施例的電路結(jié)構(gòu)，但在第 一輸入級(jí)上進(jìn)行電平移動(dòng)。
形成第二輸入級(jí)的薄膜晶體管N35的主電極和形成第一輸入級(jí)的薄膜晶體管N52的柵極之一與第二高電源電壓VDD2 (<VDD1 )連接。如此構(gòu)成的緩沖器45降低了設(shè)置脈沖和重置脈沖每一個(gè)的振幅，并且消耗比第三實(shí)施例的緩沖器45小的功率。
圖41例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的關(guān)系。例示在圖41中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖29中的各自驅(qū)動(dòng)波形。
依照本發(fā)明的第九實(shí)施例，在兩個(gè)值VSS和VDD2 (<VDD1 )之間給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一個(gè)。
在設(shè)置脈沖上升到高電平的時(shí)刻，第一輸入級(jí)上的節(jié)點(diǎn)D上升到高電平。然后，薄膜晶體管N33變成導(dǎo)通的，如圖41所示，使節(jié)點(diǎn)B上的電壓上升。
隨著節(jié)點(diǎn)B上的電壓上升，如圖41所示，薄膜晶體管N33的柵極電壓(節(jié)點(diǎn)D上的電壓)上升了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓偏移。如果電壓上升之后的電壓Vd滿足Vd-VDDl〉Vth(N33),如圖41所示，節(jié)點(diǎn)B上的電壓隨著薄膜晶體管N33導(dǎo)通而變成第 一高電源電壓VDD1 。換句話說(shuō)，進(jìn)行了脈沖振幅的改變。
當(dāng)節(jié)點(diǎn)B像上述那樣上升到第一高電源電壓VDD1時(shí)，節(jié)點(diǎn)A也上升到高電平。薄膜晶體管N31和N39變成導(dǎo)通的，如圖41所示，使輸出端OUT上的電壓和節(jié)點(diǎn)F上的電壓升高。
隨著輸出端OUT上的電壓和節(jié)點(diǎn)F上的電壓上升，如圖41所示，節(jié)點(diǎn)A上的電壓上升了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓上升之后的電壓Va滿足Va-VDDl>Vth(N31)，如圖41所示，輸出端OUT上的電壓隨著薄膜晶體管N31導(dǎo)通而變成第一高電源電壓VDD1。如圖41所示，節(jié)點(diǎn)F上升到由Va-Vth(N39)決定的電壓，因?yàn)楸∧ぞw管N39是二極管連接的。
如果依照第九實(shí)施例滿足(Va-Vth(N39-VDDl>Vth(N41))的條件，薄膜晶體管N41變成導(dǎo)通的，從而將第一高電源電壓VDD1供應(yīng)給節(jié)點(diǎn)B。
薄膜晶體管N36也隨著設(shè)置脈沖處在高電平上而導(dǎo)通。因此，如圖41所示，形成輸出級(jí)的薄膜晶體管N32的柵極電壓(節(jié)點(diǎn)C上的電壓)4皮控制
成低電源電壓vss。
然后，設(shè)置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦
合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和C。
如圖41所示，經(jīng)由節(jié)點(diǎn)F將由Va-Vth(N39)決定的電壓供應(yīng)給薄膜晶體管N41的柵極。由于這個(gè)原因，如圖41所示，保持導(dǎo)通的薄膜晶體管N41使節(jié)點(diǎn)B上的電壓固定在第一高電源電壓VDD1上。這種操作是第九實(shí)施例的特征。
即使在設(shè)置脈沖下降到低電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在與設(shè)置脈沖處在高電平上時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在第一高電源電壓VDD1上，如圖41所示，保持導(dǎo)通的薄膜晶體管N38持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜晶體管N32的斷開(kāi)操作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在第一高電源電壓VDD1的同時(shí)一直保持著。更具體地說(shuō)，使節(jié)點(diǎn)C保持在低電源電壓VSS上，直到重置脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是，使薄膜晶體管N32的漏電流最小。
節(jié)點(diǎn)B偏置在第 一高電源電壓VDD1上意味著薄膜晶體管N51處在截止?fàn)顟B(tài)。如圖41所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。由于這個(gè)原因，如圖41所示，第一高電源電壓VDD1持續(xù)出現(xiàn)在第一輸出級(jí)
的^r出端out上。
當(dāng)在圖41中的輸入端INr上重置脈沖從低電平轉(zhuǎn)變成高電平時(shí)，薄膜晶體管N35變成導(dǎo)通的。如圖41所示，節(jié)點(diǎn)C上的電壓上升。節(jié)點(diǎn)C上的電壓比高電源電壓VDD2低薄膜晶體管N35的閾電壓值Vth(N35)。更具體地說(shuō)，節(jié)點(diǎn)C上的電壓上升到VDD2-Vth(N35)。
高電平(VDD2-Vth(N35))滿足如下三個(gè)條件VDD2-Vth(N35)-VSS>Vth(N32)，VDD2-Vth(N35)-VSS>Vth(N37)，和VDD2-Vth(N35)-VSS>Vth(N40)。
一般說(shuō)來(lái)，脈沖振幅(VDD2-VSS)充分大于閾電壓值Vth,和上面三個(gè)條件都得到滿足。
當(dāng)節(jié)點(diǎn)C上升到高電平時(shí)，薄膜晶體管N32變成導(dǎo)通的，并如圖41所示，輸出端OUT上的電壓下降到低電源電壓VSS。
重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖41所示，由于薄膜晶體管N35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡管節(jié)點(diǎn)C仍然保持高電平，但如圖41所示，它的電壓下降到電壓Vc2。
電壓Vc2滿足如下三個(gè)條件
Vc2-VSS>Vth(N32)，
Vc2-VSS>Vth(N37)，和
Vc2-VSS>Vth(N40)。
只要滿足這三個(gè)條件，薄膜晶體管N32、 N37和N40就持續(xù)保持導(dǎo)通。更具體地說(shuō)，薄膜晶體管N32使低電源電壓VSS持續(xù)供應(yīng)給輸出端OUT。
薄膜晶體管N37使低電源電壓VSS持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了重置脈沖的電壓變化經(jīng)由薄膜晶體管N34干擾節(jié)點(diǎn)A。薄膜晶體管N31不受斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi) 一直保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在低電源電壓VSS上，直到設(shè)置脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是，使薄膜晶體管N31的漏電流最小。
第九實(shí)施例的緩沖器45以與第三實(shí)施例的緩沖器45相同的操作方式操作，并且提供了與第三實(shí)施例的緩沖器45的那些相同的優(yōu)點(diǎn)。第九實(shí)施例的緩沖器45使前部(譬如，移位寄存器)消耗較小功率地操作。
第十實(shí)施例
下面描述第二實(shí)施例的緩沖器45的 一種變體作為本發(fā)明的第十實(shí)施例。圖42例示了本發(fā)明的第十實(shí)施例的緩沖器45。在圖42中，將相同標(biāo)號(hào)指定給與例示在圖30中的那些相同的元件。
圖42與圖30的比較揭示了第十實(shí)施例的緩沖器45在電路結(jié)構(gòu)上一般類似于第四實(shí)施例的緩沖器45。
第四和第十實(shí)施例之間的差異在于設(shè)置脈沖和重置脈沖在振幅上小于第
四實(shí)施例中的對(duì)應(yīng)物。更具體地說(shuō)，在第十實(shí)施例中在VSS和VDD2( <VDD 1 )的兩個(gè)值上驅(qū)動(dòng)設(shè)置脈沖和重置脈沖。
下面參照?qǐng)D43描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的關(guān)系。例示在圖43中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖31中的各自驅(qū)動(dòng)波形。
依照本發(fā)明的第十實(shí)施例，在兩個(gè)值VSS和VDD2 ( <VDD1 )之間給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一個(gè)。
在設(shè)置脈沖上升到高電平的時(shí)刻，薄膜晶體管N33和N36變成導(dǎo)通的。
如圖43所示，作出響應(yīng)，節(jié)點(diǎn)B上的電壓上升而節(jié)點(diǎn)C上的電壓下降到^f氐電源電壓VSS。
第十實(shí)施例的緩沖器45在薄膜晶體管N33的柵極側(cè)不包括自舉電路。正好在設(shè)置脈沖到高電平的上升沿之后節(jié)點(diǎn)B上的電壓只上升到由VDD2-Vth(N33)決定的高電平。
當(dāng)節(jié)點(diǎn)B上升到高電平之后，輸出端OUT上的電壓也上升到高電平。如圖43所示，節(jié)點(diǎn)A上的電壓上升到自舉電壓Va。由于自舉電壓Va滿足Va-VDDl〉Vth(N31)的條件，如圖43所示，輸出端OUT上的電壓上升到第一高電源電壓VDD1。
由于薄膜晶體管N39是二極管連接的，如圖43所示，節(jié)點(diǎn)F上的電壓上升到由 Va-Vth(N39)決定的電壓。電壓(Va-Vth(N39))滿足(Va-Vth(N39)-VDDl>Vth(N41))的條件。薄膜晶體管N41因此變成導(dǎo)通的，從而如圖43所示，將第一高電源電壓VDD1供應(yīng)給節(jié)點(diǎn)B。
這種操作是第十實(shí)施例的緩沖器45的特征。
薄膜晶體管N36也隨著設(shè)置脈沖處在高電平上而導(dǎo)通。因此，如圖43所示，形成輸出級(jí)的薄膜晶體管N32的柵極電壓(節(jié)點(diǎn)C上的電壓)被控制成低電源電壓VSS。
然后，設(shè)置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和C。
如圖43所示，經(jīng)由節(jié)點(diǎn)F將由Va-Vth(N39)決定的電壓供應(yīng)給薄膜晶體由于這個(gè)原因，如圖43所示，保持導(dǎo)通的薄膜晶體管N41使節(jié)點(diǎn)B上的電壓固定在第一高電源電壓VDD1上。這種操作是第十實(shí)施例的特征。
即使在設(shè)置脈沖下降到低電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在與設(shè)置脈沖處在高電平上時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在第一高電源電壓VDD1上，如圖43所示，保持導(dǎo)通的薄膜晶體管N38持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意p木著薄膜晶體管N32的斷開(kāi)操作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在第一高電源電壓VDD1的同時(shí)一直保持著。更具體地說(shuō)，使節(jié)點(diǎn)C保持在低電源電壓VSS上，直到重置脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是，使薄膜晶體管N32的漏電流最小。
節(jié)點(diǎn)B偏置在第一高電源電壓VDD1上意味著薄膜晶體管N51處在截止?fàn)顟B(tài)。如圖43所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。由于這個(gè)原因，如圖43所示，第一高電源電壓VDD1持續(xù)出現(xiàn)在第一輸出級(jí)的輸出端OUT上。
當(dāng)在圖43中的輸入端INr上重置脈沖從低電平轉(zhuǎn)變成高電平時(shí)，薄膜晶體管N35變成導(dǎo)通的。如圖43所示，節(jié)點(diǎn)C上的電壓上升。節(jié)點(diǎn)C上的電壓比高電源電壓VDD2低薄膜晶體管N35的閾電壓值Vth(N35)。更具體地說(shuō)，節(jié)點(diǎn)C上的電壓上升到VDD2-Vth(N35)。
高電平(VDD2-Vth(N35))滿足如下三個(gè)條件
VDD2-Vth(N35)-VSS>Vth(N32),
VDD2-Vth(N35)-VSS>Vth(N37),和
VDD2-Vth(N35)-VSS〉Vth(N40)。
一i&說(shuō)來(lái)，脈沖振幅(VDD2-VSS)充分大于閾電壓值Vth,和上面三個(gè)條件都得到滿足。
當(dāng)節(jié)點(diǎn)C上升到高電平時(shí)，薄膜晶體管N32變成導(dǎo)通的，并如圖43所示，輸出端OUT上的電壓下降到低電源電壓VSS。
然后，薄膜晶體管N40變成導(dǎo)通的，從而如圖43所示，使節(jié)點(diǎn)F上的電壓下降到#^電源電壓VSS。
如圖43所示，變成導(dǎo)通的薄膜晶體管N34將節(jié)點(diǎn)B上的電壓控制成低電源電壓VSS。其結(jié)果是，如圖43所示，節(jié)點(diǎn)A也被控制成低電源電壓VSS。
重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖43所示，由于薄膜晶體管N35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡管節(jié)點(diǎn)C仍然保持高電平，但如圖43所示，它的電壓下降到電壓Vc2。
電壓Vc2滿足如下三個(gè)條件
Vc2-VSS>Vth(N32),
Vc2-VSS>Vth(N37)，和
Vc2-VSS>Vth(N40)。
只要滿足這三個(gè)條件，薄膜晶體管N32、 N37和N40就持續(xù)保持導(dǎo)通。更具體地說(shuō)，薄膜晶體管N32使低電源電壓VSS持續(xù)供應(yīng)給輸出端OUT。
薄膜晶體管N37使低電源電壓VSS持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了重置脈沖的電壓變化經(jīng)由薄膜晶體管N34干擾節(jié)點(diǎn)A。薄膜晶體管N31不受斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi)一直保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在低電源電壓VSS上，直到設(shè)置脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是，使薄膜晶體管N31的漏電流最小。
第十實(shí)施例的緩沖器45以與第四實(shí)施例的緩沖器45相同的操作方式操作，并且提供了與第四實(shí)施例的緩沖器45的那些相同的優(yōu)點(diǎn)。第十實(shí)施例的緩沖器45使前部(譬如，移位寄存器)消耗較小功率地操作。
第十一實(shí)施例
下面描述第二實(shí)施例的緩沖器45的一種變體作為本發(fā)明的第十一實(shí)施例。
圖44例示了本發(fā)明的第十一實(shí)施例的緩沖器45。在圖44中，將相同標(biāo)號(hào)指定給與例示在圖26中的那些相同的元件。
除了第二輸出級(jí)之外，第十一實(shí)施例的緩沖器45在結(jié)構(gòu)上一般類似于第二實(shí)施例的緩沖器45。更具體地說(shuō)，將自舉電路應(yīng)用在第一和第二輸入級(jí)和第一輸出級(jí)的每一個(gè)之中。
第十一實(shí)施例的緩沖器45與第二實(shí)施例的緩沖器45之間的差異在于形成第二輸出級(jí)的薄膜晶體管N39的連接配置。在第十一實(shí)施例中，處在高電源電壓上的主電極之一與第三高電源電壓VDD3 (>VDDl+Vth(N41))連接。下面參照?qǐng)D45描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓
狀態(tài)的關(guān)系。例示在圖45中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖27中的各自驅(qū)動(dòng)波形。
依照本發(fā)明的第十一實(shí)施例，在兩個(gè)值VSS和VDD1之間給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一個(gè)。在設(shè)置脈沖上升到高電平的時(shí)刻，第一輸入級(jí)上的節(jié)點(diǎn)D上升到高電平。然后，薄膜晶體管N33變成導(dǎo)通的，如圖45所示，使節(jié)點(diǎn)B上的電壓上升。隨著節(jié)點(diǎn)B上的電壓上升，如圖45所示，薄膜晶體管N33的柵極電壓(節(jié)點(diǎn)D上的電壓)上升了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓偏移。如果電壓上升之后的電壓Vd滿足Vd-VDDPVth(N33)的條件，如圖45所示，節(jié)點(diǎn)B上的電壓隨著薄膜晶體管N33導(dǎo)通而變成第一高電源電壓VDD1。
當(dāng)節(jié)點(diǎn)B像上述那樣上升到第一高電源電壓VDD1時(shí)，節(jié)點(diǎn)A上的電壓也上升到高電平。薄膜晶體管N31和N39變成導(dǎo)通的，從而如圖45所示，使輸出端OUT上的電壓和節(jié)點(diǎn)F上的電壓升高。
隨著輸出端OUT和節(jié)點(diǎn)F的電壓上升，如圖45所示，節(jié)點(diǎn)A上的電壓上升了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓上升之后的電壓Va滿足Va-VDDl>Vth(N31)，如圖45所示，輸出端OUT上的電壓隨著薄膜晶體管N31導(dǎo)通而變成第一高電源電壓VDD1。
如果電壓上升之后的電壓Va滿足Va-VDD3>Vth(N39),如圖45所示，節(jié)點(diǎn)F上的電壓隨著薄膜晶體管N39導(dǎo)通而變成第三高電源電壓VDD3。
第三高電源電壓VDD3被確定成滿足VDD3-VDDl〉Vth(N41)的條件。
當(dāng)節(jié)點(diǎn)F上升到高電平時(shí)，薄膜晶體管N41變成導(dǎo)通的，從而將第一高電源電壓VDD1供應(yīng)給節(jié)點(diǎn)B。
薄膜晶體管N36也隨著設(shè)置脈沖處在高電平上而導(dǎo)通。如圖45所示，形成輸出級(jí)的薄膜晶體管N32的柵極電壓(節(jié)點(diǎn)C上的電壓)因此被控制成
4氐電源電壓vss。
然后，設(shè)置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦
合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
如圖45所示，經(jīng)由節(jié)點(diǎn)F將第三高電源電壓VDD3供應(yīng)給薄膜晶體管N41的柵極。由于這個(gè)原因，如圖45所示，保持導(dǎo)通的薄膜晶體管N41使節(jié) 點(diǎn)B上的電壓固定在第一高電源電壓VDD1上。
即使在設(shè)置脈沖下降到低電平之后，節(jié)點(diǎn)A、 B和F的電壓也保持在與 設(shè)置脈沖處在高電平時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在第一高電源電壓VDD1上，如圖45所示， 保持導(dǎo)通的薄膜晶體管N38持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管N32的斷開(kāi)操作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在第一高電源電壓VDD1的同時(shí)一直保持著。 更具體地說(shuō)，使節(jié)點(diǎn)C保持在低電源電壓VSS上，直到重置脈沖隨后轉(zhuǎn)變成 高電平。其結(jié)果是，使薄膜晶體管N32的漏電流最小。
節(jié)點(diǎn)B偏置在第 一 高電源電壓VDD1上意味著薄膜晶體管N51處在截止 狀態(tài)。如圖45所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。 由于這個(gè)原因，如圖45所示，第一高電源電壓VDD1持續(xù)出現(xiàn)在第一輸出級(jí) 的輸出端OUT上。
當(dāng)在圖45中的輸入端INr上重置脈沖從低電平轉(zhuǎn)變成高電平時(shí)，薄膜晶 體管N35變成導(dǎo)通的。如圖45所示，節(jié)點(diǎn)C上的電壓上升。隨著節(jié)點(diǎn)C上 的電壓上升，如圖45所示，薄膜晶體管N35的柵極電壓上升了響應(yīng)累積在 自舉輔助電容Cb33上的電荷的電壓偏移。電壓上升之后的所得電壓是Ve。 如果電壓Ve滿足Ve-VDDl〉Vth(N35)的條件，如圖45所示，節(jié)點(diǎn)C隨著薄 膜晶體管N35導(dǎo)通而達(dá)到第一高電源電壓VDD1。
當(dāng)節(jié)點(diǎn)C上升到第一高電源電壓VDD1時(shí)，薄膜晶體管N32和N40變 成導(dǎo)通的。然后，如圖45所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓下降 到低電源電壓VSS。
在重置脈沖保持在高電平上的同時(shí)，薄膜晶體管N34保持導(dǎo)通。因此， 如圖45所示，節(jié)點(diǎn)B上的電壓被控制成低電源電壓VSS。形成第一輸出級(jí) 的薄膜晶體管N31的柵極(節(jié)點(diǎn)A上的電壓)也下降到低電源電壓VSS。
然后，重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，重置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
盡管節(jié)點(diǎn)C仍然保持高電平，但如圖45所示，它的電壓從第一高電源電 壓VDD1下降到電壓Vc2。節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS〉Vth(N32)的條件。薄膜晶體管N32 持續(xù)導(dǎo)通，并如圖45所示，輸出端OUT上的電壓保持在低電源電壓VSS上。 節(jié)點(diǎn)C上的電壓Vc2還滿足Vc2-VSS〉Vth(N40)的條件。薄膜晶體管N40因 此持續(xù)導(dǎo)通，并如圖45所示，節(jié)點(diǎn)F上的電壓保持在低電源電壓VSS上。
此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS〉Vth(N37)。薄膜晶體管N37 因此變成導(dǎo)通的，并且持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)B。
如圖45所示，這意味著節(jié)點(diǎn)B對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感 (意味著薄膜晶體管N31的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直保持著。更具體地說(shuō)， 使節(jié)點(diǎn)B保持低電源電壓VSS,直到設(shè)置脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是， 使薄膜晶體管N31的漏電流最小。
如此構(gòu)成的緩沖器45提供了與第二實(shí)施例的緩沖器45的那些相同的操 作和優(yōu)點(diǎn)。
第十二實(shí)施例
下面描述第二實(shí)施例的緩沖器45的一種變體作為本發(fā)明的第十二實(shí)施例。
圖46例示了作為本發(fā)明的第十二實(shí)施例的緩沖器45。在圖46中，將相 同標(biāo)號(hào)指定給與例示在圖28中的那些相同的元件。
第十二實(shí)施例的緩沖器45具有與第十一實(shí)施例相同的電路結(jié)構(gòu)，但從中 移去了薄膜晶體管N53。更具體地說(shuō)，第十二實(shí)施例的緩沖器45在第二輸入 級(jí)上不含自舉電路。利用這種布置，緩沖器45具有比第十一實(shí)施例少的部件 數(shù)。第十二實(shí)施例的緩沖器45在驅(qū)動(dòng)波形上對(duì)應(yīng)于第三實(shí)施例的緩沖器45。
圖47例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。例示在圖47中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖29中的驅(qū)動(dòng)波形。
依照本發(fā)明的第十二實(shí)施例，也在兩個(gè)值VSS和VDD1之間給出設(shè)置脈 沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一個(gè)。
參照?qǐng)D47,在設(shè)置脈沖到高電平的上升沿到重置脈沖到高電平的上升沿 的間隔內(nèi)，第十二實(shí)施例的緩沖器45的操作相對(duì)于第十一實(shí)施例的緩沖器 45的操作保持不變。
下面描述從重置脈沖的上升沿開(kāi)始第十二實(shí)施例的緩沖器45的操作。
當(dāng)重置脈沖從低電平上升到高電平時(shí)，薄膜晶體管N34和N35變成導(dǎo)通的。
如圖47所示，作出響應(yīng)，節(jié)點(diǎn)B下降到J氐電源電壓VSS，而節(jié)點(diǎn)C上 的電壓上升。節(jié)點(diǎn)C上的電壓比第一高電源電壓VDD1低薄膜晶體管N35的 閾電壓Vth(N35)。更具體地說(shuō)，節(jié)點(diǎn)C上的電壓上升到VDDl-Vth(N35)。
高電平(VDDl-Vth(N35))滿足如下三個(gè)條件
VDD1 -Vth(N3 5)-VSS〉Vth(N32)，
VDDl-Vth(N35)-VSS>Vth(N37),和
VDD 1隱Vth(N3 5)-VSS>Vth(N40)。
一般說(shuō)來(lái)，脈沖振幅(VDD1-VSS )充分大于閾電壓值Vth,,和上面三個(gè) 條件都得到滿足。
當(dāng)節(jié)點(diǎn)C上升到高電平時(shí)，薄膜晶體管N32變成導(dǎo)通的，并如圖47所 示，輸出端OUT上的電壓下降到低電源電壓VSS。
重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖47所示， 由于薄膜晶體管N35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡 管節(jié)點(diǎn)C仍然保持高電平，但如圖47所示，它的電壓下降到電壓Vc2。
電壓Vc2滿足如下三個(gè)條件
Vc2-VSS>Vth(N32),
Vc2-VSS>Vth(N37),和
Vc2-VSS〉Vth(罷)。
只要滿足這三個(gè)條件，薄膜晶體管N32、 N37和N40就持續(xù)保持導(dǎo)通。 更具體地說(shuō)，薄膜晶體管N32使低電源電壓VSS持續(xù)供應(yīng)給輸出端 OUT。
薄膜晶體管N37使低電源電壓VSS持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了 重置脈沖的電壓變化經(jīng)由薄膜晶體管N34干擾節(jié)點(diǎn)A。薄膜晶體管N31不受 斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi) 一直 保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在低電源電壓VSS上，直到設(shè)置 脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是，使薄膜晶體管N31的漏電流最小。
如上所述，甚至具有更少部件數(shù)的第十二實(shí)施例的緩沖器45也提供了與 第十一實(shí)施例的緩沖器45的那些相同的操作和優(yōu)點(diǎn)。
第十三實(shí)施例下面描述第二實(shí)施例的緩沖器45的一種變體作為本發(fā)明的第十三實(shí)施例。
圖48例示了作為本發(fā)明的第十三實(shí)施例的緩沖器45。在圖48中，將相 同標(biāo)號(hào)指定給與例示在圖30中的那些相同的元件。
第十三實(shí)施例的緩沖器45具有與第十二實(shí)施例相同的電路結(jié)構(gòu)，4旦從中 移去了薄膜晶體管N52。更具體地說(shuō)，第十三實(shí)施例的緩沖器45具有第十一 實(shí)施例的電^^結(jié)構(gòu)，但從它的第一和第二輸入級(jí)中移去了自舉電路。這樣， 本發(fā)明的第十三實(shí)施例提供了具有比第十二實(shí)施例的緩沖器少的部件數(shù)的緩 沖器45。第十三實(shí)施例的緩沖器45在波形圖上對(duì)應(yīng)于第四實(shí)施例的緩沖器。
圖49例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。
例示在圖49中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖31中的各自驅(qū)動(dòng)波形。 依照本發(fā)明的第十三實(shí)施例，在兩個(gè)值VSS和VDD1之間給出i殳置脈沖 (輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一個(gè)。 正如前面討論過(guò)的那樣，第十三實(shí)施例的緩沖器45在結(jié)構(gòu)上與第十二實(shí) 施例的緩沖器45的相同之處在于省去了薄膜晶體管N53。因此，重置脈沖到 高電平的上升沿之后緩沖器45的搡作相對(duì)于第十二實(shí)施例的緩沖器45的搡 作保持不變。
如下的討論將注意力集中在從設(shè)置脈沖到高電平的上升沿到重置脈沖到 高電平的上升沿的間隔內(nèi)的操作上。
當(dāng)設(shè)置脈沖上升到高電平時(shí)，薄膜晶體管N33和N36變成導(dǎo)通的。
如圖49所示，作出響應(yīng)，節(jié)點(diǎn)B上的電壓上升而節(jié)點(diǎn)C上的電壓下降 到低電源電壓VSS。
第十三實(shí)施例的緩沖器45在薄膜晶體管N33的柵極側(cè)不包括自舉電路。 正好在設(shè)置脈沖到高電平的上升沿之后節(jié)點(diǎn)B上的電壓只上升到由 VDD1 -Vth(N33)決定的高電平。
節(jié)點(diǎn)A響應(yīng)節(jié)點(diǎn)B上升到高電平的自舉操作使節(jié)點(diǎn)F上的電壓上升到第 三高電源電壓VDD3。
正如前面討論過(guò)的那樣，第三高電源電壓VDD3滿足(VDD3-VDD1> Vth(N41))。薄膜晶體管N41因此變成導(dǎo)通的，從而如圖49所示，將第一高 電源電壓VDD1供應(yīng)給節(jié)點(diǎn)B。
53當(dāng)設(shè)置脈沖從高電平下降到低電平時(shí)，薄膜晶體管N41使節(jié)點(diǎn)B保持在 第一高電源電壓VDD1上。在節(jié)點(diǎn)B處在高電平上的同時(shí)，薄膜晶體管N38
將節(jié)點(diǎn)c固定在低電源電壓vss上。
如上所述，其部件數(shù)較少的第十三實(shí)施例的緩沖器45提供了與第十二實(shí) 施例的那些相同的操作和優(yōu)點(diǎn)。 第十四實(shí)施例
下面描述第二實(shí)施例的緩沖器45的一種變體作為本發(fā)明的第十四實(shí)施例。
圖50例示了本發(fā)明的第十四實(shí)施例的緩沖器45。在圖50中，將相同標(biāo) 號(hào)指定給與例示在圖44中的那些相同的元件。
第十四實(shí)施例的緩沖器45具有與第十一實(shí)施例相同的電路結(jié)構(gòu)，但在第 一和第二輸入級(jí)上進(jìn)行電平移動(dòng)。
形成第一和第二輸入級(jí)的自舉電路的薄膜晶體管N52和N53的柵極分別 與第二高電源電壓VDD2 (<VDD1)連接，對(duì)于這種布置，設(shè)置脈沖和重置 脈沖的每一個(gè)具有較小振幅，和前部的功耗甚至更小。
自舉輔助電容Cb31 、 Cb32和Cb33分別與第 一和第二l命入級(jí)和第 一輸出 級(jí)連接。如果薄膜晶體管N31、 N33和N35具有足夠大的柵極電容，就不安 裝自舉輔助電容Cb31、 Cb32和Cb33的任何一個(gè)。第十四實(shí)施例的緩沖器 45在驅(qū)動(dòng)波形上對(duì)應(yīng)于第五實(shí)施例的緩沖器45。
下面參照?qǐng)D51描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓 狀態(tài)的關(guān)系。例示在圖51中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖33中的各自驅(qū)動(dòng)波 形。
依照本發(fā)明的第十四實(shí)施例，在兩個(gè)值VSS和VDD2 ( <VDD 1 )之間給 出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅 的每一個(gè)。
在設(shè)置脈沖上升到高電平的時(shí)刻，第一輸入級(jí)上的節(jié)點(diǎn)D上升到高電平。 然后，薄膜晶體管N33變成導(dǎo)通的，如圖51所示，使節(jié)點(diǎn)B上的電壓上升。
隨著節(jié)點(diǎn)B上的電壓上升，如圖51所示，薄膜晶體管N33的4冊(cè)^L電壓 (節(jié)點(diǎn)D上的電壓)上升了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。如果電壓上升之后的電壓Vd滿足Vd-VDDl〉Vth(N33)，如圖51所示， 節(jié)點(diǎn)B上的電壓隨著薄膜晶體管N33導(dǎo)通而變成第一高電源電壓VDD1。當(dāng)節(jié)點(diǎn)B像上述那樣上升到第一高電源電壓VDD1時(shí)，節(jié)點(diǎn)A也上升到 高電平。薄膜晶體管N31和N39變成導(dǎo)通的，如圖51所示，使輸出端OUT 上的電壓和節(jié)點(diǎn)F上的電壓升高。
隨著輸出端OUT和節(jié)點(diǎn)F上的電壓上升，如圖51所示，節(jié)點(diǎn)A上的電 壓上升了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓上升之后的電壓Va滿足Va-VDDl〉Vth(N31),如圖51所示， 輸出端OUT上的電壓隨著薄膜晶體管N31導(dǎo)通而變成第一高電源電壓 VDD1。
電壓上升之后的電壓Va滿足Va-VDD3〉Vth(N39)的條件。如圖51所示， 節(jié)點(diǎn)F上的電壓隨著薄膜晶體管N39導(dǎo)通而變成第三高電源電壓VDD3。
正如前面討論過(guò)的那樣，第三高電源電壓VDD3滿足VDD3-VDD1> Vth(N41)。
因此，薄膜晶體管N41變成導(dǎo)通的，從而將第一高電源電壓VDD1供應(yīng) 給節(jié)點(diǎn)B。
薄膜晶體管N36也隨著設(shè)置脈沖處在高電平上而導(dǎo)通。因此，如圖51 所示，形成輸出級(jí)的薄膜晶體管N32的柵極電壓(節(jié)點(diǎn)C上的電壓)被控制
成低電源電壓vss。
然后，設(shè)置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦
合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和C。
如圖51所示，經(jīng)由節(jié)點(diǎn)F將第三高電源電壓VDD3供應(yīng)給薄膜晶體管 N41的柵極。由于這個(gè)原因，如圖51所示，保持導(dǎo)通的薄膜晶體管N41使節(jié) 點(diǎn)B上的電壓固定在第一高電源電壓VDD1上。
即使在設(shè)置脈沖下降到低電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在 與設(shè)置脈沖處在高電平上時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在第一高電源電壓VDD1上，如圖51所示， 保持導(dǎo)通的薄膜晶體管N38持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管N32的斷開(kāi)操作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在第一高電源電壓VDD1的同時(shí)一直保持著。 更具體地說(shuō)，使節(jié)點(diǎn)C保持在低電源電壓VSS上，直到重置脈沖隨后轉(zhuǎn)變成 高電平。其結(jié)果是，使薄膜晶體管N32的漏電流最小。節(jié)點(diǎn)B偏置在第 一 高電源電壓VDD1上意味著薄膜晶體管N51處在截止 狀態(tài)。如圖51所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。 由于這個(gè)原因，如圖51所示，第一高電源電壓VDD1持續(xù)出現(xiàn)在第一輸出級(jí) 的輸出端OUT上。
當(dāng)在圖51中的輸入端INr上重置脈沖從低電平轉(zhuǎn)變成高電平時(shí)，薄膜晶 體管N35變成導(dǎo)通的。如圖51所示，節(jié)點(diǎn)C上的電壓上升。隨著節(jié)點(diǎn)C上 的電壓上升，如圖51所示，薄膜晶體管N35的柵極電壓上升了響應(yīng)累積在 自舉輔助電容Cb33上的電荷的電壓偏移。電壓上升之后的所得電壓是Ve。 如果電壓Ve滿足Ve-VDDl〉Vth(N35)的條件，如圖51所示，節(jié)點(diǎn)C隨著薄 膜晶體管N35導(dǎo)通而達(dá)到第一高電源電壓VDD1。
當(dāng)節(jié)點(diǎn)C上升到第一高電源電壓VDD1時(shí)，薄膜晶體管N32和N40變 成導(dǎo)通的。然后，如圖51所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓下降 到4氐電源電壓VSS。
在重置脈沖處在高電平上的同時(shí)，薄膜晶體管N34保持導(dǎo)通。如圖51 所示，節(jié)點(diǎn)B上的電壓因此被控制成低電源電壓VSS。形成第一輸出級(jí)的薄 膜晶體管N31的柵極電壓(節(jié)點(diǎn)A上的電壓)也下降到低電源電壓VSS。
然后，重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，重置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
盡管節(jié)點(diǎn)C仍然保持高電平，但如圖51所示，它的電壓從第一高電源電 壓VDD1下降到電壓Vc2。
節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS〉Vth(N32)的條件。薄膜晶體管N32 持續(xù)導(dǎo)通，并如圖51所示，輸出端OUT上的電壓保持在低電源電壓VSS上。 節(jié)點(diǎn)C上的電壓Vc2還滿足Vc2-VSS〉Vth(N40)的條件。薄膜晶體管N40因 此持續(xù)導(dǎo)通，并如圖51所示，節(jié)點(diǎn)F上的電壓保持在低電源電壓VSS上。
此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS>Vth(N37)。薄膜晶體管N37 因此變成導(dǎo)通的，并且持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)B。
如圖51所示，這意味著節(jié)點(diǎn)B對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感 (意味著薄膜晶體管N31的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直保持著。更具體地說(shuō)， 使節(jié)點(diǎn)B保持低電源電壓VSS，直到設(shè)置脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是， 使薄膜晶體管N31的漏電流最小。如此構(gòu)成的緩沖器45提供了與第二實(shí)施例的緩沖器45的那些相同的操
作和優(yōu)點(diǎn)。
此外，第十四實(shí)施例的緩沖器45使設(shè)置脈沖和重置脈沖每一個(gè)的信號(hào)振 幅小于輸出脈沖的信號(hào)振幅。由于這個(gè)原因，使前部(譬如，移位寄存器) 的功耗減小到小于其它實(shí)施例的功耗。
第十五實(shí)施例
下面描述第二實(shí)施例的緩沖器45的一種變體作為本發(fā)明的第十五實(shí)施例。
圖52例示了本發(fā)明的第十五實(shí)施例的緩沖器45。在閨52中，將相同標(biāo) 號(hào)指定給與例示在圖44中的那些相同的元件。
第十五實(shí)施例的緩沖器45具有在第一輸出級(jí)上進(jìn)行電平移動(dòng)的電路結(jié)構(gòu)。
將第一高電源電壓VDD1只供應(yīng)給輸出級(jí)的最后部分中的薄膜晶體管 N31和N32,而將第二高電源電壓VDD2 (<VDD1 )供應(yīng)給安排在前級(jí)上的 薄膜晶體管。利用這種布置，設(shè)置脈沖和重置脈沖的每一個(gè)具有較小的振幅， 并且使緩沖器45的功耗甚至更小。第十五實(shí)施例的緩沖器45在驅(qū)動(dòng)波形上 對(duì)應(yīng)于第六實(shí)施例的緩沖器45 。
下面參照?qǐng)D53描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓 狀態(tài)的關(guān)系。例示在圖53中的驅(qū)動(dòng)波形分別對(duì)應(yīng)于例示在圖35中的各自驅(qū) 動(dòng)波形。
依照本發(fā)明的第十五實(shí)施例，如圖53所示，在兩個(gè)值VSS和VDD2 (<VDD1)之間給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入 端INr)的信號(hào)振幅的每一個(gè)。
在"i殳置脈沖上升到高電平的時(shí)刻，第 一輸入級(jí)上的節(jié)點(diǎn)D上升到高電平。 然后，薄膜晶體管N33變成導(dǎo)通的，如圖53所示，使節(jié)點(diǎn)B上的電壓上升。 隨著節(jié)點(diǎn)B上的電壓上升，如圖53所示，薄膜晶體管N33的柵極電壓 (節(jié)點(diǎn)D上的電壓)上升了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。如果電壓上升之后的電壓Vd滿足Vd-VDD2〉Vth(N33),如圖53所示， 節(jié)點(diǎn)B上的電壓隨著薄膜晶體管N33導(dǎo)通而變成第二高電源電壓VDD2。
當(dāng)節(jié)點(diǎn)B像上述那樣上升到第二高電源電壓VDD2時(shí)，節(jié)點(diǎn)A也上升到 高電平。薄膜晶體管N31和N39變成導(dǎo)通的，如圖53所示，使輸出端OUT上的電壓和節(jié)點(diǎn)F上的電壓升高。
隨著輸出端OUT和節(jié)點(diǎn)F上的電壓上升，如圖53所示，節(jié)點(diǎn)A上的電 壓上升了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓上升之后的電壓Va滿足Va-VDDl>Vth(N31),如圖53所示， 輸出端OUT上的電壓隨著薄膜晶體管N31導(dǎo)通而變成第一高電源電壓 VDD1。換句話說(shuō)，進(jìn)行了脈沖振幅的改變。
電壓上升之后的電壓Va滿足Va-VDD3〉Vth(N39)的條件。如圖53所示， 節(jié)點(diǎn)F上的電壓隨著薄膜晶體管N39導(dǎo)通而變成第三高電源電壓VDD3。
第三高電源電壓VDD3滿足VDD3 -VDD1 >Vth(N41)。
依照第十五實(shí)施例，滿足VDD3-VDDl〉Vth(N41)的條件，并且使薄膜晶 體管N41變成導(dǎo)通的。因此，薄膜晶體管N41將第二高電源電壓VDD2供應(yīng) 給節(jié)點(diǎn)B。
薄膜晶體管N36也隨著設(shè)置脈沖處在高電平上而導(dǎo)通。如圖53所示， 形成輸出級(jí)的薄膜晶體管N32的柵極電壓(節(jié)點(diǎn)C上的電壓)因此被控制成 j氐電源電壓VSS。
然后，設(shè)置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化可以千擾節(jié)點(diǎn)B和C。
如圖53所示，經(jīng)由節(jié)點(diǎn)F將第三高電源電壓VDD3供應(yīng)給薄膜晶體管 N41的柵極。由于這個(gè)原因，保持導(dǎo)通的薄膜晶體管N41使節(jié)點(diǎn)B固定在第 二高電源電壓VDD2上。
即使在設(shè)置脈沖下降到低電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在 與設(shè)置脈沖處在高電平上時(shí)相同的電平上。
由于節(jié)點(diǎn)B保持在第二高電源電壓VDD2上，如圖53所示，保持導(dǎo)通 的薄膜晶體管N38持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管N32的斷開(kāi)操作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在第二高電源電壓VDD2上的同時(shí)一直保持 著。更具體地說(shuō)，使節(jié)點(diǎn)C保持在低電源電壓VSS上'直到重置脈沖隨后轉(zhuǎn) 變成高電平。其結(jié)果是，使薄膜晶體管N32的漏電流最小。
節(jié)點(diǎn)B偏置在第二高電源電壓VDD2上意味著薄膜晶體管NW處在截止 狀態(tài)。如圖53所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。由于這個(gè)原因，如圖53所示，第一高電源電壓VDD1持續(xù)出現(xiàn)在第一輸出級(jí) 的輸出端OUT上。
當(dāng)在圖53中的輸入端INr上重置脈沖從低電平轉(zhuǎn)變成高電平時(shí)，薄膜晶 體管N35變成導(dǎo)通的。如圖53所示，節(jié)點(diǎn)C上的電壓上升。由于節(jié)點(diǎn)C上 的電壓上升，如圖53所示，薄膜晶體管N35的柵極電壓上升響應(yīng)累積在自 舉輔助電容Cb33上的電荷的電壓偏移。電壓上升之后的所得電壓是Ve。如 果電壓Ve滿足Ve-VDD2〉Vth(N35)的條件，如圖53所示，節(jié)點(diǎn)C隨著薄膜 晶體管N35導(dǎo)通而達(dá)到第二高電源電壓VDD2。
當(dāng)節(jié)點(diǎn)C上升到第二高電源電壓VDD2時(shí)，薄膜晶體管N32和N40變 成導(dǎo)通的。然后，如圖53所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓下降 到低電源電壓VSS。
在重置脈沖處在高電平上的同時(shí)，薄膜晶體管N34保持導(dǎo)通。如圖53 所示，節(jié)點(diǎn)B上的電壓因此被控制成低電源電壓VSS。形成第一輸出級(jí)的薄 膜晶體管N31的槺極電壓(節(jié)點(diǎn)A上的電壓)也下降到低電源電壓VSS。
然后，重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，重置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
盡管節(jié)點(diǎn)C仍然保持高電平，但如圖53所示，它的電壓從第二高電源電 壓VDD2下降到電壓Vc2。
節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS〉Vth(N3"的條件。薄膜晶體管N32 持續(xù)導(dǎo)通，并如圖53所示，輸出端OUT上的電壓保持在低電源電壓VSS上。 節(jié)點(diǎn)C上的電壓Vc2還滿足Vc2-VSS〉Vth(N40)的條件。薄膜晶體管N40因 此持續(xù)導(dǎo)通，并如圖53所示，節(jié)點(diǎn)F上的電壓保持在低電源電壓VSS上。
此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS>Vth(N37)。薄膜晶體管N" 因此變成導(dǎo)通的，并且持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)B。
如圖53所示，這意味著節(jié)點(diǎn)B對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感 (意味著薄膜晶體管N31的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直保持著。更具體地i兌， 使節(jié)點(diǎn)B保持低電源電壓VSS,直到設(shè)置脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是， 使薄膜晶體管N31的漏電流最小。
第十五實(shí)施例的緩沖器45不僅降低了設(shè)置脈沖和重置脈沖每一個(gè)的信 號(hào)振幅，而且降低了除最后輸出級(jí)之外緩沖器45的其余級(jí)內(nèi)信號(hào)的信號(hào)振幅。由于這個(gè)原因，不僅比其它實(shí)施例更多地減小了前部(譬如，移位寄存 器)消耗的功率，而且比其它實(shí)施例更多地減小了緩沖器45消耗的功率。 第十六實(shí)施例
下面描述第二實(shí)施例的緩沖器45的一種變體作為本發(fā)明的第十六實(shí)施例。
圖54例示了作為本發(fā)明的第十六實(shí)施例的緩沖器45。在圖54中，將相 同標(biāo)號(hào)指定給與例示在圖44中的那些相同的元件。
第十六實(shí)施例的緩沖器45具有第十五實(shí)施例的電路結(jié)構(gòu)，但從中移去了 薄膜晶體管N53。更具體地說(shuō)，第十六實(shí)施例的緩沖器45在第二輸入級(jí)上不 含自舉電路。利用這種布置，緩沖器45具有比第十五實(shí)施例少的部件數(shù)。第 十六實(shí)施例的緩沖器45在驅(qū)動(dòng)波形上對(duì)應(yīng)于第七實(shí)施例的緩沖器45。
圖55例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。例示在圖55中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖37中的各自驅(qū)動(dòng)波形。
依照本發(fā)明的第十六實(shí)施例，在兩個(gè)值VS S和VDD2 ( <VDD 1 )之間給 出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅 的每一個(gè)。
參照?qǐng)D55，在設(shè)置脈沖到高電平的上升沿到重置脈沖到高電平的上升沿 的間隔內(nèi)，第十六實(shí)施例的緩沖器45的操作相對(duì)于第十五實(shí)施例的緩沖器 45的操作保持不變。
下面描述從重置脈沖的上升沿開(kāi)始第十六實(shí)施例的緩沖器45的操作。 當(dāng)重置脈沖從低電平上升到高電平時(shí)，薄膜晶體管N34和N35變成導(dǎo)通的。
如圖55所示，作出響應(yīng)，節(jié)點(diǎn)B下降到低電源電壓VSS，而節(jié)點(diǎn)C上 的電壓上升。節(jié)點(diǎn)C上的電壓比第二高電源電壓VDD2低薄膜晶體管N35的 閾電壓Vth(N35)。更具體地說(shuō)，節(jié)點(diǎn)C上的電壓上升到VDD2-Vth(N35)。
高電平(VDD2-Vth(N35))滿足如下三個(gè)條件
VDD2-Vth(N3 5)-VSS>Vth(N32),
VDD2-Vth(N35)-VSS>Vth(N37),和
VDD2-Vth(N35)-VSS>Vth(N40)。
一般說(shuō)來(lái)，脈沖振幅(VDD2-VSS)充分大于閾電壓值Vth,和上面三個(gè) 條件都得到滿足。當(dāng)節(jié)點(diǎn)C上升到高電平時(shí)，薄膜晶體管N32變成導(dǎo)通的，并如圖55所 示，輸出端OUT上的電壓下降到低電源電壓VSS。此外，薄膜晶體管N40 變成導(dǎo)通，如圖55所示，使節(jié)點(diǎn)F下降到低電源電壓VSS。
如圖55所示，變成導(dǎo)通的薄膜晶體管N34將節(jié)點(diǎn)B上的電壓控制成低 電源電壓VSS。其結(jié)果是，節(jié)點(diǎn)A上的電壓也被控制成低電源電壓VSS。
重置脈沖從高電平下降到#^電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖55所示， 由于薄膜晶體管N35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡 管節(jié)點(diǎn)C仍然保持高電平，但如圖55所示，它的電壓下降到電壓Vc2。
電壓Vc2滿足如下三個(gè)條件
Vc2-VSS>Vth(N32),
Vc2-VSS>Vth(N37)，和
Vc2-VSS>Vth(N40)。
只要滿足這三個(gè)條件，薄膜晶體管N32、 N37和N40就持續(xù)保持導(dǎo)通。 更具體地說(shuō)，薄膜晶體管N32使低電源電壓VSS持續(xù)供應(yīng)給輸出端 OUT。
薄膜晶體管N37使低電源電壓VSS持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了 重置脈沖的電壓變化經(jīng)由薄膜晶體管N34干擾節(jié)點(diǎn)A。薄膜晶體管1SB1不受 斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi) 一直 保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在低電源電壓VSS上，直到設(shè)置 脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是，使薄膜晶體管N31的漏電;;泉最小。.
如上所述，甚至具有更少部件數(shù)的第十六實(shí)施例的緩沖器45也提供了與 第十五實(shí)施例的緩沖器45的那些相同的操作和優(yōu)點(diǎn)。
第十七實(shí)施例
下面描述第二實(shí)施例的緩沖器45的一種變體作為本發(fā)明的第十七實(shí)施例。
圖56例示了作為本發(fā)明的第十七實(shí)施例的緩沖器45。在圖56中，將相 同標(biāo)號(hào)指定給與例示在圖52中的那些相同的元件。
第十七實(shí)施例的緩沖器45具有與第十六實(shí)施例相同的電路結(jié)構(gòu)，但從中 移去了薄膜晶體管N52。更具體地說(shuō)，第十七實(shí)施例的緩沖器45具有第十五 實(shí)施例的電路結(jié)構(gòu)，但從它的第 一和第二輸入級(jí)中移去了自舉電路。這樣，
61本發(fā)明的第十七實(shí)施例提供了具有比第十六實(shí)施例的緩沖器45少的部件數(shù)
的援沖器4、第十七實(shí)施例的緩沖器45在驅(qū)動(dòng)波形上對(duì)應(yīng)于第八實(shí)施例的 緩沖器45。
圖57例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。
例示在圖57中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖39中的各自驅(qū)動(dòng)波形。 依照本發(fā)明的第十七實(shí)施例，在兩個(gè)值VSS和VDD2 (<VDD1 )之間給
出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅
的每一個(gè)。
正如前面討論過(guò)的那樣，第十七實(shí)施例的緩沖器45在結(jié)構(gòu)上與第十六實(shí) 施例的緩沖器45的相同之處在于省去了薄膜晶體管N53。因此，重置脈沖到 高電平的上升沿之后緩沖器45的搡作相對(duì)于第十六實(shí)施例的緩沖器45的操 作保持不變。
如下的討論將注意力集中在從設(shè)置脈沖到高電平的上升沿到重置脈沖到 高電平的上升沿的間隔內(nèi)的操作上。
當(dāng)設(shè)置脈沖上升到高電平時(shí)，薄膜晶體管N33和N36變成導(dǎo)通的。
如圖57所示，作出響應(yīng)，節(jié)點(diǎn)B上的電壓上升而節(jié)點(diǎn)C上的電壓下降 到低電源電壓VSS。
第十七實(shí)施例的緩沖器45在薄膜晶體管N33的柵極側(cè)不包括自舉電路。 正好在設(shè)置脈沖到高電平的上升沿之后節(jié)點(diǎn)B上的電壓只上升到由 VDD2-Vth(N33)決定的高電平。
當(dāng)節(jié)點(diǎn)B上升到高電平時(shí)，輸出端OUT上的電壓也上升到高電平。節(jié) 點(diǎn)A的自舉操作使節(jié)點(diǎn)F上的電壓上升到第三高電源電壓VDD3。
電壓上升之后的第三高電源電壓VDD3滿足VDD3-VDD2〉Vth(N41)的條 件。薄膜晶體管N41因此變成導(dǎo)通的，從而如圖57所示，將第二高電源電 壓VDD2供應(yīng)至?xí)?jié)點(diǎn)B。
當(dāng)設(shè)置脈沖從高電平下降到低電平時(shí)，薄膜晶體管N41使節(jié)點(diǎn)B保持在 高電源電壓VDD2上。在節(jié)點(diǎn)B處在高電平上的同時(shí)，薄膜晶體管N38將節(jié) 點(diǎn)C固定在低電源電壓VSS上。
如上所述，其部件數(shù)較少的第十七實(shí)施例的緩沖器45提供了與第十六實(shí) 施例的那些相同的4喿作和優(yōu)點(diǎn)。第十八實(shí)施例
下面描述第二實(shí)施例的緩沖器45的一種變體作為本發(fā)明的第十八實(shí)施例。
圖58例示了本發(fā)明的第十八實(shí)施例的緩沖器45。在圖58中，將相同標(biāo) 號(hào)指定給與例示在圖46中的那些相同的元件。
第十八實(shí)施例的緩沖器45具有第十二實(shí)施例的電路結(jié)構(gòu)，但在第一輸入 級(jí)上進(jìn)行電平移動(dòng)。
形成第二輸入級(jí)的薄膜晶體管N35的主電極和形成第一輸入級(jí)的薄膜晶 體管N52的4冊(cè)極之一與第二高電源電壓VDD2 ( <VDD1 )連接。利用這種布 置，設(shè)置脈沖和重置脈沖的每一個(gè)具有較小的振幅，和緩沖器45的功耗小于 第十二實(shí)施例的緩沖器45的功耗。第十八實(shí)施例的緩沖器45在驅(qū)動(dòng)波形上 對(duì)應(yīng)于第九實(shí)施例的緩沖器45 。
圖59例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。例示在圖59中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖41中的各自驅(qū)動(dòng)波形。
j衣照本發(fā)明的第十八實(shí)施例，如圖59所示，在兩個(gè)值VSS和VDD2 (<VDD1)之間給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入 端INr)的信號(hào)振幅的每一個(gè)。
在設(shè)置脈沖上升到高電平的時(shí)刻，第一輸入級(jí)上的節(jié)點(diǎn)D上升到高電平。 然后，薄膜晶體管N33變成導(dǎo)通的，如圖59所示，使節(jié)點(diǎn)B上的電壓上升。
隨著節(jié)點(diǎn)B上的電壓上升，如圖59所示，薄膜晶體管N33的柵極電壓 (節(jié)點(diǎn)D上的電壓)上升了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。如果電壓上升之后的電壓Vd滿足Vd-VDDl>Vth(N33),如圖59所示， 節(jié)點(diǎn)B上的電壓隨著薄膜晶體管N33導(dǎo)通而變成第一高電源電壓VDD1。換 句話說(shuō)，進(jìn)行了脈沖振幅的改變。
當(dāng)節(jié)點(diǎn)B像上述那樣上升到第一高電源電壓VDD1時(shí)，節(jié)點(diǎn)A也上升到 高電平。薄膜晶體管N31和N39變成導(dǎo)通的，如圖59所示，僅:輸出端OUT 上的電壓和節(jié)點(diǎn)F上的電壓升高。
隨著輸出端OUT和節(jié)點(diǎn)F上的電壓上升，如圖59所示，節(jié)點(diǎn)A上的電 壓上升了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓上升之后的電壓Va滿足Va-VDDl〉Vth(N31),如圖59所示， 輸出端OUT上的電壓隨著薄膜晶體管N31導(dǎo)通而變成第一高電源電壓VDD1。
電壓Va滿足Va-VDD3〉Vth(N39)的條件，并且如圖59所示，節(jié)點(diǎn)F上 的電壓隨著薄膜晶體管N39導(dǎo)通而變成第三高電源電壓VDD3。
第三高電源電壓VDD3被確定成滿足VDD3-VDDl〉Vth(N41)的條件。 薄膜晶體管N41變成導(dǎo)通的，從而將第一高電源電壓VDD1供應(yīng)給節(jié)點(diǎn)B。
薄膜晶體管N36也隨著設(shè)置脈沖處在高電平上而導(dǎo)通。因此，如圖59 所示，形成輸出級(jí)的薄膜晶體管N32的柵極電壓(節(jié)點(diǎn)C上的電壓)被控制 成低電源電壓VSS。
然后，設(shè)置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置S永沖的電壓變化可以干護(hù)C節(jié)點(diǎn)B和C。
如圖59所示，經(jīng)由節(jié)點(diǎn)F將第三高電源電壓VDD3供應(yīng)給薄膜晶體管 N41的柵極。由于這個(gè)原因，如圖59所示，保持導(dǎo)通的薄膜晶體管N41使節(jié) 點(diǎn)B上的電壓固定在第一高電源電壓VDD1上。這種電壓狀態(tài)是第十八實(shí)施 例的特征。
即使在設(shè)置脈沖下降到低電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在 與設(shè)置脈沖處在高電平上時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在第一高電源電壓VDD1上，如圖59所示， 保持導(dǎo)通的薄膜晶體管N38持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管N32的斷開(kāi)操作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在第一高電源電壓VDD1的同時(shí)一直保持著。 更具體地說(shuō)，使節(jié)點(diǎn)C保持在低電源電壓VSS上，直到重置脈沖隨后轉(zhuǎn)變成 高電平。其結(jié)果是，使薄膜晶體管N32的漏電流最小。
節(jié)點(diǎn)B偏置在第一高電源電壓VDD1上意味著薄膜晶體管N51處在截止 狀態(tài)。如圖59所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。 由于這個(gè)原因，如圖59所示，第一高電源電壓VDD1持續(xù)出現(xiàn)在第一輸出級(jí) 的輸出端OUT上。
當(dāng)在圖59中的輸入端INr上重置脈沖從低電平轉(zhuǎn)變成高電平時(shí)，薄膜晶 體管N35變成導(dǎo)通的。如圖59所示，節(jié)點(diǎn)C上的電壓上升。節(jié)點(diǎn)C上的電 壓比高電源電壓VDD2低薄膜晶體管N35的閾電壓值Vth(N35)。更具體地說(shuō)，節(jié)點(diǎn)C上升到VDD2-Vth(N35)。
高電平(VDD2-Vth(N35))滿足如下三個(gè)條件 VDD2-Vth(N35)-VSS>Vth(N32)， VDD2-Vth(N35)-VSS>Vth(N37),和 VDD2-Vth(N35)-VSS>Vth(N40)。
一^:說(shuō)來(lái)，脈沖振幅(VDD2-VSS)充分大于閾電壓值Vth，和上面三個(gè) 條件都得到滿足。
當(dāng)節(jié)點(diǎn)C上升到高電平時(shí)，薄膜晶體管N32變成導(dǎo)通的，并如圖59所 示，輸出端OUT上的電壓下降到低電源電壓VSS。
重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖59所示， 由于薄膜晶體管N35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡 管節(jié)點(diǎn)C仍然保持高電平，但如圖59所示，它的電壓下降到電壓Vc2。
電壓Vc2滿足如下三個(gè)條件
Vc2畫VSS〉Vth(N32)，
Vc2-VSS>Vth(N37),和
Vc2-VSS>Vth(N40)。
只要滿足這三個(gè)條件，薄膜晶體管N32、 N37和TNW0就持續(xù)保持導(dǎo)通。 更具體地說(shuō)，薄膜晶體管N32使低電源電壓VSS持續(xù)供應(yīng)給輸出端 OUT。
薄膜晶體管N37使低電源電壓VSS持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了 重置脈沖的電壓變化經(jīng)由薄膜晶體管N34干擾節(jié)點(diǎn)A。薄膜晶體管Nil不受 斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi) 一直 保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在低電源電壓VSS上，直到設(shè)置 脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是，使薄膜晶體管N31的漏電流最小。
第十八實(shí)施例的緩沖器45以與第十二實(shí)施例的緩沖器45相同的操作方 式操作，并且提供了與第十二實(shí)施例的緩沖器45的那些相同的優(yōu)點(diǎn)。第十八 實(shí)施例的緩沖器45使前部(譬如，移位寄存器)消耗較小功率地操作。
第十九實(shí)施例
下面描述第二實(shí)施例的緩沖器45的一種變體作為本發(fā)明的第十九實(shí)施例。圖60例示了本發(fā)明的第十九實(shí)施例的緩沖器45。在圖60中，將相同標(biāo) 號(hào)指定給與例示在圖48中的那些相同的元件。
圖60與圖48的比較揭示了第十九實(shí)施例的緩沖器45在電路結(jié)構(gòu)上一般 類似于第十三實(shí)施例的緩沖器45。
第十九和第十三實(shí)施例之間的差異在于設(shè)置脈沖和重置脈沖在振幅上小 于第十三實(shí)施例中的對(duì)應(yīng)物。更具體地i兌，在第十九實(shí)施例中在VSS和VDD2 (<VDD1)的兩個(gè)值上驅(qū)動(dòng)設(shè)置脈沖和重置脈沖。第十九實(shí)施例的緩沖器45 在驅(qū)動(dòng)波形上對(duì)應(yīng)于第十實(shí)施例的緩沖器45。
下面參照?qǐng)D61描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓 狀態(tài)的關(guān)系。例示在圖61中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖43中的各自驅(qū)動(dòng)波 形。
依照本發(fā)明的第十九實(shí)施例，如圖61所示，在兩個(gè)值VSS和VDD2 (<VDD1)之間給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入 端INr)的信號(hào)振幅的每一個(gè)。
在設(shè)置脈沖上升到高電平的時(shí)刻，薄膜晶體管N33和N36變成導(dǎo)通的。
如圖61所示，作出響應(yīng)，節(jié)點(diǎn)B上的電壓上升而節(jié)點(diǎn)C上的電壓下降 到低電源電壓VSS。
第十九實(shí)施例的緩沖器45在薄膜晶體管N33的柵極側(cè)不包括自舉電路。 正好在設(shè)置脈沖到高電平的上升沿之后節(jié)點(diǎn)B上的電壓只上升到由 VDD2-Vth(N33)的條件決定的高電平。
當(dāng)節(jié)點(diǎn)B上升到高電平之后，輸出端OUT上的電壓也上升到高電平。 如圖61所示，節(jié)點(diǎn)A上的電壓上升到自舉電壓Va。由于自舉電壓Va滿足 Va-VDDl〉Vth(N31)的條件，如圖61所示，輸出端OUT上的電壓上升到第一 高電源電壓VDD1。
電壓上升之后的電壓Va滿足Va-VDD3〉Vth(N39)的條件，并且如圖61 所示，節(jié)點(diǎn)F上的電壓隨著薄膜晶體管N39導(dǎo)通而變成第三高電源電壓 VDD3。
第三高電源電壓VDD3被確定成滿足VDD^VDDl〉Vth(NW)的條件。 薄膜晶體管N41變成導(dǎo)通的，從而將第一高電源電壓VDD1供應(yīng)給節(jié)點(diǎn)B。
薄膜晶體管N36也隨著設(shè)置脈沖處在高電平上而導(dǎo)通。因此，如圖61所示，形成輸出級(jí)的薄膜晶體管N32的柵極電壓(節(jié)點(diǎn)C上的電壓)被控制 成低電源電壓VSS。
然后，設(shè)置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦
合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和C。
如圖61所示，經(jīng)由節(jié)點(diǎn)F將由第三高電源電壓VDD3供應(yīng)給薄膜晶體 管N41的棚-極。
由于這個(gè)原因，如圖61所示，保持導(dǎo)通的薄膜晶體管N41使節(jié)點(diǎn)B上 的電壓固定在第一高電源電壓VDD1上。這種電壓狀態(tài)是第十九實(shí)施例的特征。
即使在設(shè)置脈沖下降到低電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在 與設(shè)置脈沖處在高電平上時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在第一高電源電壓VDD1上，如圖61所示， 保持導(dǎo)通的薄膜晶體管N38持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的千擾不敏感(意味著薄膜 晶體管N32的斷開(kāi)操作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在第一高電源電壓VDD1的同時(shí)一直保持著。 更具體地說(shuō)，使節(jié)點(diǎn)C保持在低電源電壓VSS上，直到重置脈沖隨后轉(zhuǎn)變成 高電平。其結(jié)果是，使薄膜晶體管N32的漏電流最小。
節(jié)點(diǎn)B偏置在第 一 高電源電壓VDD1上意味著薄膜晶體管N51處在截止 狀態(tài)。如圖61所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。 由于這個(gè)原因，如圖61所示，第一高電源電壓VDD1持續(xù)出現(xiàn)在第一輸出級(jí) 的輸出端OUT上。
當(dāng)在圖61中的輸入端INr上重置脈沖隨后從低電平轉(zhuǎn)變成高電平時(shí)，薄 膜晶體管N35變成導(dǎo)通的。如圖61所示，節(jié)點(diǎn)C上的電壓上升。節(jié)點(diǎn)C上 的電壓比高電源電壓VDD2低薄膜晶體管N3 5的閣電壓值Vth(N3 5)。更具體 地說(shuō)，節(jié)點(diǎn)C上升到VDD2-Vth(N35)。
高電平(VDD2-Vth(N35))滿足如下三個(gè)條件
VDD2畫Vth(N3 5)-VSS>Vth(N32),
VDD2-Vth(N35)-VSS〉Vth(N37)，和
VDD2-Vth(N35)-VSS>Vth(N40)。
一般說(shuō)來(lái)，脈沖振幅(VDD2-VSS)充分大于閾電壓值Vth，和上面三個(gè)條件都得到滿足。
當(dāng)節(jié)點(diǎn)C上升到高電平時(shí)，薄膜晶體管N32變成導(dǎo)通的，并如圖61所 示，輸出端OUT上的電壓下降到低電源電壓VSS。
然后，薄膜晶體管N40變成導(dǎo)通的，從而如圖61所示，使節(jié)點(diǎn)F上的 電壓下降到低電源電壓VSS。
如圖61所示，變成導(dǎo)通的薄膜晶體管N34將節(jié)點(diǎn)B上的電壓控制成低 電源電壓VSS。其結(jié)果是，如圖61所示，節(jié)點(diǎn)A也被控制成低電源電壓VSS。
重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖61所示， 由于薄膜晶體管N35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡 管節(jié)點(diǎn)C仍然保持高電平，但如圖61所示，它的電壓下降到電壓Vc2。
電壓Vc2滿足如下三個(gè)條件
Vc2-VSS>Vth(N32),
Vc2-VSS>Vth(N37)，和
Vc2-VSS>Vth(N40)。
只要滿足這三個(gè)條件，薄膜晶體管N32、 N37和N40就持續(xù)保持導(dǎo)通。 更具體地說(shuō)，薄膜晶體管N32使低電源電壓VSS持續(xù)供應(yīng)給輸出端 OUT。
薄膜晶體管N37 ^吏低電源電壓VSS持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了 重置脈沖的電壓變化經(jīng)由薄膜晶體管N34干擾節(jié)點(diǎn)A。薄膜晶體管NW不受
斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi) 一直 保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在低電源電壓VSS上，直到設(shè)置 脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是，使薄膜晶體管N31的漏電流最小。
第十九實(shí)施例的緩沖器45以與第十三實(shí)施例的緩沖器45相同的操作方 式操作，并且提供了與第十三實(shí)施例的緩沖器45的那些相同的優(yōu)點(diǎn)。第十九 實(shí)施例的緩沖器45使前部(譬如，移位寄存器)消耗較小功率地操作。
第二十實(shí)施例
在上面的描述中，緩沖器45接收一對(duì)設(shè)置和重置脈沖。可以實(shí)現(xiàn)接收數(shù) 對(duì)設(shè)置和重置脈沖的緩沖器。
這里考慮接收兩對(duì)設(shè)置和重置脈沖的緩沖器。
圖62例示了將第二實(shí)施例(圖26)的緩沖器的第一輸入級(jí)和第二輸入級(jí)并聯(lián)的電路結(jié)構(gòu)。參照?qǐng)D62，自舉輔助電容Cb與每個(gè)級(jí)的輸出端連接。
圖62還例示了對(duì)于第一對(duì)設(shè)置和重置脈沖，分別對(duì)應(yīng)于薄膜晶體管N33、 N34、 N35、 N36、 N52和N53的薄膜晶體管N331、 N341、 N351、 N361、 N521和N531。
圖62還例示了對(duì)于第二對(duì)設(shè)置和重置脈沖，分別對(duì)應(yīng)于薄膜晶體管N33 、 N34、 N35、 N36、 N52和N53的薄膜晶體管N332、 N342、 N352、 N362、 N522和N532。
隨著兩對(duì)設(shè)置和重置脈沖輸入，所得緩沖器可以一起改變輸出脈沖的脈 沖寬度和輸出脈沖的輸出定時(shí)。
如有必要，可以確定設(shè)置和重置脈沖的輸入次數(shù)。設(shè)置脈沖的輸入次數(shù) 不必等于重置脈沖的輸入次數(shù)。利用這樣的電路結(jié)構(gòu)，得出接收多個(gè)控制信 號(hào)(包括設(shè)置和重置脈沖)的多輸入緩沖器。
參照?qǐng)D62，形成第一和第二輸入級(jí)的N331和N332、N341和N342、N351 和N352、和N361和N362相對(duì)于輸出端分別并聯(lián)。這些配對(duì)的一些或全部 可以串聯(lián)在兩個(gè)工作電源(譬如，VDD1和VSS)之間。
這里的電路結(jié)構(gòu)可應(yīng)用于其它實(shí)施例的任何一個(gè)。例如，如圖63所示， 第十一實(shí)施例(圖44)的緩沖器45的第一和第二輸入級(jí)可以并聯(lián)。在圖63 中，自舉輔助電容Cb與每個(gè)級(jí)的輸出端連接。
參照?qǐng)D63，對(duì)于第一對(duì)設(shè)置和重置脈沖，薄膜晶體管NS31、N3W、N351、 N361、 N521和N531分別對(duì)應(yīng)于薄膜晶體管N33、 N34、 N35、 N36、 N52和 N53。
參照?qǐng)D63,對(duì)于第二對(duì)設(shè)置和重置脈沖，薄膜晶體管N332、N342、N352、 N362、 N522和N532分別對(duì)應(yīng)于薄膜晶體管N33、 N34、 N35、 N36、 N52和
N53。
第二十一實(shí)施例
在上面談到的每個(gè)實(shí)施例中，形成第一輸出級(jí)的薄膜晶體管N31的一個(gè) 主電極與第一高電源電壓VDD1連接。
取代供應(yīng)第一高電源電壓VDD1,可以連接脈沖信號(hào)線(提供任何控制 脈沖的信號(hào)線)。
圖64例示了將控制脈沖Vpulse供應(yīng)給形成第二實(shí)施例的輸出級(jí)的薄膜 晶體管N31的電路結(jié)構(gòu)。圖65還例示了在該電路結(jié)構(gòu)中"i殳置脈沖和重置脈沖的電壓狀態(tài)與每個(gè) 節(jié)點(diǎn)的電壓狀態(tài)的關(guān)系。
圖65進(jìn)一步例示了輸入端INs上的設(shè)置脈沖、和輸入端INr上的重置脈 沖的電壓狀態(tài)。
圖65還例示了薄膜晶體管N33的柵極(節(jié)點(diǎn)D)的電壓狀態(tài)。
圖65進(jìn)一步例示了薄膜晶體管N35的柵極(節(jié)點(diǎn)E)、與第一輸入級(jí)的 輸出端連接的控制線(節(jié)點(diǎn)B)、與第二輸出級(jí)的輸出端連接的控制線(節(jié)點(diǎn) F)、薄膜晶體管N31的柵極(節(jié)點(diǎn)A)、與第二輸入級(jí)的輸出端連接的控制 線(節(jié)點(diǎn)C)、和第一輸出級(jí)的輸出端OUT的電壓狀態(tài)。
圖65進(jìn)一步例示了供應(yīng)給信號(hào)線的控制脈沖Vpulse。
設(shè)置脈沖上升到高電平。
在設(shè)置脈沖上升到高電平(第一高電源電壓VDD1)的時(shí)刻，第一輸入 級(jí)上的節(jié)點(diǎn)D上升到高電平。然后，薄膜晶體管N33變成導(dǎo)通的，如圖65 所示，使節(jié)點(diǎn)B上的電壓上升。
隨著節(jié)點(diǎn)B上的電壓上升，如圖65所示，薄膜晶體管N33的柵極電壓 (節(jié)點(diǎn)D上的電壓)上升了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。電壓上升之后的電壓是Vd。如果電壓Vd滿足Vd-VDDl>Vth(N33)， 如圖65所示，節(jié)點(diǎn)B上的電壓隨著薄膜晶體管N33導(dǎo)通而變成第一高電源 電壓VDD1。
當(dāng)節(jié)點(diǎn)B像上述那樣上升到第一高電源電壓VDD1時(shí)，如圖65所示， 節(jié)點(diǎn)A也上升到由VDDl-Vth(N51)決定的高電平。
由于供應(yīng)給脈沖信號(hào)線的控制脈沖Vpulse的電壓是低電源電壓VSS，如 圖65所示，輸出端OUT的電壓相對(duì)于低電源電壓VSS保持不變。
節(jié)點(diǎn)A上的電壓使薄膜晶體管N39變成導(dǎo)通的。然后，節(jié)點(diǎn)F上的電壓 是VDDl-Vth(N51)-Vth(N39)。
節(jié)點(diǎn)F上的電壓使薄膜晶體管N41變成導(dǎo)通的，并且將第一高電源電壓 VDD1供應(yīng)給節(jié)點(diǎn)B。
在設(shè)置脈沖保持在高電平的同時(shí)，薄膜晶體管N36保持導(dǎo)通。因此，如 圖65所示，薄膜晶體管N32的柵極電壓(節(jié)點(diǎn)C上的電壓)被控制成低電 源電壓VSS。
然后，設(shè)置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦合效應(yīng)，設(shè)置脈沖的電壓變化干擾節(jié)點(diǎn)B和C。
保持導(dǎo)通的薄膜晶體管N41持續(xù)地將高電平電壓供應(yīng)給節(jié)點(diǎn)B。因此，
設(shè)置脈沖的電壓變化引起的千擾的效果是臨界的。
由于節(jié)點(diǎn)B上的電壓保持在第一高電源電壓VDD1上，保持導(dǎo)通的薄膜 晶體管N38持續(xù)地將節(jié)點(diǎn)C固定在低電源電壓VSS上。這意味著節(jié)點(diǎn)C對(duì) 響應(yīng)設(shè)置脈沖的電壓變化的千擾不敏感。其結(jié)果是，薄膜晶體管N32的斷開(kāi) 操作點(diǎn)不漂移。
這種電壓狀態(tài)一直保持到重置脈沖隨后轉(zhuǎn)變成高電平。 依照第二十一實(shí)施例，如圖65所示，在設(shè)置脈沖到低電源電壓VSS的 下降沿定時(shí)之后，將其高電平等于第一高電源電壓VDD1的控制脈沖Vpulse 輸入脈沖信號(hào)線中?？刂泼}沖Vpulse包括兩個(gè)子脈沖。第一子脈沖具有垂直 上升沿接著垂直下降沿的脈沖形狀。第二子脈沖具有接著傾斜下降沿的垂直 上升沿。
薄膜晶體管N31響應(yīng)控制脈沖Vpulse變成導(dǎo)通的，乂人而^吏輸出端OUT 上的電壓上升。隨著輸出端OUT上的電壓上升，如圖65所示，薄膜晶體管 N31的柵極電壓(節(jié)點(diǎn)A上的電壓)上升了響應(yīng)累積在自舉輔助電容C31上 的電荷的電壓偏移。如果電壓上升之后的電壓Va滿足Va-VDDl〉Vth(N31), 如圖65所示，輸出端OUT上的電壓隨著薄膜晶體管N31導(dǎo)通而變成第一高 電源電壓VDD1。
隨著節(jié)點(diǎn)A上的電壓上升，節(jié)點(diǎn)F上的電壓上升到Va-Vth(N39)。電壓 上升之后的電壓足以使薄膜晶體管N41變成導(dǎo)通的。
當(dāng)在圖65中的輸入端INr上重置脈沖從低電平轉(zhuǎn)變成高電平時(shí)，薄膜晶 體管N35變成導(dǎo)通的。如圖65所示，節(jié)點(diǎn)C上的電壓上升。隨著節(jié)點(diǎn)C上 的電壓上升，如圖65所示，薄膜晶體管N35的4冊(cè)才及電壓上升了響應(yīng)累積在 自舉輔助電容Cb33上的電荷的電壓偏移。電壓上升之后的所得電壓是Ve。 如果電壓Ve滿足Ve-VDDl〉Vth(N35)的條件，如圖65所示，節(jié)點(diǎn)C隨著薄 膜晶體管N35導(dǎo)通而達(dá)到第一高電源電壓VDD1。
當(dāng)節(jié)點(diǎn)C上升到第一高電源電壓VDD1時(shí)，薄膜晶體管N32和N恥變 成導(dǎo)通的。然后，如圖65所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓下降 到低電源電壓VSS。
在重置脈沖保持在高電平上的同時(shí)，薄膜晶體管N3斗保持導(dǎo)通。因此，如圖65所示，節(jié)點(diǎn)B上的電壓被控制成低電源電壓VSS。形成第一輸出級(jí) 的薄膜晶體管N31的柵極(節(jié)點(diǎn)A上的電壓)也下降到低電源電壓VSS。
然后，重置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，重置脈沖的電壓變化可以干擾節(jié)點(diǎn)C。
盡管節(jié)點(diǎn)C仍然保持高電平，但如圖65所示，它的電壓從第一高電源電 壓VDD1下降到電壓Vc2。
節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS〉Vth(N32)的條件。薄膜晶體管N32 持續(xù)導(dǎo)通，并如圖65所示，輸出端OUT上的電壓保持在低電源電壓VSS上。
此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VSS>Vth(N37)。薄膜晶體管N37 因此變成導(dǎo)通的，并且持續(xù)地將低電源電壓VSS供應(yīng)給節(jié)點(diǎn)B。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管N31的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直保持著。更具體地說(shuō)， 使節(jié)點(diǎn)B保持低電源電壓VSS，直到設(shè)置脈沖隨后轉(zhuǎn)變成高電平。其結(jié)果是， 使薄膜晶體管N31的漏電流最小。
利用上述電路結(jié)構(gòu)，如圖65所示，與供應(yīng)給脈沖信號(hào)線的控制脈沖Vpulse 上升到第一高電源電壓VDD1的定時(shí)同步地執(zhí)行節(jié)點(diǎn)A的自舉操作。如圖65 所示，出現(xiàn)在輸出端OUT上的輸出脈沖是從在設(shè)置脈沖的上升沿的定時(shí)到重 置脈沖的上升沿的定時(shí)之間輸入的控制脈沖Vpulse中提取的電壓變化。
上面談到的電壓結(jié)構(gòu)使輸出脈沖的波形得到調(diào)整。例如，輸出脈沖可以 分解成多個(gè)子脈沖或可以在瞬時(shí)特性(上升和下降特性)方面加以調(diào)整。
圖66例示了將控制脈沖Vpulse供應(yīng)給形成第十一實(shí)施例的輸出級(jí)的薄 膜晶體管N31的電路結(jié)構(gòu)。
圖67例示了在該電路結(jié)構(gòu)中設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié) 點(diǎn)的電壓狀態(tài)的關(guān)系。
例示在圖67中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖65中的驅(qū)動(dòng)波形。
圖67與圖65的比較揭示了兩個(gè)電路結(jié)構(gòu)一般^1此相似。兩個(gè)電路結(jié)構(gòu) 之間的差異在于從設(shè)置脈沖的下降沿到重置脈沖的上升沿的間隔內(nèi)節(jié)點(diǎn)F上 的電壓。如下的討論將注意力集中在差異上。
然后，設(shè)置脈沖從高電平下降到低電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化可以千擾節(jié)點(diǎn)B和C。在這種電路結(jié)構(gòu)中，保持導(dǎo)通的薄膜晶體管N41持續(xù)地將高電平電壓供 應(yīng)給節(jié)點(diǎn)B。設(shè)置脈沖的電壓變化引起的干擾的效果也是臨界的。
在這種條件下，如圖67所示，將其高電平等于第一高電源電壓VDD1 的控制脈沖Vpulse輸入脈沖信號(hào)線中。薄膜晶體管N31響應(yīng)控制脈沖Vpulse 變成導(dǎo)通的，從而使輸出端OUT上的電壓上升。隨著輸出端OUT上的電壓 上升，如圖67所示，薄膜晶體管N31的柵極電壓(節(jié)點(diǎn)A上的電壓)上升 了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。如果電壓上升之后的 電壓Va滿足Va-VDDl>Vth(N31),如圖67所示，輸出端OUT上的電壓隨著 薄膜晶體管N31導(dǎo)通而變成第一高電源電壓VDD1 。
隨著節(jié)點(diǎn)A上的電壓上升，Va-VDD3〉Vth(N39)的條件得到滿足。節(jié)點(diǎn)F 上的電壓上升到第三高電源電壓VDD3。
上升之后的電壓足以使薄膜晶體管N41變成導(dǎo)通的。因此，持續(xù)地將第 一高電源電壓VDD1供應(yīng)給節(jié)點(diǎn)B。偏置在高電平上的節(jié)點(diǎn)B使薄膜晶體管 N38變成導(dǎo)通的，從而將節(jié)點(diǎn)C上的電壓固定在低電源電壓VSS上。
這種電路結(jié)構(gòu)的其余操作與例示在圖64中的前電路結(jié)構(gòu)相同。
下面描述只包括PMOS晶體管的像素陣列和控制線驅(qū)動(dòng)器之一的電路例子。
圖68和69是具有PMOS薄膜晶體管結(jié)構(gòu)的像素陣列中的子像素11的等
效電路圖。
例示在圖68中的子像素11在結(jié)構(gòu)上一般類似于例示在圖2中的子像素 11。差異在于薄膜晶體管是PMOS型的而不是NMOS型的。如圖70中的驅(qū) 動(dòng)波形所示，在寫入控制線WSL和開(kāi)燈控制線LSL的每一條中高電平和低 電平與圖4中的相反。
例示在圖69中的子像素11在結(jié)構(gòu)上一般類似于例示在圖3中的子像素 11。差異在于薄膜晶體管是PMOS型的而不是NMOS型的。PMOS薄膜晶體 管在低電平上變成導(dǎo)通的。與到此為止例示的驅(qū)動(dòng)波形相比，在寫入控制線 WSL和開(kāi)燈控制線LSL的每一條中高電平和低電平與圖4中的相反。開(kāi)燈控 制線LSL的發(fā)光間隔是使OLED正偏的整個(gè)間隔。例示在圖70中的驅(qū)動(dòng)波 形的驅(qū)動(dòng)時(shí)序與例示在圖4中的驅(qū)動(dòng)時(shí)序相同。
例示在圖68中的子像素11具有響應(yīng)開(kāi)燈控制晶體管P3的開(kāi)關(guān)控制，控 制有機(jī)EL元件OLED的開(kāi)燈操作和關(guān)燈操作的電路結(jié)構(gòu)。另一方面，例示在圖69中的子像素11具有響應(yīng)開(kāi)燈控制線LSL的電壓變化，控制有機(jī)EL
元件OLED的開(kāi)燈操作和關(guān)燈操作的電路結(jié)構(gòu)。注意，開(kāi)燈控制線LSL也用
作電流供應(yīng)線。
圖71例示了只由PMOS薄膜晶體管組成的控制線驅(qū)動(dòng)器。
例示在圖71中的控制線驅(qū)動(dòng)器包括傳送設(shè)置脈沖的移位寄存器61、傳
送重置脈沖的移位寄存器63、和響應(yīng)從每個(gè)移位級(jí)輸出的設(shè)置脈沖和重置脈
沖進(jìn)行互補(bǔ)操作的緩沖器65。
緩沖器65響應(yīng)設(shè)置脈沖的輸入輸出低電平電壓，和響應(yīng)重置脈沖的輸入
^T出高電平電壓。
圖72例示了控制線驅(qū)動(dòng)器的驅(qū)動(dòng)脈沖波形，即，傳送設(shè)置信號(hào)的移位寄 存器61的輸出脈沖scanl。圖72還例示了傳送重置信號(hào)的移位寄存器63的 輸出脈沖scan2。圖72還例示了緩沖器65的輸出脈沖out。
緩沖器65的輸出脈沖out的脈沖寬度等于輸入緩沖器65中的設(shè)置脈沖 和重置脈沖的輸入定時(shí)之間的時(shí)差。通過(guò)控制設(shè)置脈沖和重置脈沖之間的傳 送間隔，可以自由地設(shè)置緩沖器65的輸出脈沖out的脈沖寬度。
下面描述緩沖器65的實(shí)施例。
第二十二實(shí)施例
圖73例示了本發(fā)明的第二十二實(shí)施例的緩沖器65,而圖74例示了緩沖 器65的驅(qū)動(dòng)波形。
例示在圖73中的緩沖器65包括輸出級(jí)71、第一輸入級(jí)73、和第二輸入 級(jí)75。
輸出級(jí)71包括串聯(lián)在高電源電壓VDD和低電源電壓VSS1之間的PMOS 薄膜晶體管P31和P32。薄膜晶體管P31與低電源電壓VSS1連接。薄膜晶 體管P32與高電源電壓VDD連接。薄膜晶體管P31和P32之間的中間結(jié)點(diǎn) 用作緩沖器65的輸出端OUT。
在這個(gè)實(shí)施例中，自舉輔助電容Cb31連接在薄膜晶體管P31的棚4及與 輸出端之間。如果薄膜晶體管P31的柵極電容足夠大，自舉輔助電容CM1 就沒(méi)有必要。
輸出級(jí)71包括吸收薄膜晶體管P31自舉操作時(shí)的柵極電壓Vg與第一輸 入級(jí)73的輸出電壓之間的電壓差的薄膜晶體管P51。 PMOS薄膜晶體管P51 具有與薄膜晶體管P31的柵極(作為控制線的節(jié)點(diǎn)A)連接的一個(gè)主電極以及與用作控制線的節(jié)點(diǎn)B連接的另一個(gè)主電極。薄膜晶體管P51的柵極與低 電源電壓VSS1連接。
節(jié)點(diǎn)B與保持電壓的電容Csl (下文稱為"保持電容，，)連接。類似地， 薄膜晶體管P32的柵極(作為控制線的節(jié)點(diǎn)C)與保持電容Cs2連接。如果 節(jié)點(diǎn)B和C具有小連線電容值，保持電容就用作補(bǔ)充。這些輔助電容縮小了 節(jié)點(diǎn)電壓的變化。這樣的變化可以引起包括薄膜晶體管中的斷開(kāi)漏電流和經(jīng) 由連線電容輸入的干擾信號(hào)的不穩(wěn)定操作。
第一輸入級(jí)73和第二輸入級(jí)75的每一個(gè)在電路結(jié)構(gòu)上一般與輸出級(jí)71 相同。
下面描述第一輸入級(jí)73的電路結(jié)構(gòu)。第一輸入級(jí)73包括串聯(lián)在低電源 電壓VSS1和高電源電壓VDD之間的PMOS薄膜晶體管P33和P34。薄膜晶 體管P33與低電源電壓VSS1連接，而薄膜晶體管P34與高電源電壓VDD連 接。PMOS薄膜晶體管P33和P34之間的中間結(jié)點(diǎn)用作輸出端，并且與節(jié)點(diǎn) B連接。
自舉輔助電容Cb32連接在薄膜晶體管P33的柵極與輸出端之間。如果 薄膜晶體管P33的柵極電容足夠大，自舉輔助電容CbW就沒(méi)有必要。
輸出級(jí)73包括吸收薄膜晶體管P33自舉操作時(shí)的柵極電壓Vg與出現(xiàn)在 i殳置脈沖的輸入端INs上的電壓之間的電壓差的薄膜晶體管P52。 PMOS薄 膜晶體管P52具有與薄膜晶體管P33的柵極(作為控制線的節(jié)點(diǎn)D)連接的 一個(gè)主電極以及與設(shè)置脈沖的輸入端INs連接的另一個(gè)主電極。薄膜晶體管 P52的柵極與低電源電壓VSS1連接。
薄膜晶體管P34的柵極與重置脈沖的輸入端INr連接。因此，第一輸入 級(jí)73通過(guò)設(shè)置脈沖和重置脈沖來(lái)控制。
下面描述第二輸入級(jí)75的電路結(jié)構(gòu)。第二輸入級(jí)75包括串聯(lián)在低電源 電壓VSS1和高電源電壓VDD之間的PMOS薄膜晶體管P35和P36。薄膜晶 體管P35與低電源電壓VSS1連接，而薄膜晶體管P36與高電源電壓VDD連 接。PMOS薄膜晶體管P35和P36之間的中間結(jié)點(diǎn)用作輸出端，并且與節(jié)點(diǎn) C連接。
自舉輔助電容Cb33連接在薄膜晶體管P35的柵極與輸出端之間。如果 薄膜晶體管P35的柵極電容足夠大，自舉輔助電容Cb33就沒(méi)有必要。
輸出級(jí)75包括吸收薄膜晶體管P35自舉操作時(shí)的柵極電壓Vg與出現(xiàn)在重置脈沖的輸入端INr上的電壓之間的電壓差的薄膜晶體管P53。
PMOS薄膜晶體管P53具有與薄膜晶體管P35的柵極(作為控制線的節(jié)
點(diǎn)E)連接的一個(gè)主電極以及與重置脈沖的輸入端INr連接的另一個(gè)主電極。
薄膜晶體管P53的柵極與低電源電壓VSS1連接。
薄膜晶體管P36的柵極與設(shè)置脈沖的輸入端INs連接。第二輸入級(jí)75與
設(shè)置脈沖和重置脈沖的連接關(guān)系與第一輸入級(jí)73與設(shè)置脈沖和重置脈沖的
連接關(guān)系相反。
薄膜晶體管P31、 P33和P35每一個(gè)的自舉增益gb依照如下方程計(jì)算 gb=(Cg+Cb)/(Cg+Cb+Cp)
其中，Cg代表每個(gè)薄膜晶體管的柵極電容，Cb代表與每個(gè)薄膜晶體管 的柵極連接的自舉輔助電容，和Cp代表節(jié)點(diǎn)A、 D和E每一個(gè)上的寄生電 容(不包括Cg和Cb的連線電容)。
寄生電容Cp的存在是自舉增益下降的原因。正如前面討論過(guò)的那樣，使 用自舉輔助電容增大自舉增益是有用的，以便保證每個(gè)薄膜晶體管的可靠接 通操作。
下面參照?qǐng)D74描述設(shè)置脈沖和重置脈沖每一個(gè)的電壓狀態(tài)與每個(gè)節(jié)點(diǎn) 上的電壓狀態(tài)的關(guān)系。
圖74例示了輸入端INs上的設(shè)置脈沖和輸入端INr上的重置脈沖的電壓 狀態(tài)。
圖74還例示了薄膜晶體管P33的柵極(節(jié)點(diǎn)D)的電壓狀態(tài)。
圖74進(jìn)一步例示了薄膜晶體管P35的柵極(節(jié)點(diǎn)E)、與第一輸入級(jí)73
的輸出端連接的控制線(節(jié)點(diǎn)B)、和薄膜晶體管P31的4冊(cè)極(節(jié)點(diǎn)A)的電
壓狀態(tài)。圖74進(jìn)一步例示了與第二輸入級(jí)75的輸出端連接的控制線(節(jié)點(diǎn)
C)、和輸出級(jí)71的輸出端OUT的電壓狀態(tài)。
參照?qǐng)D74，在兩個(gè)值VSS1和VDD之間給出設(shè)置脈沖(輸入端INs)的
信號(hào)振幅。在兩個(gè)值VSS1和VDD之間給出重置脈沖(輸入端INr)的信號(hào)
振幅。從移位寄存器61和63供應(yīng)的脈沖信號(hào)具有與供應(yīng)給緩沖器65的兩個(gè)
電源電壓4目同的電平。
依照本實(shí)施例，將設(shè)置脈沖下降到低電平的下降沿的定時(shí)定義成與出現(xiàn)
在輸出級(jí)71的輸出端上的輸出脈沖的下降沿的定時(shí)一致的定時(shí)。另一方面， 將重置脈沖下降到4氐電平的下降沿的定時(shí)定義成與出現(xiàn)在輸出級(jí)71的輸出端上的輸出脈沖的上升沿的定時(shí)一致的定時(shí)。參照?qǐng)D74,設(shè)置脈沖首先下降 到低電平，接著重置脈沖延遲地下降到低電平。
第一輸入級(jí)73的節(jié)點(diǎn)D在設(shè)置脈沖下降到低電平的定時(shí)下降。這樣， 薄膜晶體管P33變成導(dǎo)通的，如圖74所示，使節(jié)點(diǎn)B上的電壓下降。
隨著節(jié)點(diǎn)B上的電壓下降，薄膜晶體管P33的柵極電壓(節(jié)點(diǎn)D上的電 壓)下降了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓偏移。電壓下降之 后的所得電壓變成Vd。對(duì)于滿足Vd-VSSKVth(P33)的電壓Vd，如圖74所 示，節(jié)點(diǎn)B上的電壓隨著薄膜晶體管P33導(dǎo)通而變成低電源電壓VSS1。
如果節(jié)點(diǎn)B像前面討論過(guò)的那樣下降到低電源電壓VSS1,節(jié)點(diǎn)A也下 降到低電平。薄膜晶體管P31變成導(dǎo)通的，從而如圖74所示，使輸出端OUT 上的電壓下降。
隨著輸出端OUT的電壓下降，如圖74所示，薄膜晶體管P31的柵極電 壓(節(jié)點(diǎn)A上的電壓)下降了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電 壓偏移。電壓下降之后的所得電壓變成Va。對(duì)于滿足Va-VSSKVth(P31)的電 壓Va，如圖74所示，輸出端OUT上的電壓隨著薄膜晶體管P31導(dǎo)通而變成 4氐電源電壓VSS1。
在設(shè)置脈沖的低電平間隔內(nèi)，薄膜晶體管P36也保持導(dǎo)通。由于這個(gè)原 因，如圖74所示，形成輸出級(jí)71的薄膜晶體管P32的柵極電壓(節(jié)點(diǎn)C上 的電壓)被控制成高電源電壓VDD。
然后，設(shè)置脈沖從低電平轉(zhuǎn)變成高電平。保持電容Csl和Cs2分別與節(jié) 點(diǎn)B和C連接，因此保持使設(shè)置脈沖處低高電平上的電壓。這種電壓狀態(tài)一 直保持到重置脈沖隨后從高電平轉(zhuǎn)變成^f氐電平。
隨著重置脈沖轉(zhuǎn)變成低電平(在圖74中的輸出端INr上)，薄膜晶體管 P35變成導(dǎo)通的，如圖74所示，使節(jié)點(diǎn)C上的電壓下降。隨著節(jié)點(diǎn)C上的電 壓下降，薄膜晶體管P35的柵極電壓(節(jié)點(diǎn)E上的電壓)下降了響應(yīng)累積在 自舉輔助電容Cb33上的電荷的電壓偏移(例示在圖74中的節(jié)點(diǎn)E上的電壓)。 電壓下降之后的所得電壓變成Ve。對(duì)于滿足Ve-VSSKVth(P35)的電壓Ve， 如圖74所示，節(jié)點(diǎn)C上的電壓隨著薄膜晶體管P35導(dǎo)通而變成^f氐源電壓 VSS1。
如果節(jié)點(diǎn)C像前面討論過(guò)的那樣下降到低電源電壓 ，薄膜晶體管 P32變成導(dǎo)通的，如圖74所示，使輸出端OUT上的電壓升高到高電源電壓VDD。
在重置脈沖的低電平間隔內(nèi)，薄膜晶體管P34也保持導(dǎo)通。由于這個(gè)原 因，如圖74所示，節(jié)點(diǎn)B上的4冊(cè)極電壓被控制成高電源電壓VDD。與該操 作一起，形成輸出級(jí)71的薄膜晶體管P31的柵極電壓(節(jié)點(diǎn)A上的電壓) 也轉(zhuǎn)變成高電源電壓VDD。
然后，重置脈沖從低電平轉(zhuǎn)變成高電平。保持電容Csl和Cs2分別與節(jié) 點(diǎn)B和C連接，因此保持使設(shè)置脈沖處在低電平上的電壓。這種電壓狀態(tài)一 直保持到設(shè)置脈沖隨后從高電平轉(zhuǎn)變成低電平。
在緩沖器65中，輸出脈沖在設(shè)置脈沖下降到低電平的定時(shí)下降到低電 平，然后在重置脈沖下降到低電平的定時(shí)上升。
如上所述，如此構(gòu)成的緩沖器65的使用限制了負(fù)載受到薄膜晶體管P33、 P36、 P34和P35的柵極電容的設(shè)置脈沖和重置脈沖驅(qū)動(dòng)。設(shè)置脈沖和重置脈 沖源的較低驅(qū)動(dòng)功率起作用。因此，減少了驅(qū)動(dòng)脈沖源的功耗。
對(duì)于第一和第二輸入級(jí)，在設(shè)置脈沖和重置脈沖保持在高電平上的整個(gè) 時(shí)段內(nèi)，持續(xù)地將電壓供應(yīng)給形成輸出級(jí)71的薄膜晶體管P31和P32的控制 線(節(jié)點(diǎn)A和C)。因此，即使將電流負(fù)載與輸出級(jí)71連接，也可以保持輸 出脈沖的電壓。
因此，本實(shí)施例的緩沖器65可以合并在驅(qū)動(dòng)例示在圖68中的子像素11 的電流供應(yīng)線PSL的第二控制線驅(qū)動(dòng)器35和驅(qū)動(dòng)例示在圖69中的子像素11 的開(kāi)燈控制線LSL的第二控制線驅(qū)動(dòng)器35中。緩沖器65還可以合并在驅(qū)動(dòng) 另一條控制線的控制驅(qū)動(dòng)器中。例如，緩沖器65可以合并在控制子像素11 中的薄膜晶體管的^冊(cè)極電壓的第 一控制線驅(qū)動(dòng)器33中。
例示在圖74中的節(jié)點(diǎn)A和C上的電壓表明，薄膜晶體管P31和P32兩 者在任何給定時(shí)刻都不一起接通。更具體地說(shuō)，薄膜晶體管P31和P3Z以互 補(bǔ)方式操作。這種布置防止了直通電流流過(guò)輸出級(jí)71。因此，緩沖器65變 成以與CMOS型輸出緩沖器相同的低功耗模式操作的單溝道型緩沖器。
第二十三實(shí)施例
第二十二實(shí)施例的緩沖器65是基本上防止直通電流流過(guò)的低功耗器件。 但是，在第二十二實(shí)施例的緩沖器65中，具有大柵極電容值的薄膜晶體管 P33和P35和具有大電容值的自舉輔助電容Cb32和Cb33用于增大自舉增益。
大電容值意味著設(shè)置脈沖和重置脈沖的電壓變化容易千擾每個(gè)輸入級(jí)的輸出端(節(jié)點(diǎn)B和C)。更具體地說(shuō)，輸出端(節(jié)點(diǎn)B和C)上的電壓響應(yīng)設(shè) 置脈沖和重置脈沖的每一個(gè)從低電平轉(zhuǎn)變成高電平的電壓變化，從預(yù)定電壓
開(kāi)始上升。在這樣的情況下，柵極擴(kuò)散電容和自舉輔助電容Cb32和Cb33起 耦合電容的作用。柵極擴(kuò)散電容指的是薄膜晶體管的柵極和源極之間(或柵 極和漏極之間)的寄生電容。柵極電容指的是薄膜晶體管導(dǎo)通時(shí)在溝道和柵 才及之間引起的電容。
圖75例示了考慮到柵極擴(kuò)散電容和自舉輔助電容Cb32和Cb33生成的 脈沖干擾的時(shí)序圖。
在節(jié)點(diǎn)B(圖75)上，要不然處在低電源電壓VSS1上的電壓上升到Vbl, 和要不然處在高電源電壓VDD上的電壓上升到Vb2。在節(jié)點(diǎn)C (圖75)上， 要不然處在低電源電壓VSS1上的電壓上升到Vc2,和要不然處在高電源電 壓VDD上的電壓上升到Vcl。
在設(shè)置脈沖和重置脈沖兩者都處在高電平上的同時(shí)，如圖75所示，節(jié)點(diǎn) B和節(jié)點(diǎn)C停留在浮置狀態(tài)。只要使用例示在圖73中的電路結(jié)構(gòu)，由脈沖干 擾引起的電壓降就不可避免。如果脈沖干擾量較小，在緩沖器65中就不會(huì)造 成操作問(wèn)題。如果滿足VSSl-Vbl〉Vth(P51)和Vc2-VDD〈Vth(P32)的條件，就
不會(huì)造成操作問(wèn)題。
如果滿足VSSl-Vbl〉Vth(P51)的條件，則防止了薄膜晶體管P51在節(jié)點(diǎn) A的浮置間隔內(nèi)導(dǎo)通，并且使節(jié)點(diǎn)A保持在自舉電壓Va上。因此，輸出低 電源電壓VSS1作為4氐電平輸出脈沖。
如果滿足Vc2-VDD〈Vth(P32)的條件，使薄膜晶體管P32導(dǎo)通，并且使 輸出脈沖可靠地轉(zhuǎn)變成高電源電壓VDD。
但是，從節(jié)電的觀點(diǎn)來(lái)看，問(wèn)題是由于脈沖干擾，節(jié)點(diǎn)B和C上的電壓 上升到高電源電壓VDD以上。
圖76例示了 PMOS晶體管的Ids-Vgs特性。如圖76所示，在具有典型 結(jié)構(gòu)的PMOS薄膜晶體管中，電流Ids在柵極-源極電壓Vgs的正區(qū)(0<)中 趨向增大。這里將這種現(xiàn)象稱為Iback ramp。圖77例示了 PMOS晶體管的 Ids-Vgs特性的測(cè)量結(jié)果。
圖77表明造成了 Ibackramp和在Ibackramp中存在變化。
從節(jié)電的觀點(diǎn)來(lái)看(從使直通電流最小的觀點(diǎn)來(lái)看)，在斷開(kāi)操作中薄膜 晶體管P31和P32每一個(gè)的柵極-源極電壓Vgs最好在使Ids最小的Vgs=0上或與之接近。
如果節(jié)點(diǎn)B (A)和C每一個(gè)上的電壓像前面討論過(guò)的那樣，由于脈沖 干擾，變成高于高電源電壓VDD (=0 V)，薄膜晶體管P31和P32每一個(gè)的 操作點(diǎn)漂移到Ibackramp的區(qū)域。如圖77所示，這個(gè)區(qū)域中的漏電流Ids受 薄膜晶體管的特性變化支配。
如果在互補(bǔ)電路中斷開(kāi)電流充分小于接通電流，就不會(huì)造成操作問(wèn)題。 就輸出脈沖上升和下降特性(瞬時(shí)特性)而言，漏電流Ids的差異影響輸出 脈沖的波形。
此外，脈沖干擾量可以超乎預(yù)期地增大。例如，從節(jié)點(diǎn)D到節(jié)點(diǎn)B的耦 合量增大到預(yù)期水平以上，和節(jié)點(diǎn)B上的電壓Vb 1可以上升到薄膜晶體管P51 的截止電壓以上。在這樣的情況下，VSS1-VbKVth(P51)的條件成立，使薄膜 晶 體管P51導(dǎo)通。
圖78是從節(jié)點(diǎn)D到節(jié)點(diǎn)B的耦合量增大的時(shí)序圖。例示在圖78中的驅(qū) 動(dòng)波形對(duì)應(yīng)于例示在圖75中的各自驅(qū)動(dòng)波形。
節(jié)點(diǎn)A上的電壓和節(jié)點(diǎn)B上的電壓在設(shè)置脈沖從低電平轉(zhuǎn)變成高電平之 后是相同電平。參照?qǐng)D78中的節(jié)點(diǎn)A的電壓，節(jié)點(diǎn)A上升到Vbl。電壓VM 不會(huì)使薄膜晶體管P31導(dǎo)通。換句話說(shuō)，薄膜晶體管P31保持在斷開(kāi)狀態(tài)上。 其結(jié)果是,輸出端OUT保持如圖78中的輸出端OUT上的電壓所代表的浮置。
處在浮置狀態(tài)的輸出端OUT對(duì)泄漏和千擾敏感。輸出端OUT的電壓因 泄漏和干擾而變，可能引起后級(jí)出故障。如果例示在圖73中的緩沖器65用 于驅(qū)動(dòng)例示在圖69中的子像素11的開(kāi)燈控制線LSL，漏電流使輸出端OUT 上的電壓降低，并且可能不持續(xù)供應(yīng)驅(qū)動(dòng)電流。
這里所迷的本發(fā)明的第二十三實(shí)施例提供了在漏電流小和漏電流的變化 也小的斷開(kāi)操作點(diǎn)上操作薄膜晶體管P31和P32的電路結(jié)構(gòu)。更具體地說(shuō)， 該電路結(jié)構(gòu)在節(jié)點(diǎn)B和節(jié)點(diǎn)C的高電平間隔內(nèi)不受浮置狀態(tài)影響。換句話說(shuō)， 節(jié)點(diǎn)B和節(jié)點(diǎn)C的高電平固定在高電源電壓VDD上。
本發(fā)明的第二十三實(shí)施例還提供了在輸出脈沖的輸出間隔內(nèi)保證薄膜晶 體管P31的自舉操作的電路結(jié)構(gòu)。因此，該電路結(jié)構(gòu)在輸出脈沖的輸出間隔 內(nèi)保證了薄膜晶體管P31的接通操作。更具體地說(shuō)，在節(jié)點(diǎn)B的低電平間隔 內(nèi)將節(jié)點(diǎn)B固定在低電平上地使浮置狀態(tài)失效。
圖79例示了作為本發(fā)明第二十三實(shí)施例的緩沖器65。參照?qǐng)D79,將相同標(biāo)號(hào)指定給與參照?qǐng)D73所述的那些相同的元件。
本發(fā)明的第二十三實(shí)施例的緩沖器65的基本電路結(jié)構(gòu)在結(jié)構(gòu)上一般類 似于第二十二實(shí)施例的緩沖器65。第二十三實(shí)施例的緩沖器65也包括第一 輸出級(jí)(薄膜晶體管P31、 P32和P51)、第一輸入級(jí)(薄膜晶體管P33、 P34 和P52)、和第二輸入級(jí)(薄膜晶體管P35、 P36和P53)。
第二十三實(shí)施例的緩沖器65在如下四點(diǎn)上不同于第二十二實(shí)施例的緩 沖器65。
第一差異是應(yīng)用在節(jié)點(diǎn)C的低電平間隔內(nèi)將高電源電壓VDD供應(yīng)給節(jié) 點(diǎn)B的薄膜晶體管P37。
第二差異是應(yīng)用在節(jié)點(diǎn)B的低電平間隔內(nèi)將高電源電壓VDD供應(yīng)給節(jié) 點(diǎn)C的薄膜晶體管P38。
第三差異是第二輸出級(jí)與第一輸出級(jí)并聯(lián)。第四差異是應(yīng)用在來(lái)自第一 輸出級(jí)的輸出脈沖的輸出間隔內(nèi)將低電平電壓供應(yīng)給節(jié)點(diǎn)B的薄膜晶體管 P41。如有必要，可以應(yīng)用節(jié)點(diǎn)C的保持電容Cs2。由于節(jié)點(diǎn)B不受浮置狀態(tài) 影響，保持電容Csl是不必要的。
薄膜晶體管P37具有與節(jié)點(diǎn)B連接的一個(gè)主電極、與高電源電壓VDD
連接的另一個(gè)主電極以及與節(jié)點(diǎn)C連接的柵極。
薄膜晶體管P38具有與節(jié)點(diǎn)C連接的一個(gè)主電極、與高電源電壓VDD 連接的另 一個(gè)主電極以及與節(jié)點(diǎn)B連接的柵極。
利用這種電路結(jié)構(gòu)，薄膜晶體管P38在節(jié)點(diǎn)B的低電平間隔內(nèi)將節(jié)點(diǎn)C 上的電壓固定在高電平上。另一方面，薄膜晶體管P37在節(jié)點(diǎn)C的低電平間隔 內(nèi)將節(jié)點(diǎn)B上的電壓固定在高電平上。
第二輸出級(jí)包括串聯(lián)的薄膜晶體管P39和P40。薄膜晶體管P39與低電 平側(cè)(電源供應(yīng)低電平電壓的一側(cè))連接，而薄膜晶體管P40與高電平側(cè)(電 源供應(yīng)高電平電壓的一側(cè))連接。
依照第二十三實(shí)施例，薄膜晶體管P39的柵極和一個(gè)主電極與節(jié)點(diǎn)A連 接。換句話說(shuō)，薄膜晶體管P39是二極管連接的。
薄膜晶體管P39的另一個(gè)主電極與第二輸出級(jí)的輸出端(作為控制線的 節(jié)點(diǎn)F)連接。這里的輸出端是薄膜晶體管P39和P恥之間的中間結(jié)點(diǎn)。
薄膜晶體管P40具有與節(jié)點(diǎn)C連接的柵極、與第二輸出級(jí)的輸出端(作 為控制線的節(jié)點(diǎn)F)連接的一個(gè)主電極以及與高電源電壓VDD連接的另一個(gè)主電才及。
與控制線(節(jié)點(diǎn)F)連接的第二輸出級(jí)的輸出端與薄膜晶體管P41的柵 極連接。
薄膜晶體管P41具有與低電源電壓VSS1連接的一個(gè)主電極以及與節(jié)點(diǎn)B 連接的另一個(gè)主電極。這種電路結(jié)構(gòu)能夠在接通操作中利用薄膜晶體管P41 將低電源電壓VSS1持續(xù)供應(yīng)給節(jié)點(diǎn)B。隨著將低電源電壓VSS1供應(yīng)給節(jié)點(diǎn) B，緩沖器65在低電平電壓(低電源電壓VSS1)出現(xiàn)在第一輸出級(jí)(薄膜 晶體管P31、 P32和P51)的輸出端上的同時(shí)防止節(jié)點(diǎn)B處在浮置狀態(tài)。
下面參照?qǐng)D80描述設(shè)置脈沖和重置脈沖每一個(gè)的電壓狀態(tài)與每個(gè)節(jié)點(diǎn) 的電壓狀態(tài)的關(guān)系。
圖80例示了輸入端INs上的設(shè)置脈沖、輸入端INr上的重置脈沖、和薄 膜晶體管P33的柵極(節(jié)點(diǎn)D)的電壓狀態(tài)。
圖80還例示了薄膜晶體管P35的柵極(節(jié)點(diǎn)E)、與第一輸入級(jí)的輸出 端連接的控制線(節(jié)點(diǎn)B)、與第二輸出級(jí)的輸出端連接的控制線(節(jié)點(diǎn)F)、 薄膜晶體管P31的柵極(節(jié)點(diǎn)A)、與第二輸入級(jí)的輸出端連接的控制線(節(jié) 點(diǎn)C)、和第一輸出級(jí)的輸出端OUT的電壓狀態(tài)。
依照本發(fā)明的第二十三實(shí)施例，在兩個(gè)值VDD和VSS1之間給出設(shè)置脈 沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一個(gè)。
如圖80所示，第一輸入級(jí)的節(jié)點(diǎn)D在設(shè)置脈沖下降到低電平的定時(shí)下 降到低電平。薄膜晶體管P33變成導(dǎo)通的，如圖80所示，使節(jié)點(diǎn)B上的電 壓下降。
隨著節(jié)點(diǎn)B上的電壓下降，如圖80所示，薄膜晶體管P33的柵極電壓 (節(jié)點(diǎn)D上的電壓)下降了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。如杲電壓下降之后的電壓Vd滿足Vd-VSSKVth(P33)的條件，如圖80 所示，節(jié)點(diǎn)B上的電壓隨著薄膜晶體管P33導(dǎo)通而變成低電源電壓VSS1。
如果節(jié)點(diǎn)B下降到低電源電壓VSS1，節(jié)點(diǎn)A上的電壓也下降到低電平。 薄膜晶體管P31和P39變成導(dǎo)通的，從而如圖80所示，使輸出端OUT和節(jié) 點(diǎn)F上的電壓下降。
隨著輸出端OUT和節(jié)點(diǎn)F的電壓下降，如圖80所示，節(jié)點(diǎn)A上的電壓 下降了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓下降之后的電壓Va滿足Va-VSSKVth(P31)的條件，如圖80所示，輸出端OUT上的電壓隨著薄膜晶體管P31導(dǎo)通而變成低電源電壓VSS1。
如圖80所示，節(jié)點(diǎn)F上的電壓下降到由Va-Vth(P39)決定的電壓。這是 因?yàn)楸∧ぞw管P39是二極管連接的。
依照第二十三實(shí)施例，如果滿足條件Va-Vth(P39)-VSSKVth(P41)，薄膜 晶體管P41變成導(dǎo)通的。將低電源電壓VSS1供應(yīng)給節(jié)點(diǎn)B。
薄膜晶體管P36在設(shè)置脈沖的低電平間隔內(nèi)也是導(dǎo)通的。由于這個(gè)原因， 如圖80所示，形成輸出級(jí)的薄膜晶體管P32的柵極電壓(節(jié)點(diǎn)C上的電壓) 因此被控制成高電源電壓VDD。
然后，設(shè)置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
但是，正如前面討論過(guò)的那樣，如圖80所示，經(jīng)由節(jié)點(diǎn)F將由Va-Vth(P39) 決定的電壓供應(yīng)給薄膜晶體管P41的柵極。由于這個(gè)原因，如圖80所示，通 過(guò)保持導(dǎo)通的薄膜晶體管P41將節(jié)點(diǎn)B固定在低電源電壓VSS1上。這種電 壓狀態(tài)是本發(fā)明的第二十三實(shí)施例的特征。
即使在設(shè)置脈沖上升到高電平之后，節(jié)點(diǎn)A、 B和F也保持在與設(shè)置脈 沖處在低電平時(shí)相同的電平上。
隨著節(jié)點(diǎn)B保持在低電源電壓VSS1上，如圖80所示，經(jīng)由導(dǎo)通的薄膜 晶體管P38將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管P32的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)B處在低電源電壓VSS1上的同時(shí)一直保持著。更 具體地說(shuō)，使節(jié)點(diǎn)C保持高電源電壓VDD，直到重置脈沖隨后轉(zhuǎn)變成低電平。 其結(jié)果是，使薄膜晶體管P32的漏電流最小。
節(jié)點(diǎn)B偏置在低電源電壓VSS1上意味著薄膜晶體管PH處在截止?fàn)顟B(tài)。 如圖80所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。由于這 個(gè)原因，如圖80所示，低電源電壓VSS1持續(xù)出現(xiàn)在第一輸出級(jí)的輸出端 OUT上。
當(dāng)在圖80中的輸入端INr上重置脈沖從高電平轉(zhuǎn)變成低電平時(shí)，薄膜晶 體管P35變成導(dǎo)通的。如圖80所示，節(jié)點(diǎn)C上的電壓下降。隨著節(jié)點(diǎn)C上 的電壓下降，如圖80所示，薄膜晶體管P35的柵極電壓(節(jié)點(diǎn)E上的電壓) 下降了響應(yīng)累積在自舉輔助電容Cb33上的電荷的電壓偏移。電壓下降之后的所得電壓是Ve。如果電壓Ve滿足Ve-VSSKVth(P35)的條件，如圖80所示， 節(jié)點(diǎn)C隨著薄膜晶體管P35導(dǎo)通而達(dá)到低電源電壓VSS1。
當(dāng)節(jié)點(diǎn)C下降到低電源電壓VSS1時(shí)，薄膜晶體管P32和P40變成導(dǎo)通 的。然后，如圖80所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓上升到高電 源電壓VDD。
在重置脈沖保持在低電平上的同時(shí)，薄膜晶體管P34保持導(dǎo)通。因此， 如圖80所示，節(jié)點(diǎn)B上的電壓被控制成高電源電壓VDD。形成第一輸出級(jí) 的薄膜晶體管P31的柵極(節(jié)點(diǎn)A上的電壓)也上升到高電源電壓VDD。
然后，重置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，重置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
盡管節(jié)點(diǎn)C仍然保持低電平，但如圖80所示，它的電壓從低電源電壓 VSS1上升到電壓Vc2。
節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD〈Vth(P32)的條件。薄膜晶體管P32 持續(xù)導(dǎo)通，并如圖80所示，輸出端OUT上的電壓保持在高電源電壓VDD 上。節(jié)點(diǎn)C上的電壓Vc2還滿足Vc2-VDD〈Vth(P40)的條件。薄膜晶體管P40 因此持續(xù)導(dǎo)通，并如圖80所示，節(jié)點(diǎn)F上的電壓保持在高電源電壓VDD上。
此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD<Vth(P37)。薄膜晶體管P" 因此變成導(dǎo)通的，并且持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)B。
這意味著節(jié)點(diǎn)B對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管P31的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直保持著。更具體地說(shuō)， 使節(jié)點(diǎn)B保持高電源電壓VDD,直到設(shè)置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是， 使薄膜晶體管P31的漏電流最小。
如此構(gòu)成的緩沖器65提供了與第二十二實(shí)施例的緩沖器65的那些相同 的操作和優(yōu)點(diǎn)。
利用上述電路結(jié)構(gòu)，節(jié)點(diǎn)B和C之一處在低電平上，而節(jié)點(diǎn)B和C另一 個(gè)的電壓固定在高電平上。這種布置防止了薄膜晶體管P31和P32每一個(gè)的 斷開(kāi)操作點(diǎn)發(fā)生漂移。更具體地說(shuō)，緩沖器65變得對(duì)脈沖干擾不敏感，并且
遭受漏電流的損害較小。
如此構(gòu)成的緩沖器65可以在設(shè)置脈沖到低電平的下降沿到重置脈沖到 低電平的下降沿的整個(gè)間隔(在輸出端OUT上出現(xiàn)低電平輸出脈沖的整個(gè)間隔)內(nèi)持續(xù)地將低電平電壓供應(yīng)給節(jié)點(diǎn)B。
因此，可靠地防止了設(shè)置脈沖的電壓變化干擾節(jié)點(diǎn)B。更具體地說(shuō)，節(jié)
點(diǎn)A上的電壓可靠地保持在自舉電壓Va上。將低電源電壓VSS1持續(xù)供應(yīng)給 輸出端OUT。電流負(fù)載與之連接的緩沖器65保持輸出端OUT的電壓。將驅(qū)
動(dòng)電流持續(xù)供應(yīng)給電流負(fù)載。 第二十四實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第二十
四實(shí)施例。
圖81例示了作為本發(fā)明的第二十四實(shí)施例的緩沖器65。在圖81中，將 相同標(biāo)號(hào)指定給與例示在圖79中的那些相同的元件。
緩沖器65在結(jié)構(gòu)上一般類似于第二十三實(shí)施例的緩沖器65,但移去了 薄膜晶體管P53。更具體地說(shuō)，第二十四實(shí)施例的緩沖器65在結(jié)構(gòu)上一般類 似于第二十三實(shí)施例的電路結(jié)構(gòu)，但從中移去了第二輸入級(jí)上的自舉電路。 利用這樣的電路結(jié)構(gòu)，緩沖器65具有比第二十三實(shí)施例少的部件數(shù)。
圖82例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。
圖82還例示了輸入端INs上的設(shè)置脈沖、和輸入端INr上的重置脈沖的 電壓狀態(tài)。
圖82還例示了薄膜晶體管P33的柵極(節(jié)點(diǎn)D)的電壓狀態(tài)。
圖82進(jìn)一步例示了與第一輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn)B)、與
第二輸出級(jí)的的輸出端連接的控制線(節(jié)點(diǎn)F)、薄膜晶體管P31的柵極(節(jié)
點(diǎn)A)、與第二輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn)C)、和第一輸出級(jí)的輸
出端OUT的電壓狀態(tài)。
依照本發(fā)明的第二十四實(shí)施例，在兩個(gè)值VDD和VSS1之間給出設(shè)置脈
沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一個(gè)。 參照?qǐng)D82，在設(shè)置脈沖到低電平的下降沿到重置脈沖到低電平的下降沿
的間隔內(nèi)，第二十四實(shí)施例的緩沖器65的操作相對(duì)于第二十三實(shí)施例的緩沖
器65的操作保持不變。
下面描述從重置脈沖的下降沿開(kāi)始第二十四實(shí)施例的緩沖器65的操作。 當(dāng)重置脈沖從高電平下降到低電平時(shí)，薄膜晶體管P34和P35變成導(dǎo)通的。如圖82所示，作出響應(yīng)，節(jié)點(diǎn)B上升到高電源電壓VDD,而節(jié)點(diǎn)C上 的電壓下降。節(jié)點(diǎn)C上的電壓比低電源電壓VSS1高薄膜晶體管P35的閾電 壓Vth(P35)。更具體地說(shuō)，節(jié)點(diǎn)C上的電壓下降到電壓VSSl-Vth(P35)。
低電平(VSSl-Vth(P35))滿足如下三個(gè)條件
VSS1 -Vth(P3 5)-VDD<Vth(P32)，
VSSl-Vth(P35)-VDD<Vth(P37),和
VSSl-Vth(P35)-VDD<Vth(P40)。
一般說(shuō)來(lái)，脈沖振幅(VSS1-VDD)充分大于閾電壓值Vth,和上面三個(gè) 條件都得到滿足。
當(dāng)節(jié)點(diǎn)C下降到低電平時(shí)，薄膜晶體管P32變成導(dǎo)通的，并如圖82所 示，輸出端OUT上的電壓上升到高電源電壓VDD。
重置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖82所示， 由于薄膜晶體管P35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡 管節(jié)點(diǎn)C仍然保持低電平，但如圖82所示，它的電壓上升到電壓Vc2。
電壓Vc2滿足如下三個(gè)條件
Vc2-VDD<Vth(P32)，
Vc2-VDD<Vth(P37)，和
Vc2-VDD<Vth(P40)。
只要滿足這三個(gè)條件，薄膜晶體管P32、 P37和P40就持續(xù)保持導(dǎo)通。 更具體地說(shuō)，薄膜晶體管P32使高電源電壓VDD持續(xù)供應(yīng)給輸出端 OUT。
薄膜晶體管P37使高電源電壓VDD持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了 重置脈沖的電壓變化經(jīng)由薄膜晶體管P34干擾節(jié)點(diǎn)A。薄膜晶體管P31不受 斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi) 一直 保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在高電源電壓VDD上，直到設(shè) 置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是，使薄膜晶體管P31的漏電流最小。
如上所述，甚至具有更少部件數(shù)的第二十四實(shí)施例的緩沖器65也提供了 與第二十三實(shí)施例的緩沖器65的那些相同的操作和優(yōu)點(diǎn)。
第二十五實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第二十五實(shí)施例。
圖83例示了作為本發(fā)明的第二十五實(shí)施例的緩沖器65。在圖83中，將 相同標(biāo)號(hào)指定給與例示在圖81中的那些相同的元件。
第二十五實(shí)施例的緩沖器65具有與第二十四實(shí)施例相同的電路結(jié)構(gòu)，但 從中移去了薄膜晶體管P52。更具體地說(shuō)，第二十五實(shí)施例的緩沖器65具有 第二十三實(shí)施例的電路結(jié)構(gòu)，但從它的第一和第二輸入級(jí)中移去了自舉電路。 這樣，本發(fā)明的第二十五實(shí)施例的緩沖器65具有甚至比第二十四實(shí)施例的部 件數(shù)少的部件數(shù)。
圖84例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的關(guān)系。
圖84還例示了輸入端INs上的設(shè)置脈沖、和輸入端INr上的重置脈沖的 電壓狀態(tài)。
圖84還例示了與第一輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn)B)的電壓狀態(tài)。
圖84進(jìn)一步例示了與第二輸出級(jí)的輸出端連接的控制線(節(jié)點(diǎn)F)、薄 膜晶體管P31的柵極(節(jié)點(diǎn)A)、與第二輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn) C)、和第一輸出級(jí)的輸出端OUT的電壓狀態(tài)。
依照本發(fā)明的第二十五實(shí)施例，在兩個(gè)值VDD和VSS1之間給出設(shè)置脈 沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一個(gè)。
正如前面討論過(guò)的那樣，第二十五實(shí)施例的緩沖器65在結(jié)構(gòu)上與第二十 四實(shí)施例的緩沖器65的相同之處在于省去了薄膜晶體管P53。因此，重置脈 沖到低電平的下降沿之后緩沖器65的操作相對(duì)于第二十四實(shí)施例的緩沖器 65的操作保持不變。
如下的討論將注意力集中在從設(shè)置脈沖到低電平的下降沿到重置脈沖到 低電平的下降沿的間隔內(nèi)的操作上。
當(dāng)設(shè)置脈沖下降到低電平時(shí)，薄膜晶體管P33和P36變成導(dǎo)通的。
如圖84所示，作出響應(yīng)，節(jié)點(diǎn)B上的電壓下降而節(jié)點(diǎn)C上的電壓上升 到高電源電壓VDD。
第二十五實(shí)施例的緩沖器65在薄膜晶體管P33的柵極側(cè)不包括自舉電 路。正好在設(shè)置脈沖到低電平的下降沿之后節(jié)點(diǎn)B上的電壓只下降到由 VSSl-Vth(P33)決定的低電平。節(jié)點(diǎn)A響應(yīng)節(jié)點(diǎn)B下降到低電平的自舉操作使節(jié)點(diǎn)F上的電壓下降到
Va-Vth(P39)。
電壓下降之后的電壓(Va-Vth(P39))滿足(Va_Vth(P39)-VSSl<Vth(P41)) 的條件。薄膜晶體管P41因此變成導(dǎo)通的，從而如圖84所示，將第一^^電源 電壓VSS1供應(yīng)給節(jié)點(diǎn)B。
這種操作是第二十五實(shí)施例的緩沖器65的特征。
當(dāng)設(shè)置脈沖從低電平上升到高電平時(shí)，薄膜晶體管P41使節(jié)點(diǎn)B保持在 低電源電壓VSS1上。在節(jié)點(diǎn)B處在低電平上的同時(shí)，薄膜晶體管P38將節(jié) 點(diǎn)C固定在高電源電壓VDD上。
如上所述，其部件數(shù)較少的第二十五實(shí)施例的緩沖器65提供了與第二十 三實(shí)施例的那些相同的操作和優(yōu)點(diǎn)。
第二十六實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第二十 六實(shí)施例。
圖85例示了本發(fā)明的第二十六實(shí)施例的緩沖器65。在圖85中，將相同 標(biāo)號(hào)指定給與例示在圖79中的那些相同的元件。
第二十六實(shí)施例的緩沖器65具有第二十三實(shí)施例的電路結(jié)構(gòu)，但在第一
和第二輸入級(jí)上進(jìn)行電平移動(dòng)。
為第一和第二輸入級(jí)形成自舉電路的薄膜晶體管P52和P53分別與第二
低電源電壓VSS2 OVSS1)連接.對(duì)于這種布置，設(shè)置脈沖和重置脈沖的每 一個(gè)具有較小振幅，和前部的功耗甚至更小。
如圖85所示，自舉輔助電容Cb31、 Cb32和Cb33分別與第一和第二輸 入級(jí)和第一輸出級(jí)的輸出端連接。
如果薄膜晶體管P31、P33和P35的柵極電容足夠大，自舉輔助電容Cb31、 Cb32和Cb33就沒(méi)有必要。
下面參照?qǐng)D86描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓 狀態(tài)的關(guān)系。例示在圖86中的驅(qū)動(dòng)波形分別對(duì)應(yīng)于例示在圖80中的各自驅(qū) 動(dòng)波形。
依照本發(fā)明的第二十六實(shí)施例，在兩個(gè)值VDD和VSS2 (>VSS1)之間 給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振 幅的每一個(gè)。在設(shè)置脈沖下降到低電平的時(shí)刻，第一輸入級(jí)上的節(jié)點(diǎn)D下降到低電平。
然后，薄膜晶體管P33變成導(dǎo)通的，如圖86所示，^使節(jié)點(diǎn)B上的電壓下降。
隨著節(jié)點(diǎn)B上的電壓下降，如圖86所示，薄膜晶體管P33的柵極電壓 (節(jié)點(diǎn)D上的電壓)下降了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。如果電壓下降之后的電壓Vd滿足Vd-VSSKVth(P33)，如圖86所示， 節(jié)點(diǎn)B上的電壓隨著薄膜晶體管P33導(dǎo)通而變成低電源電壓VSS1。
當(dāng)節(jié)點(diǎn)B像上述那樣下降到低電源電壓VSS1時(shí)，節(jié)點(diǎn)A也下降到低電 平。薄膜晶體管P31和P39變成導(dǎo)通的，如圖86所示，使輸出端OUT上的 電壓和節(jié)點(diǎn)F上的電壓下降。
隨著輸出端OUT上的電壓和節(jié)點(diǎn)F上的電壓下降，如圖86所示，節(jié)點(diǎn) A上的電壓下降了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓下降之后的電壓Va滿足Va-VSSKVth(P31),如圖86所示，輸 出端OUT上的電壓隨著薄膜晶體管P31導(dǎo)通而變成低電源電壓VSS1。
如圖86所示，節(jié)點(diǎn)F下降到由Va-Vth(P39)決定的電壓，因?yàn)楸∧ぞw 管P39是二極管連接的。
如果依照第二十六實(shí)施例滿足(Va-Vth(P39-VSSKVth(P41))的條件， 薄膜晶體管P41變成導(dǎo)通的，從而將低電源電壓VSS1供應(yīng)給節(jié)點(diǎn)B。
薄膜晶體管P36也隨著設(shè)置脈沖處在低電平上而導(dǎo)通。因此，如圖86所 示，形成輸出級(jí)的薄膜晶體管P32的柵極電壓(節(jié)點(diǎn)C上的電壓)被控制成 高電源電壓VDD。
然后，設(shè)置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和C。
如圖86所示，經(jīng)由節(jié)點(diǎn)F將由Va-Vth(P39)決定的電壓供應(yīng)給薄膜晶體 管P41的柵極。由于這個(gè)原因，如圖86所示，保持導(dǎo)通的薄膜晶體管P41 使節(jié)點(diǎn)B上的電壓固定在低電源電壓VSS1上。
即使在設(shè)置脈沖上升到高電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在 與設(shè)置脈沖處在低電平上時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在低電源電壓VSS1上，如圖86所示，保持導(dǎo) 通的薄膜晶體管P38持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管P32的斷開(kāi)操作點(diǎn)不漂移)。低電源電壓VSS1的同時(shí)一直保持著。更具
體地說(shuō)，使節(jié)點(diǎn)C保持在高電源電壓VDD上，直到重置^O中隨后轉(zhuǎn)變成低 電平。其結(jié)果是，使薄膜晶體管P32的漏電流最小。
節(jié)點(diǎn)B偏置在低電源電壓VSS1上意味著薄膜晶體管P51處在截止?fàn)顟B(tài)。 如圖86所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。由于這 個(gè)原因，如圖86所示，低電源電壓VSS1持續(xù)出現(xiàn)在第一輸出級(jí)的輸出端 OUT上。
當(dāng)在圖86中的輸入端INr上重置脈沖從高電平轉(zhuǎn)變成低電平時(shí)，薄膜晶 體管P35變成導(dǎo)通的。如圖86所示，節(jié)點(diǎn)C上的電壓下降。隨著節(jié)點(diǎn)C上 的電壓下降，如圖86所示，薄膜晶體管P35的柵極電壓(節(jié)點(diǎn)E上的電壓) 下降了響應(yīng)累積在自舉輔助電容Cb33上的電荷的電壓偏移。電壓下降之后的 所得電壓是Ve。如果電壓Ve滿足Ve-VSSKVth(P35)的條件，如圖86所示， 節(jié)點(diǎn)C隨著薄膜晶體管P35導(dǎo)通而達(dá)到低電源電壓VSS1。
當(dāng)節(jié)點(diǎn)C下降到低電源電壓VSS1時(shí)，薄膜晶體管P32和P40變成導(dǎo)通 的。然后，如圖86所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓上升到高電 源電壓VDD。
在重置脈沖處在低電平上的同時(shí)，薄膜晶體管P34保持導(dǎo)通。如圖86所 示，節(jié)點(diǎn)B上的電壓被控制成高電源電壓VDD。形成第一輸出級(jí)的薄膜晶體 管P31的柵極電壓(節(jié)點(diǎn)A上的電壓)也上升到高電源電壓VDD。
然后，重置脈沖從4氐電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，重置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
盡管節(jié)點(diǎn)C仍然保持低電平，但如圖86所示，它的電壓從低電源電壓 VSS1上升到電壓Vc2。
節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD〈Vth(P32)的條件。薄膜晶體管P32 持續(xù)導(dǎo)通，并如圖86所示，輸出端OUT上的電壓保持在高電源電壓VDD 上。節(jié)點(diǎn)C上的電壓Vc2還滿足Vc2-VDD〈Vth(P40)的條件。薄膜晶體管P40 因此持續(xù)導(dǎo)通，并如圖86所示，節(jié)點(diǎn)F上的電壓保持在高電源電壓VDD上。
此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD<Vth(P37)。薄膜晶體管P37 因此變成導(dǎo)通的，并且4爭(zhēng)續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)B。
這意味著節(jié)點(diǎn)B對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管P31的斷開(kāi)操作點(diǎn)不漂移)。上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直保持著。更具體地說(shuō)，
使節(jié)點(diǎn)B保持高電源電壓VDD,直到設(shè)置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是， 使薄膜晶體管P31的漏電流最小。
如此構(gòu)成的緩沖器65提供了與第二十三實(shí)施例的緩沖器65的那些相同 的操作和優(yōu)點(diǎn)。
此外，第二十六實(shí)施例的緩沖器65使設(shè)置脈沖和重置脈沖每一個(gè)的信號(hào) 振幅小于輸出脈沖的信號(hào)振幅。由于這個(gè)原因，使前部(譬如，移位寄存器) 的功耗減小到小于其它實(shí)施例的功耗。
第二十七實(shí)施例
下面描迷第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第二十 七實(shí)施例。
圖87例示了本發(fā)明的第二十七實(shí)施例的緩沖器65。在圖87中，將相同 標(biāo)號(hào)指定給與例示在圖85中的那些相同的元件。
在第二十七實(shí)施例的緩沖器65中，在第一輸出級(jí)上進(jìn)行電平移動(dòng)。
將低電源電壓VSS1只供應(yīng)給第一輸出級(jí)的最后部分上的薄膜晶體管 P31和P32，而將第二低電源電壓VSS2 (>VSS1)供應(yīng)給處在第一輸出級(jí)的 最后部分之前的薄膜晶體管。這種布置不僅降低了設(shè)置脈沖和重置脈沖每一 個(gè)的振幅，而且減小了緩沖器65消耗的功率。
下面參照?qǐng)D88描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓 狀態(tài)的關(guān)系。例示在圖88中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖80中的各自驅(qū)動(dòng)波 形。
依照本發(fā)明的第二十七實(shí)施例，在兩個(gè)值VDD和VSS2 (>VSS1)之間 給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振 幅的每一個(gè)。
在設(shè)置脈沖下降到低電平的時(shí)刻，第一輸入級(jí)上的節(jié)點(diǎn)D下降到低電平。 然后，薄膜晶體管P33變成導(dǎo)通的，如圖88所示，使節(jié)點(diǎn)B上的電壓下降。 隨著節(jié)點(diǎn)B上的電壓下降，如圖88所示，薄膜晶體管P33的柵極電壓 (節(jié)點(diǎn)D上的電壓)下降了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。如果電壓下降之后的電壓Vd滿足Vd-VSS2<Vth(P33),如圖88所示， 節(jié)點(diǎn)B上的電壓隨著薄膜晶體管P33導(dǎo)通而變成低電源電壓VSS2。
當(dāng)節(jié)點(diǎn)B像上述那樣下降到第二低電源電壓VSS2時(shí)，節(jié)點(diǎn)A也下降到20 低電平。薄膜晶體管P31和P39變成導(dǎo)通的，如圖88所示，使輸出端OUT 上的電壓和節(jié)點(diǎn)F上的電壓下降。
隨著輸出端OUT和節(jié)點(diǎn)F上的電壓下降，如圖88所示，節(jié)點(diǎn)A上的電 壓下降了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓下降之后的電壓Va滿足Va-VSSKVth(P31),如圖88所示，輸 出端OUT上的電壓隨著薄膜晶體管P31導(dǎo)通而變成低電源電壓VSS1。因此， 進(jìn)行了脈沖振幅的改變。
如圖88所示，節(jié)點(diǎn)F下降到由Va-Vth(P39)決定的電壓，因?yàn)楸∧ぞw 管P39是二極管連接的。
如果依照第二十七實(shí)施例滿足(Va-Vth(P39-VSS2<Vth(P41))的條件， 薄膜晶體管P41變成導(dǎo)通的，從而將第二低電源電壓VSS2供應(yīng)給節(jié)點(diǎn)B。
薄膜晶體管P36在設(shè)置脈沖的低電平間隔內(nèi)也是導(dǎo)通的。由于這個(gè)原因， 如圖88所示，形成輸出級(jí)的薄膜晶體管P32的柵極電壓(節(jié)點(diǎn)C上的電壓) 因此被控制成高電源電壓VDD。
然后，設(shè)置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化可以干^i^節(jié)點(diǎn)B和C。
但是，正如前面討論過(guò)的那樣，如圖86所示，經(jīng)由節(jié)點(diǎn)F將由Va-Vth(P39) 決定的電壓供應(yīng)給薄膜晶體管P41的柵極。由于這個(gè)原因，通過(guò)保持導(dǎo)通的 薄膜晶體管P41使節(jié)點(diǎn)B固定在第二低電源電壓VSS2上。
即使在設(shè)置脈沖上升到高電平之后，節(jié)點(diǎn)A、 B和F也保持在與設(shè)置脈 沖處在低電平上時(shí)相同的電平上。
隨著節(jié)點(diǎn)B保持在第二低電源電壓VSS2上，如圖88所示，經(jīng)由導(dǎo)通的 薄膜晶體管P38將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管P32的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)B處在第二4氐電源電壓VSS2上的同時(shí)一直保持著。 更具體地說(shuō)，使節(jié)點(diǎn)C保持高電源電壓VDD，直到重置脈沖隨后轉(zhuǎn)變成低電 平。其結(jié)果是，使薄膜晶體管P32的漏電流最小。
節(jié)點(diǎn)B偏置在第二低電源電壓VSS2上意味著薄膜晶體管P51處在截止 狀態(tài)。如圖88所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。 由于這個(gè)原因，如圖88所示，低電源電壓VSS1持續(xù)出現(xiàn)在第一輸出級(jí)的輸出端OUT上。
當(dāng)在圖88中的輸入端INr上重置脈沖從高電平轉(zhuǎn)變成低電平時(shí)，薄膜晶 體管P35變成導(dǎo)通的。如圖88所示，節(jié)點(diǎn)C上的電壓下降。隨著節(jié)點(diǎn)C上 的電壓下降，如圖88所示，薄膜晶體管P35的柵極電壓(節(jié)點(diǎn)E上的電壓) 下降了響應(yīng)累積在自舉輔助電容Cb33上的電荷的電壓偏移。電壓下降之后的 所得電壓是Ve。如果電壓Ve滿足Ve-VSS2〈Vth(P35)的條件，如圖88所示， 節(jié)點(diǎn)C隨著薄膜晶體管P35導(dǎo)通而達(dá)到第二低電源電壓VSS2。
當(dāng)節(jié)點(diǎn)C下降到第二低電源電壓VSS2時(shí)，薄膜晶體管P32和P40變成 導(dǎo)通的。然后，如圖88所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓上升到 高電源電壓VDD。
在重置脈沖處在低電平上的同時(shí)，薄膜晶體管P34保持導(dǎo)通。如圖88所 示，節(jié)點(diǎn)B上的電壓因此被控制成高電源電壓VDD。形成第一輸出級(jí)的薄膜 晶體管P31的柵極電壓(節(jié)點(diǎn)A上的電壓)也上升到高電源電壓VDD。
然后，重置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，重置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
盡管節(jié)點(diǎn)C仍然保持低電平，但如圖88所示，它的電壓從第二低電源電 壓VSS2上升到電壓Vc2。
節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD〈Vth(P32)的條件。薄膜晶體管P32 持續(xù)導(dǎo)通，并如圖88所示，輸出端OUT上的電壓保持在高電源電壓VDD 上。節(jié)點(diǎn)C上的電壓Vc2還滿足Vc2-VDD〈Vth(P40)的條件。薄膜晶體管P40 因此持續(xù)導(dǎo)通，并如圖88所示，節(jié)點(diǎn)F上的電壓保持在高電源電壓VDD上。
此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD<Vth(P37)。薄膜晶體管P37 因此變成導(dǎo)通的，并且持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)B。
這意味著節(jié)點(diǎn)B對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管P31的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直保持著。更具體地i兌， 使節(jié)點(diǎn)B保持高電源電壓VDD,直到設(shè)置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是， 使薄膜晶體管P31的漏電流最小。
第二十七實(shí)施例的緩沖器65不僅降低了設(shè)置脈沖和重置脈沖每一個(gè)的 信號(hào)振幅，而且降低了除最后輸出級(jí)之外緩沖器65的其余級(jí)內(nèi)驅(qū)動(dòng)信號(hào)的信 號(hào)振幅。由于這個(gè)原因，不僅比其它實(shí)施例更多地減小了前部(譬如，移位寄存器)消耗的功率，而且比其它實(shí)施例更多地減小了緩沖器65消一毛的功率。 第二十八實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第二十
/\實(shí)施例。
圖89例示了作為本發(fā)明的第二十八實(shí)施例的緩沖器65。在圖89中，將 相同標(biāo)號(hào)指定給與例示在圖87中的那些相同的元件。
第二十八實(shí)施例的緩沖器65具有第二十七實(shí)施例的電路結(jié)構(gòu)，但從中移 去了薄膜晶體管P53。更具體地說(shuō)，第二十八實(shí)施例的緩沖器65在第二輸入 級(jí)上不含自舉電路。利用這種布置，緩沖器65具有比第二十七實(shí)施例少的部 件數(shù)。
下面參照?qǐng)D90描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓 狀態(tài)的關(guān)系。
圖90例示了輸入端INs上的設(shè)置脈沖、和輸入端INr上的重置脈沖的電
壓狀態(tài)。
圖卯還例示了薄膜晶體管P33的柵極(節(jié)點(diǎn)D)的電壓狀態(tài)。
圖90進(jìn)一步例示了與第一輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn)B)、與
第二輸出級(jí)的的輸出端連接的控制線(節(jié)點(diǎn)F )、薄膜晶體管P31的柵極(節(jié)
點(diǎn)A)、與第二輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn)C)、和第一輸出級(jí)的輸
出端OUT的電壓狀態(tài)。
依照本發(fā)明的第二十八實(shí)施例，在兩個(gè)值VDD和VSS2 (>VSS1 )之間
給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振
幅的每一個(gè)。
參照?qǐng)D90，在設(shè)置脈沖到低電平的下降沿到重置脈沖到低電平的下降沿 的間隔內(nèi)，第二十八實(shí)施例的緩沖器65的操作相對(duì)于第二十七實(shí)施例的緩沖 器65的操作保持不變。
下面描述從重置脈沖的下降沿開(kāi)始第二十八實(shí)施例的緩沖器65的操作。 當(dāng)重置脈沖從高電平下降到低電平時(shí)，薄膜晶體管P34和P35變成導(dǎo)通的。
如圖90所示，作出響應(yīng)，節(jié)點(diǎn)B上升到高電源電壓VDD，而節(jié)點(diǎn)C上 的電壓下降。節(jié)點(diǎn)C上的電壓是比第二低電源電壓VSS2高薄膜晶體管P35 的閾電壓Vth(P35)的電壓。更具體地說(shuō)，節(jié)點(diǎn)C上的電壓處在VSS2-Vth(P35)上。
低電平(VSS2-Vth(P35))滿足如下三個(gè)條件 VSS2-Vth(P35)-VDD<Vth(P32), VSS2-Vth(P35)-VDD<Vth(P37)，和 VSS2-Vth(P35)-VDD〈Vth(P40)。
一4殳說(shuō)來(lái)，脈沖振幅(VSS2-VDD)充分大于閾電壓值Vth,和上面三個(gè) 條件都得到滿足。
當(dāng)節(jié)點(diǎn)C下降到低電平時(shí)，薄膜晶體管P32變成導(dǎo)通的，并如圖卯所 示，輸出端OUT上的電壓上升到高電源電壓VDD。此外，薄膜晶體管P40 變成導(dǎo)通，如圖90所示，使節(jié)點(diǎn)F上升到高電源電壓VDD。
如圖90所示，變成導(dǎo)通的薄膜晶體管P34將節(jié)點(diǎn)B上的電壓控制成高 電源電壓VDD。其結(jié)果是，節(jié)點(diǎn)A上的電壓也纟皮控制成高電源電壓VDD。
重置脈沖AM氐電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖90所示， 由于薄膜晶體管P35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡 管節(jié)點(diǎn)C仍然保持低電平，但如圖90所示，它的電壓上升到電壓Vc2。
電壓Vc2滿足如下三個(gè)條件
Vc2-VDD<Vth(P32)，
Vc2-VDD<Vth(P37),和
Vc2-VDD<Vth(P40)。
只要滿足這三個(gè)條件，薄膜晶體管P32、 P37和PM就持續(xù)保持導(dǎo)通。 更具體地說(shuō)，薄膜晶體管P32使高電源電壓VDD持續(xù)供應(yīng)給輸出端 OUT。
薄膜晶體管P37使高電源電壓VDD持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了 重置脈沖的電壓變化經(jīng)由薄膜晶體管P34干擾節(jié)點(diǎn)A。薄膜晶體管P31不受
斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi) 一直 保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在高電源電壓VDD上，直到設(shè) 置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是，使薄膜晶體管P31的漏電流最小。
如上所述，甚至具有更少部件數(shù)的第二十八實(shí)施例的緩沖器65也提供了 與第二十七實(shí)施例的緩沖器65的那些相同的操作和優(yōu)點(diǎn)。
第二十九實(shí)施例下面描迷第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第二十 九實(shí)施例。
圖91例示了作為本發(fā)明的第二十九實(shí)施例的緩沖器65。在圖91中，將 相同標(biāo)號(hào)指定給與例示在圖89中的那些相同的元件。
第二十九實(shí)施例的緩沖器65具有與第二十八實(shí)施例相同的電路結(jié)構(gòu)，但 從中移去了薄膜晶體管P52。更具體地說(shuō)，第二十九實(shí)施例的緩沖器65具有 第二十七實(shí)施例的電路結(jié)構(gòu)，但從它的第一和第二輸入級(jí)中移去了自舉電路。 這樣，本發(fā)明的第二十九實(shí)施例提供了具有比第二十八實(shí)施例的緩沖器65少 的部件數(shù)的緩沖器65。
圖92例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。
圖92還例示了輸入端INs上的設(shè)置脈沖、和輸入端INr上的重置脈沖的 電壓狀態(tài)。
圖92還例示了與第一輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn)B )的電壓狀態(tài)。
圖92進(jìn)一步例示了與第二輸出級(jí)的輸出端連接的控制線(節(jié)點(diǎn)F)、薄 膜晶體管P31的柵極(節(jié)點(diǎn)A)、與第二輸入級(jí)的輸出端連接的控制線(節(jié)點(diǎn) C)、和第一輸出級(jí)的輸出端OUT的電壓狀態(tài)。
依照本發(fā)明的第二十九實(shí)施例，在兩個(gè)值VDD和VSS2 (>VSS1)之間 給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振 幅的每一個(gè)。
正如前面討論過(guò)的那樣，第二十九實(shí)施例的緩沖器65在結(jié)構(gòu)上與第二十 八實(shí)施例的緩沖器65的相同之處在于省去了薄膜晶體管P53。因此，重置脈 沖到低電平的下降沿之后緩沖器65的操作相對(duì)于第二十八實(shí)施例的緩沖器 65的操作保持不變。
如下的討論將注意力集中在從設(shè)置脈沖到低電平的下降沿到重置脈沖到 低電平的下降沿的間隔內(nèi)的操作上。
當(dāng)設(shè)置脈沖下降到低電平時(shí)，薄膜晶體管P33和P36變成導(dǎo)通的。
如圖92所示，作出響應(yīng)，節(jié)點(diǎn)B上的電壓下降而節(jié)點(diǎn)C上的電壓上升 到高電源電壓VDD。
第二十九實(shí)施例的緩沖器65在薄膜晶體管P33的棚-極側(cè)不包括自舉電路。正好在設(shè)置脈沖到低電平的下降沿之后節(jié)點(diǎn)B上的電壓只下降到由
VSS2-Vth(P3 3)決定的^氐電平。
當(dāng)節(jié)點(diǎn)B下降到低電平時(shí)，輸出端OUT上的電壓也下降到低電平。節(jié) 點(diǎn)A響應(yīng)節(jié)點(diǎn)B下降到低電平的自舉操作使節(jié)點(diǎn)F上的電壓下降到 Va-Vth(P39)。
電壓下降之后的電壓(Va-Vth(P39))滿足(Va-Vth(P39)-VSS2<Vth(P41))
的條件。薄膜晶體管P41因此變成導(dǎo)通的，從而如圖92所示，將第二低電源 電壓VSS2供應(yīng)給節(jié)點(diǎn)B。
這種操作是第二十九實(shí)施例的緩沖器65的特征。
當(dāng)設(shè)置脈沖從低電平上升到高電平時(shí)，薄膜晶體管P41使節(jié)點(diǎn)B保持在 第二低電源電壓VSS2上。在節(jié)點(diǎn)B處在低電平上的同時(shí)，薄膜晶體管P38 將節(jié)點(diǎn)C固定在高電源電壓VDD上。
如上所述，其部件數(shù)甚至更少的第二十九實(shí)施例的緩沖器65提供了與第 二十八實(shí)施例的那些相同的才喿作和優(yōu)點(diǎn)。
第三十實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第三十
實(shí)施例。
圖93例示了本發(fā)明的第三十實(shí)施例的緩沖器65。在圖93中，將相同標(biāo) 號(hào)指定給與例示在圖81中的那些相同的元件。
第三十實(shí)施例的緩沖器65具有第二十四實(shí)施例的電路結(jié)構(gòu)，但在第一輸 入級(jí)上進(jìn)行電平移動(dòng)。
形成第二輸入級(jí)的薄膜晶體管P35的主電極和形成第一輸入級(jí)的薄膜晶 體管P52的柵極之一與第二低電源電壓VSS2 (〉VSS1 )連接。如此構(gòu)成的緩 沖器65降低了設(shè)置脈沖和重置脈沖每一個(gè)的振幅，并且消耗比第二十四實(shí)施 例的緩沖器65小的功率。
圖94例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。例示在圖94中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖82中的各自驅(qū)動(dòng)波形。
依照本發(fā)明的第三十實(shí)施例，在兩個(gè)值VDD和VSS2 (>VSS1)之間給 出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅 的每一個(gè)。
在設(shè)置脈沖下降到低電平的時(shí)刻，第 一輸入級(jí)上的節(jié)點(diǎn)D下降到低電平。然后，薄膜晶體管P33變成導(dǎo)通的，如圖94所示，使節(jié)點(diǎn)B上的電壓下降。
隨著節(jié)點(diǎn)B上的電壓下降，如圖94所示，薄膜晶體管P33的4冊(cè)極電壓 (節(jié)點(diǎn)D上的電壓)下降了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。如果電壓下降之后的電壓Vd滿足Vd-VSSl<Vth(P33)，如圖94所示， 節(jié)點(diǎn)B上的電壓隨著薄膜晶體管P33導(dǎo)通而變成低電源電壓VSS1。換句話 說(shuō)，進(jìn)行了脈沖振幅的改變。
當(dāng)節(jié)點(diǎn)B像上述那樣下降到低電源電壓VSS1時(shí)，節(jié)點(diǎn)A也下降到低電 平。薄膜晶體管P31和P39變成導(dǎo)通的，如圖94所示，使輸出端OUT上的 電壓和節(jié)點(diǎn)F上的電壓下降。
隨著輸出端OUT和節(jié)點(diǎn)F上的電壓下降，如圖94所示，節(jié)點(diǎn)A上的電 壓下降了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓下降之后的電壓Va滿足Va-VSSl<Vth(P31),如圖94所示，輸 出端OUT上的電壓隨著薄膜晶體管P31導(dǎo)通而變成第一低電源電壓VSS1。
如圖94所示，節(jié)點(diǎn)F下降到由Va-Vth(P39)決定的電壓，因?yàn)楸∧ぞw 管P39是二極管連接的。
如果依照第三十實(shí)施例滿足(Va-Vth(P39-VSSl<Vth(P41))的條件，薄 膜晶體管P41變成導(dǎo)通的，從而將低電源電壓VSS1供應(yīng)給節(jié)點(diǎn)B。
薄膜晶體管P36也隨著設(shè)置脈沖處在低電平上而導(dǎo)通。因此，如圖94所 示，形成輸出級(jí)的薄膜晶體管P32的柵極電壓(節(jié)點(diǎn)C上的電壓)被控制成 高電源電壓VDD。
然后，設(shè)置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化可以千擾節(jié)點(diǎn)B和C。
如圖94所示，經(jīng)由節(jié)點(diǎn)F將由Va-Vth(P39)決定的電壓供應(yīng)給薄膜晶體 管P41的4冊(cè)極。由于這個(gè)原因，如圖94所示，保持導(dǎo)通的薄膜晶體管P41 使節(jié)點(diǎn)B上的電壓固定在低電源電壓VSS1上。這種操作是第三十實(shí)施例的 特征。
即使在設(shè)置脈沖上升到高電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在 與設(shè)置脈沖處在低電平上時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在低電源電壓VSS1上，如圖94所示，保持導(dǎo) 通的薄膜晶體管P38持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜晶體管P32的斷開(kāi)操作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在低電源電壓VSS1的同時(shí)一直保持著。更具 體地說(shuō)，使節(jié)點(diǎn)C保持在高電源電壓VDD上，直到重置脈沖隨后轉(zhuǎn)變成低 電平。其結(jié)果是，使薄膜晶體管P32的漏電流最小。
節(jié)點(diǎn)B偏置在低電源電壓VSS1上意味著薄膜晶體管P51處在截止?fàn)顟B(tài)。 如圖94所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。由于這 個(gè)原因，如圖94所示，低電源電壓VSS1持續(xù)出現(xiàn)在第一輸出級(jí)的輸出端 OUT上。
當(dāng)在圖94中的輸入端INr上重置脈沖從高電平轉(zhuǎn)變成低電平時(shí)，薄膜晶 體管P35變成導(dǎo)通的。如圖94所示，節(jié)點(diǎn)C上的電壓下降。節(jié)點(diǎn)C上的電 壓是比第二低電源電壓VSS2高薄膜晶體管P35的閾電壓值Vth(P3》的電壓。 更具體地說(shuō)，節(jié)點(diǎn)C上的電壓下降到VSS2-Vth(P35)。
低電平(VSS2-Vth(P35))滿足如下三個(gè)條件
VSS2-Vth(P35)-VDD<Vth(P32),
VSS2-Vth(P35)-VDD<Vth(P37)，和
VSS2-Vth(P35)-VDD<Vth(P40)。
一般說(shuō)來(lái)，脈沖振幅(VSS2-VDD)充分大于閾電壓值Vth，和上面三個(gè) 條件都得到滿足。
當(dāng)節(jié)點(diǎn)C下降到低電平時(shí)，薄膜晶體管P32變成導(dǎo)通的，并如圖94所 示，輸出端OUT上的電壓上升到高電源電壓VDD。
重置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖94所示， 由于薄膜晶體管P35的電容耦合效應(yīng)，重置脈沖的電壓變化千擾節(jié)點(diǎn)C。盡 管節(jié)點(diǎn)C仍然保持4氐電平，《旦如圖94所示，它的電壓上升到電壓Vc2。
電壓Vc2滿足如下三個(gè)條件
Vc2-VDD<Vth(P32),
Vc2-VDD<Vth(P37)，和
Vc2-VDD<Vth(P40)。
只要滿足這三個(gè)條件，薄膜晶體管P32、 P37和PM就持續(xù)保持導(dǎo)通。 更具體地說(shuō)，薄膜晶體管P32使高電源電壓VDD持續(xù)供應(yīng)給輸出端 OUT。
薄膜晶體管P37使高電源電壓VDD持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了重置脈沖的電壓變化經(jīng)由薄膜晶體管P34干擾節(jié)點(diǎn)A。薄膜晶體管P31不受 斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi) 一直 保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在高電源電壓VDD上，直到設(shè) 置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是，使薄膜晶體管P31的漏電流最小。
第三十實(shí)施例的緩沖器65以與第二十四實(shí)施例的緩沖器65相同的梯:作 方式操作，并且提供了與第二十四實(shí)施例的緩沖器65的那些相同的優(yōu)點(diǎn)。第 三十實(shí)施例的緩沖器65使前部(譬如，移位寄存器)消耗較小功率地操作。
第三十一實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第三十 一實(shí)施例。
圖95例示了本發(fā)明的第三十一實(shí)施例的緩沖器65。在圖95中，將相同 標(biāo)號(hào)指定給與例示在圖83中的那些相同的元件。
圖95與圖83的比較揭示了第三十一實(shí)施例的緩沖器65在電路結(jié)構(gòu)上一 般類似于第二十五實(shí)施例的緩沖器65。
第三十一和第二十五實(shí)施例之間的差異在于設(shè)置脈沖和重置脈沖在振幅 上小于第二十五實(shí)施例中的對(duì)應(yīng)物。更具體地說(shuō)，在第三十一實(shí)施例中在 VDD和VSS2 (>VSS1)的兩個(gè)值之間驅(qū)動(dòng)設(shè)置脈沖和重置脈沖。
下面參照?qǐng)D96描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓 狀態(tài)的關(guān)系。例示在圖96中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖84中的各自驅(qū)動(dòng)波 形。
依照本發(fā)明的第三十一實(shí)施例，在兩個(gè)值VDD和VSS2 (〉VSS1)之間 給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振
幅的每一個(gè)。
在設(shè)置脈沖下降到低電平的時(shí)刻，薄膜晶體管P33和P36變成導(dǎo)通的。
如圖96所示，作出響應(yīng)，節(jié)點(diǎn)B上的電壓下降而節(jié)點(diǎn)C上的電壓上升 到高電源電壓VDD。
第三十一實(shí)施例的緩沖器65在薄膜晶體管P33的4冊(cè)極側(cè)不包括自舉電 路。正好在設(shè)置脈沖到低電平的下降沿之后節(jié)點(diǎn)B上的電壓只下降到由 VSS2-Vth(P33)決定的低電平。
當(dāng)節(jié)點(diǎn)B下降到低電平之后，輸出端OUT上的電壓也下降到低電平。如圖96所示，節(jié)點(diǎn)A上的電壓下降到自舉電壓Va。由于自舉電壓Va滿足 Va-VSSKVth(P31)的條件，如圖96所示，輸出端OUT上的電壓下降到低電 源電壓VSS1。
由于薄膜晶體管P39是二極管連接的，如圖96所示，節(jié)點(diǎn)F上的電壓下 降到由 Va-Vth(P39)決定的電壓。電壓 (Va-Vth(P39))滿足 (Va-Vth(P39)-VSSKVth(P41))的條件。薄膜晶體管P41因此變成導(dǎo)通的， 從而如圖96所示，將低電源電壓VSS1供應(yīng)給節(jié)點(diǎn)B。 這種操作是第三十一實(shí)施例的緩沖器65的特征。
薄膜晶體管P36也隨著設(shè)置脈沖處在低電平上而導(dǎo)通。因此，如圖96所 示，形成輸出級(jí)的薄膜晶體管P32的柵極電壓(節(jié)點(diǎn)C上的電壓)被控制成 高電源電壓VDD。
然后，設(shè)置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和C。
如圖96所示，經(jīng)由節(jié)點(diǎn)F將由Va-Vth(P39)決定的電壓供應(yīng)給薄膜晶體 管P41的柵極。
由于這個(gè)原因，如圖96所示，保持導(dǎo)通的薄膜晶體管P41使節(jié)點(diǎn)B上 的電壓固定在低電源電壓VSS1上。這種操作是第三十一實(shí)施例的特征。
即使在設(shè)置脈沖上升到高電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在 與設(shè)置脈沖處在低電平上時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在低電源電壓VSS1上，如圖96所示，保持導(dǎo) 通的薄膜晶體管P38持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管P32的斷開(kāi)"l喿作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在低電源電壓VSS1的同時(shí)一直保持著。更具 體地說(shuō)，使節(jié)點(diǎn)C保持在高電源電壓VDD上，直到重置脈沖隨后轉(zhuǎn)變成低 電平。其結(jié)果是，使薄膜晶體管P32的漏電流最小。
節(jié)點(diǎn)B偏置在低電源電壓VSS1上意味著薄膜晶體管P51處在截止?fàn)顟B(tài)。 如圖96所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。由于這 個(gè)原因，如圖96所示，低電源電壓VSS1持續(xù)出現(xiàn)在第一輸出級(jí)的輸出端 OUT上。
當(dāng)在圖96中的輸入端INr上重置脈沖從高電平轉(zhuǎn)變成低電平時(shí)，薄膜晶體管P35變成導(dǎo)通的。如圖96所示，節(jié)點(diǎn)C上的電壓下降。節(jié)點(diǎn)C上的電 壓是比第二低電源電壓VSS2高薄膜晶體管P35的閾電壓值Vth(P35)的電壓。 更具體地說(shuō)，節(jié)點(diǎn)C下降到VSS2-Vth(P35)。
低電平(VSS2-Vth(P35))滿足如下三個(gè)條件
VSS2-Vth(P3 5)-VDD〈Vth(P32),
VSS2-Vth(P35)-VDD<Vth(P37),和
VSS2-Vth(P35)-VDD<Vth(P40)。
一般說(shuō)來(lái)，脈沖振幅(VSS2-VDD)充分大于閾電壓值Vth,和上面三個(gè) 條件都得到滿足。
當(dāng)節(jié)點(diǎn)C下降到低電平時(shí)，薄膜晶體管P32變成導(dǎo)通的，并如圖96所 示，輸出端OUT上的電壓上升到高電源電壓VDD。
然后，薄膜晶體管P40變成導(dǎo)通的，從而如圖96所示，使節(jié)點(diǎn)F上的電 壓上升到高電源電壓VDD。
如圖96所示，變成導(dǎo)通的薄膜晶體管P34將節(jié)點(diǎn)B上的電壓控制成高 電源電壓VDD。其結(jié)果是，如圖96所示，節(jié)點(diǎn)A也被控制成高電源電壓VDD。
重置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖96所示， 由于薄膜晶體管P35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡 管節(jié)點(diǎn)C仍然保持低電平，但如圖96所示，它的電壓上升到電壓Vc2。
電壓Vc2滿足如下三個(gè)條件
Vc2-VDD<Vth(P32),
Vc2-VDD<Vth(P37)，和
Vc2-VDD<Vth(P40)。
只要滿足這三個(gè)條件，薄膜晶體管P32、 P37和P40就持續(xù)保持導(dǎo)通。 更具體地說(shuō)，薄膜晶體管P32使高電源電壓VDD持續(xù)供應(yīng)給輸出端 OUT。
薄膜晶體管P37使高電源電壓VDD持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了 重置脈沖的電壓變化經(jīng)由薄膜晶體管P34干擾節(jié)點(diǎn)A。薄膜晶體管P31不受
斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi) 一直 保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在高電源電壓VDD上，直到設(shè) 置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是，使薄膜晶體管P31的漏電流最小。第三十一實(shí)施例的緩沖器65以與第二十五實(shí)施例的緩沖器65相同的操 作方式操作，并且提供了與第二十五實(shí)施例的緩沖器65的那些相同的優(yōu)點(diǎn)。 第三十一實(shí)施例的緩沖器65使前部(譬如，移位寄存器)消耗較小功率地操 作。
第三十二實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第三十
二實(shí)施例。
圖97例示了本發(fā)明的第三十二實(shí)施例的緩沖器65。在圖97中，將相同 標(biāo)號(hào)指定給與例示在圖79中的那些相同的元件。
除了第二輸出級(jí)之外，第三十二實(shí)施例的緩沖器65在結(jié)構(gòu)上一般類似于 第二十三實(shí)施例的緩沖器65。更具體地說(shuō)，將自舉電路應(yīng)用在第一和第二輸 入級(jí)和第一輸出級(jí)的每一個(gè)之中。
第三十二實(shí)施例的緩沖器65與第二十三實(shí)施例的緩沖器65之間的差異 在于形成第二輸出級(jí)的薄膜晶體管P39的連接配置。在第三十二實(shí)施例中， 處在低電源電壓上的主電極之一與第三低電源電壓VSS3 (<VSSl+Vth(P4l))連接。
下面參照?qǐng)D98描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓 狀態(tài)的關(guān)系。例示在圖98中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖80中的各自驅(qū)動(dòng)波形。
依照本發(fā)明的第三十二實(shí)施例，在兩個(gè)值VDD和VSS1之間給出設(shè)置脈 沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端IPr)的信號(hào)振幅的每一個(gè)。
在設(shè)置脈沖下降到低電平的時(shí)刻，第一輸入級(jí)上的節(jié)點(diǎn)D下降到低電平。 然后，薄膜晶體管P33變成導(dǎo)通的，如圖98所示，使節(jié)點(diǎn)B上的電壓下降。
隨著節(jié)點(diǎn)B上的電壓下降，如圖98所示，薄膜晶體管P33的柵極電壓 (節(jié)點(diǎn)D上的電壓)下降了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。如果電壓下降之后的電壓Vd滿足Vd-VSSKVth(P3"的條件，如圖兆 所示，節(jié)點(diǎn)B上的電壓隨著薄膜晶體管P33導(dǎo)通而變成J氐電源電壓VSS1。
當(dāng)節(jié)點(diǎn)B像上述那樣下降到低電源電壓VSS1時(shí)，節(jié)點(diǎn)A上的電壓也下 降到低電平。薄膜晶體管P31和P39變成導(dǎo)通的，從而如圖98所示，使輸出 端OUT上的電壓和節(jié)點(diǎn)F上的電壓下降。
隨著輸出端OUT和節(jié)點(diǎn)F的電壓下降，如圖98所示，節(jié)點(diǎn)A上的電壓下降了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓下降之后的電壓Va滿足Va-VSSKVth(P31),如圖98所示，輸 出端OUT上的電壓隨著薄膜晶體管P31導(dǎo)通而變成低電源電壓VSS1。
如果電壓下降之后的電壓Va滿足Va-VSS3〈Vth(P39)，如圖98所示，節(jié) 點(diǎn)F上的電壓隨著薄膜晶體管P39導(dǎo)通而變成第三低電源電壓VSS3。
第三低電源電壓VSS3被確定成滿足VSS3-VSSKVth(P41)的條件。
當(dāng)節(jié)點(diǎn)F下降到低電平時(shí)，薄膜晶體管P41變成導(dǎo)通的，從而將低電源 電壓VSS1供應(yīng)給節(jié)點(diǎn)B。
薄膜晶體管P36也隨著設(shè)置脈沖處在低電平上而導(dǎo)通。如圖98所示，形 成輸出級(jí)的薄膜晶體管P32的柵極電壓(節(jié)點(diǎn)C上的電壓)因此被控制成高 電源電壓VDD。
然后，設(shè)置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
如圖98所示，經(jīng)由節(jié)點(diǎn)F將第三低電源電壓VSS3供應(yīng)給薄膜晶體管P41 的柵極。由于這個(gè)原因，如圖98所示，保持導(dǎo)通的薄膜晶體管P41使節(jié)點(diǎn)B 上的電壓固定在低電源電壓VSS1上。
即使在設(shè)置脈沖上升到高電平之后，節(jié)點(diǎn)A、 B和F的電壓也保持在與 設(shè)置脈沖處在低電平時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在低電源電壓VSS1上，如圖98所示，保持導(dǎo) 通的薄膜晶體管P38持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管P32的斷開(kāi)操作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在第一低電源電壓VSS1的同時(shí)一直保持著。 更具體地說(shuō)，使節(jié)點(diǎn)C保持高電源電壓VDD上，直到重置脈沖隨后轉(zhuǎn)變成 低電平。其結(jié)果是，使薄膜晶體管P32的漏電流最小。
節(jié)點(diǎn)B偏置在低電源電壓、VSS1上意味著薄膜晶體管P51處在截止?fàn)顟B(tài)。 如圖98所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。由于這 個(gè)原因，如圖98所示，低電源電壓VSS1持續(xù)出現(xiàn)在第一輸出級(jí)的輸出端 OUT上。
當(dāng)在圖98中的輸入端INr上重置脈沖從高電平轉(zhuǎn)變成低電平時(shí)，薄膜晶 體管P35變成導(dǎo)通的。如圖98所示，節(jié)點(diǎn)C上的電壓下降。隨著節(jié)點(diǎn)C上的電壓下降，如圖98所示，薄膜晶體管P35的柵極電壓(節(jié)點(diǎn)E上的電壓) 下降了響應(yīng)累積在薄膜晶體管35的4冊(cè)^L電容上的電荷的電壓偏移。電壓下降 之后的所得電壓是Ve。如果電壓Ve滿足Ve-VSSKVth(P35)的條件，如圖98 所示，節(jié)點(diǎn)C隨著薄膜晶體管P35導(dǎo)通而達(dá)到第一低電源電壓VSS1。
當(dāng)節(jié)點(diǎn)C下降到低電源電壓VSS1時(shí)，薄膜晶體管P32和P40變成導(dǎo)通 的。然后，如圖98所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓上升到高電 源電壓VDD。
在重置脈沖保持在低電平上的同時(shí)，薄膜晶體管P34保持導(dǎo)通。因此， 如圖98所示，節(jié)點(diǎn)B上的電壓被控制成高電源電壓VDD。形成第一輸出級(jí) 的薄膜晶體管P31的柵極(節(jié)點(diǎn)A上的電壓)也上升到高電源電壓VDD。
然后，重置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，重置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
盡管節(jié)點(diǎn)C仍然保持低電平，但如圖98所示，它的電壓從低電源電壓 VSS1上升到電壓Vc2。
節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD〈Vth(P32)的條件。薄膜晶體管P32 持續(xù)導(dǎo)通，并如圖98所示，輸出端OUT上的電壓保持在高電源電壓VDD 上。節(jié)點(diǎn)C上的電壓Vc2還滿足Vc入VDD〈Vth(PM)的條件。薄膜晶體管P恥 因此持續(xù)導(dǎo)通，并如圖98所示，節(jié)點(diǎn)F上的電壓保持在高電源電壓VDD上。
此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD<Vth(P37)。薄膜晶體管P" 因此變成導(dǎo)通的，并且持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)B。
如圖98所示，這意味著節(jié)點(diǎn)B對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感 (意味著薄膜晶體管P31的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直保持著。更具體地說(shuō)' 使節(jié)點(diǎn)B保持高電源電壓VDD,直到設(shè)置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是， 使薄膜晶體管P31的漏電流最小。
如此構(gòu)成的緩沖器65提供了與第二十三實(shí)施例的緩沖器65的那些相同
的操作和優(yōu)點(diǎn)。
第三十三實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第三十 三實(shí)施例。
圖99例示了作為本發(fā)明的第三十三實(shí)施例的緩沖器65。在圖99中，將相同標(biāo)號(hào)指定給與例示在圖81中的那些相同的元件。
第三十三實(shí)施例的緩沖器65具有第三十二實(shí)施例的電路結(jié)構(gòu)，但從中移 去了薄膜晶體管P53。更具體地說(shuō)，第三十三實(shí)施例的緩沖器65在第二輸入 級(jí)上不含自舉電路。利用這種布置，緩沖器65具有比第三十二實(shí)施例少的部 件數(shù)。第三十三實(shí)施例的緩沖器65在驅(qū)動(dòng)波形上對(duì)應(yīng)于第二十四實(shí)施例的緩 沖器65。
圖100例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。例示在圖100中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖82中的驅(qū)動(dòng)波形。
依照本發(fā)明的第三十三實(shí)施例，也在兩個(gè)值VDD和VSS1之間給出設(shè)置 脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一個(gè)。
參照?qǐng)D100,在設(shè)置脈沖到低電平的下降沿到重置脈沖到低電平的下降 沿的間隔內(nèi)，第三十三實(shí)施例的緩沖器65的4喿作相對(duì)于第三十二實(shí)施例的緩 沖器65的操作保持不變。
下面描述從重置脈沖的下降沿開(kāi)始第三十三實(shí)施例的緩沖器65的操作。 當(dāng)重置脈沖從高電平下降到低電平時(shí)，薄膜晶體管P34和P35變成導(dǎo)通的。
如圖100所示，作出響應(yīng)，節(jié)點(diǎn)B上升到高電源電壓VDD，而節(jié)點(diǎn)C 上的電壓下降。節(jié)點(diǎn)C上的電壓是比低電源電壓VSS1高薄膜晶體管P3S的 閾電壓Vth(P35)的電壓。更具體地說(shuō)，節(jié)點(diǎn)C上的電壓是VSSl-Vth(P35)。
低電平(VSSl-Vth(P35))滿足如下三個(gè)條件
VSSl-Vth(P35)-VDD<Vth(P32)，
VSSl-Vth(P35)-VDD<Vth(P37),和
VS S1 - Vth(P3 5)-VDD<Vth(P40)。
一般說(shuō)來(lái)，脈沖振幅(VSS1-VDD)充分大于閾電壓值Vth，和上面三個(gè) 條件都得到滿足。
當(dāng)節(jié)點(diǎn)C下降到低電平時(shí)，薄膜晶體管P32變成導(dǎo)通的，并如圖100所 示，輸出端OUT上的電壓上升到高電源電壓VDD。
重置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖100所示， 由于薄膜晶體管P35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡 管節(jié)點(diǎn)C仍然保持低電平，但如圖100所示，它的電壓上升到電壓Vc2。電壓Vc2滿足如下三個(gè)條件 Vc2-VDD<Vth(P32), Vc2-VDD<Vth(P37)，和 Vc2-VDD<Vth(P40)。
只要滿足這三個(gè)條件，薄膜晶體管P32、 P37和P40就持續(xù)保持導(dǎo)通。 更具體地說(shuō)，薄膜晶體管P32使高電源電壓VDD持續(xù)供應(yīng)給輸出端 OUT。
薄膜晶體管P37使高電源電壓VDD持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了 重置脈沖的電壓變化經(jīng)由薄膜晶體管P34干擾節(jié)點(diǎn)A。薄膜晶體管P31不受 斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi) 一直 保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在高電源電壓VDD上，直到設(shè) 置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是，使薄膜晶體管P31的漏電流最小。
如上所述，甚至具有更少部件數(shù)的第三十三實(shí)施例的緩沖器65也提供了 與第三十二實(shí)施例的緩沖器65的那些相同的操作和優(yōu)點(diǎn)。
第三十四實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第三十 四實(shí)施例。
圖101例示了作為本發(fā)明的第三十四實(shí)施例的緩沖器65。在圖101中， 將相同標(biāo)號(hào)指定給與例示在圖83中的那些相同的元件。
第三十四實(shí)施例的緩沖器65具有與第三十三實(shí)施例相同的電路結(jié)構(gòu)，但 從中移去了薄膜晶體管P52。更具體地說(shuō)，第三十四實(shí)施例的緩沖器65具有 第三十二實(shí)施例的電路結(jié)構(gòu)，但從它的第一和第二輸入級(jí)中移去了自舉電路。 這樣，本發(fā)明的第三十四實(shí)施例提供了具有比第三十三實(shí)施例的緩沖器少的 部件數(shù)的緩沖器65。第三十四實(shí)施例的緩沖器65在驅(qū)動(dòng)波形上對(duì)應(yīng)于第二 十五實(shí)施例的緩沖器。
圖102例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。
例示在圖102中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖84中的各自驅(qū)動(dòng)波形。 依照本發(fā)明的第三十四實(shí)施例，也在兩個(gè)值VDD和VSS1之間給出設(shè)置 脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振幅的每一正如前面討論過(guò)的那樣，第三十四實(shí)施例的緩沖器65在結(jié)構(gòu)上與第三十
三實(shí)施例的緩沖器65的相同之處在于省去了薄膜晶體管P53。因此，重置脈 沖到低電平的下降沿之后緩沖器65的操作相對(duì)于第三十三實(shí)施例的緩沖器 65的操作保持不變。
如下的討論將注意力集中在從設(shè)置脈沖到低電平的下降沿到重置脈沖到 低電平的下降沿的間隔內(nèi)的操作上。
當(dāng)設(shè)置脈沖下降到低電平時(shí)，薄膜晶體管P33和P36變成導(dǎo)通的。
如圖102所示，作出響應(yīng)，節(jié)點(diǎn)B上的電壓下降而節(jié)點(diǎn)C上的電壓上升 到高電源電壓VDD。
第三十四實(shí)施例的緩沖器65在薄膜晶體管P33的柵極側(cè)不包括自舉電 路。正好在設(shè)置脈沖到低電平的下降沿之后節(jié)點(diǎn)B上的電壓只下降到由 VSS1 -Vth(P33)決定的 <氐電平。
節(jié)點(diǎn)A響應(yīng)節(jié)點(diǎn)B到低電平的電壓下降的自舉操作使節(jié)點(diǎn)F上的電壓下 降到第三4氐電源電壓VSS3 。
第三低電源電壓VSS3滿足(VSS3-VSSl<Vth(P41))。薄膜晶體管P41 因此變成導(dǎo)通的，從而如圖102所示，將第一低電源電壓VSS1供應(yīng)給節(jié)點(diǎn)B。
當(dāng)設(shè)置脈沖從低電平上升到高電平時(shí)，薄膜晶體管P41使節(jié)點(diǎn)B保持在 低電源電壓VSS1上。在節(jié)點(diǎn)B處在低電平上的同時(shí)，薄膜晶體管P38將節(jié) 點(diǎn)C固定在高電源電壓VDD上。
如上所述，其部件數(shù)較少的第三十四實(shí)施例的緩沖器65提供了與第三十 三實(shí)施例的那些相同的操作和優(yōu)點(diǎn)。
第三十五實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第三十 五實(shí)施例。
圖103例示了本發(fā)明的第三十五實(shí)施例的緩沖器65。在圖103中，將相 同標(biāo)號(hào)指定給與例示在圖85中的那些相同的元件。
第三十五實(shí)施例的緩沖器65具有與第三十二實(shí)施例相同的電路結(jié)構(gòu)，但 在第一和第二輸入級(jí)上進(jìn)行電平移動(dòng)。
形成第一和第二輸入級(jí)的自舉電路的薄膜晶體管P52和P53的柵極分別 與第二低電源電壓VSS2 OVSS1)連接，對(duì)于這種布置，設(shè)置脈沖和重置脈沖的每一個(gè)具有較小振幅，和前部的功耗甚至更小。
自舉輔助電容Cb31、 Cb32和Cb33分別與第一和第二輸入級(jí)和第一輸出 級(jí)連接。如果薄膜晶體管P31、 P33和P35具有足夠大的柵極電容，就不安裝 自舉輔助電容Cb31、 Cb32和Cb33的任何一個(gè)。第三十五實(shí)施例的緩沖器 65在驅(qū)動(dòng)波形上對(duì)應(yīng)于第二十六實(shí)施例的緩沖器65。
下面參照?qǐng)D104描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓 狀態(tài)的關(guān)系。例示在圖104中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖86中的各自驅(qū)動(dòng)波 形。
依照本發(fā)明的第三十五實(shí)施例，也在兩個(gè)值VDD和VSS2 (>VSS1)之 間給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào) ^展幅的每一個(gè)。
在設(shè)置脈沖下降到低電平的時(shí)刻，第 一輸入級(jí)上的節(jié)點(diǎn)D下降到低電平。 然后，薄膜晶體管P33變成導(dǎo)通的，如圖104所示，使節(jié)點(diǎn)B上的電壓下降。
隨著節(jié)點(diǎn)B上的電壓下降，如圖104所示，薄膜晶體管P33的棚-極電壓 (節(jié)點(diǎn)D上的電壓)下降了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。如果電壓下降之后的電壓Vd滿足Vd-VSSKVth(P33)，如圖104所示， 節(jié)點(diǎn)B上的電壓隨著薄膜晶體管P33導(dǎo)通而變成低電源電壓VSS1。
當(dāng)節(jié)點(diǎn)B像上述那樣下降到低電源電壓VSS1時(shí)，節(jié)點(diǎn)A也下降到低電 平。薄膜晶體管P31和P39變成導(dǎo)通的，如圖104所示，使輸出端OUT上的 電壓和節(jié)點(diǎn)F上的電壓下降。
隨著輸出端OUT和節(jié)點(diǎn)F上的電壓下降，如圖104所示，節(jié)點(diǎn)A上的 電壓下降了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓下降之后的電壓Va滿足Va-VSSl<Vth(P31)，如圖104所示， 輸出端OUT上的電壓隨著薄膜晶體管P31導(dǎo)通而變成低電源電壓VSS1 。
電壓下降之后的電壓Va滿足Va-VSS3-Vth(P39)的條件。如圖104所示， 節(jié)點(diǎn)F上的電壓隨著薄膜晶體管P39導(dǎo)通而變成第三低電源電壓VSS3。
第三低電源電壓VSS3滿足VSS3-VSSKVth(P41)。
因此，薄膜晶體管P41變成導(dǎo)通的，從而將低電源電壓VSS1供應(yīng)給節(jié) 點(diǎn)B。.
薄膜晶體管P36也隨著設(shè)置脈沖處在低電平上而導(dǎo)通。因此，如圖104 所示，形成輸出級(jí)的薄膜晶體管P32的柵極電壓(節(jié)點(diǎn)C上的電壓) 一皮控制成高電源電壓VDD。
然后，設(shè)置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦
合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和C。
如圖104所示，經(jīng)由節(jié)點(diǎn)F將第三低電源電壓VSS3供應(yīng)給薄膜晶體管 P41的柵極。由于這個(gè)原因，如圖104所示，保持導(dǎo)通的薄膜晶體管P41使 節(jié)點(diǎn)B上的電壓固定在^^電源電壓VSS1上。
即使在設(shè)置脈沖上升到高電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在 與設(shè)置脈沖處在低電平上時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在低電源電壓VSS1上，如圖104所示，保持 導(dǎo)通的薄膜晶體管P38持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管P32的斷開(kāi)操作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在低電源電壓VSS1的同時(shí)一直保持著。更具 體地說(shuō)，使節(jié)點(diǎn)C保持在高電源電壓VDD上，直到重置脈沖隨后轉(zhuǎn)變成低 電平。其結(jié)果是，使薄膜晶體管P32的漏電流最小。
節(jié)點(diǎn)B偏置在低電源電壓VSS1上意味著薄膜晶體管P51處在截止?fàn)顟B(tài)。 如圖104所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。由于這 個(gè)原因，如圖104所示，低電源電壓VSS1持續(xù)出現(xiàn)在第一輸出級(jí)的輸出端 OUT上。
當(dāng)在圖104中的輸入端INr上重置脈沖從高電平轉(zhuǎn)變成低電平時(shí)，薄膜 晶體管P35變成導(dǎo)通的。如圓104所示，節(jié)點(diǎn)C上的電壓下降。隨著節(jié)點(diǎn)C 上的電壓下降，如圖104所示，薄膜晶體管P35的柵極電壓(節(jié)點(diǎn)E上的電 壓)下降了響應(yīng)累積在自舉輔助電容Cb33上的電荷的電壓偏移。電壓下降之 后的所得電壓是Ve。如果電壓Ve滿足Ve-VSSKVth(P35)的條件，如圖104 所示，節(jié)點(diǎn)C隨著薄膜晶體管P35導(dǎo)通而達(dá)到^氐電源電壓VSS1。
當(dāng)節(jié)點(diǎn)C下降到低電源電壓VSS1時(shí)，薄膜晶體管P32和P40變成導(dǎo)通 的。然后，如圖104所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓上升到高電 源電壓VDD。
在重置脈沖保持在低電平上的同時(shí)，薄膜晶體管P34保持導(dǎo)通。如圖104 所示，節(jié)點(diǎn)B上的電壓因此被控制成高電源電壓VDD。形成第一輸出級(jí)的薄 膜晶體管P31的柵極電壓(節(jié)點(diǎn)A上的電壓)也上升到高電源電壓VDD。然后，重置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，重置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
盡管節(jié)點(diǎn)C仍然保持低電平，但如圖104所示，它的電壓從低電源電壓
VSS1上升到電壓Vc2。
節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD〈Vth(P32)的條件。薄膜晶體管P32 持續(xù)導(dǎo)通，并如圖104所示，輸出端OUT上的電壓保持在高電源電壓VDD 上。節(jié)點(diǎn)C上的電壓Vc2還滿足Vc2-VDD〈Vth(P40)的條件。薄膜晶體管P40 因此持續(xù)導(dǎo)通，并如圖104所示，節(jié)點(diǎn)F上的電壓保持在高電源電壓VDD
上。 ，
此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD<Vth(P37)。薄膜晶體管P37
因此變成導(dǎo)通的，并且持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)B。
如圖104所示，這意味著節(jié)點(diǎn)B對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏
感(意味著薄膜晶體管P31的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直保持著。更具體地說(shuō)，
使節(jié)點(diǎn)B保持高電源電壓VDD，直到設(shè)置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是，
使薄膜晶體管P31的漏電流最小。
如此構(gòu)成的緩沖器65提供了與第二十三實(shí)施例的緩沖器65的那些相同
的操作和優(yōu)點(diǎn)。
此外，第三十五實(shí)施例的緩沖器65使設(shè)置脈沖和重置脈沖每一個(gè)的信號(hào) 振幅小于輸出脈沖的信號(hào)振幅。由于這個(gè)原因，使前部(譬如，移位寄存器) 的功耗減小到小于其它實(shí)施例的功耗。
第三十六實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第三十
六實(shí)施例。
圖105例示了本發(fā)明的第三十六實(shí)施例的緩沖器65。在圖105中，將相 同標(biāo)號(hào)指定給與例示在圖97中的那些相同的元件。
第三十六實(shí)施例的緩沖器65具有在第一輸出級(jí)上進(jìn)行電平移動(dòng)的電路 結(jié)構(gòu)。
將低電源電壓VSS1只供應(yīng)給輸出級(jí)的最后部分中的薄膜晶體管P31和 P32,而將第二低電源電壓VSS2 (>VSS1 )供應(yīng)給安排在前部的薄膜晶體管。 利用這種布置，設(shè)置脈沖和重置脈沖的每一個(gè)具有較小的振幅，并且使緩沖器65的功耗甚至更小。第三十六實(shí)施例的緩沖器65在驅(qū)動(dòng)波形上對(duì)應(yīng)于第
二十七實(shí)施例的緩沖器65。
下面參照?qǐng)D106描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓 狀態(tài)的關(guān)系。例示在圖106中的驅(qū)動(dòng)波形分別對(duì)應(yīng)于例示在圖88中的各自驅(qū) 動(dòng)波形。
依照本發(fā)明的第三十六實(shí)施例，如圖106所示，在兩個(gè)值VDD和VSS2 (>VSS1 )之間給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端 INr)的信號(hào)振幅的每一個(gè)。
在設(shè)置脈沖下降到低電平的時(shí)刻，第 一輸入級(jí)上的節(jié)點(diǎn)D下降到^f氐電平。 然后，薄膜晶體管P33變成導(dǎo)通的，如圖106所示，使節(jié)點(diǎn)B上的電壓下降。
隨著節(jié)點(diǎn)B上的電壓下降，如圖106所示，薄膜晶體管P33的柵極電壓 (節(jié)點(diǎn)D上的電壓)下降了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。如果電壓下降之后的電壓Vd滿足Vd-VSS2<Vth(P33),如圖106所示， 節(jié)點(diǎn)B上的電壓隨著薄膜晶體管P33導(dǎo)通而變成第二低電源電壓VSS2。
當(dāng)節(jié)點(diǎn)B像上述那樣下降到第二低電源電壓VSS2時(shí)，節(jié)點(diǎn)A也下降到 低電平。薄膜晶體管P31和P39變成導(dǎo)通的，如圖106所示，使輸出端OUT 上的電壓和節(jié)點(diǎn)F上的電壓下降。
隨著輸出端OUT和節(jié)點(diǎn)F上的電壓下降，如圖106所示，節(jié)點(diǎn)A上的 電壓下降了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓下降之后的電壓Va滿足Va-VSSl<Vth(P31),如圖106所示， 輸出端OUT上的電壓隨著薄膜晶體管P31導(dǎo)通而變成低電源電壓VSS1。換 句話說(shuō)，進(jìn)行了脈沖振幅的改變。
電壓下降之后的電壓Va滿足Va-VSS3〈Vth(P39)的條件。如圖106所示， 節(jié)點(diǎn)F上的電壓隨著薄膜晶體管P39導(dǎo)通而變成第三低電源電壓VSS3。
第三4氐電源電壓VSS3滿足VSS3-VSSKVth(P41)。
j衣照第三十六實(shí)施例，滿足VSS3-VSSKVth(P41)的條件，并且使薄膜晶 體管P41變成導(dǎo)通的。因此，薄膜晶體管P41將第二低電源電壓VSS2供應(yīng) 給節(jié)點(diǎn)B。
薄膜晶體管P36也隨著設(shè)置脈沖處在低電平上而導(dǎo)通。如圖106所示， 形成輸出級(jí)的薄膜晶體管P32的柵極電壓(節(jié)點(diǎn)C上的電壓)因此被控制成 高電源電壓VDD。然后，設(shè)置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，i殳置脈沖的電壓變化可以干^L節(jié)點(diǎn)B和C。
如圖106所示，經(jīng)由節(jié)點(diǎn)F將第三低電源電壓VSS3供應(yīng)給薄膜晶體管 P41的柵極。由于這個(gè)原因，保持導(dǎo)通的薄膜晶體管P41使節(jié)點(diǎn)B固定在第 二低電源電壓VSS2上。
即使在設(shè)置脈沖上升到高電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在 與設(shè)置脈沖處在低電平上時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在第二低電源電壓VSS2上，如圖106所示， 保持導(dǎo)通的薄膜晶體管P38持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管P32的斷開(kāi)操作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在第二低電源電壓VSS2上的同時(shí)一直保持著。 更具體地說(shuō)，使節(jié)點(diǎn)C保持在高電源電壓VDD上，直到重置脈沖隨后轉(zhuǎn)變 成低電平。其結(jié)果是，使薄膜晶體管P32的漏電流最小。
節(jié)點(diǎn)B偏置在第二低電源電壓VSS2上意味著薄膜晶體管P51處在截止 狀態(tài)。如圖106所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。 由于這個(gè)原因，如圖106所示，低電源電壓VSS1持續(xù)出現(xiàn)在第一輸出級(jí)的 輸出端OUT上。
當(dāng)在圖106中的輸入端INr上重置脈沖從高電平轉(zhuǎn)變成低電平時(shí)，薄膜 晶體管P35變成導(dǎo)通的。如圖106所示，節(jié)點(diǎn)C上的電壓下降。隨著節(jié)點(diǎn)C 上的電壓下降，如圖106所示，薄膜晶體管P35的柵極電壓(節(jié)點(diǎn)E上的電 壓)下降了響應(yīng)累積在自舉輔助電容Cb33上的電荷的電壓偏移。電壓下降之 后的所得電壓是Ve。如果電壓Ve滿足Ve-VSS2〈Vth(P35)的條件，如圖106 所示，節(jié)點(diǎn)C隨著薄膜晶體管P35導(dǎo)通而達(dá)到第二低電源電壓VSS2。
當(dāng)節(jié)點(diǎn)C下降到第二低電源電壓VSS2時(shí)，薄膜晶體管P32和P40變成 導(dǎo)通的。然后，如圖106所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓上升到 高電源電壓VDD。
在重置脈沖保持在低電平上的同時(shí)，薄膜晶體管P34保持導(dǎo)通。如圖106 所示，節(jié)點(diǎn)B上的電壓因此被控制成高電源電壓VDD。形成第一輸出級(jí)的薄 膜晶體管P31的柵極電壓(節(jié)點(diǎn)A上的電壓)也上升到高電源電壓VDD。
然后，重置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦合效應(yīng)，重置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和節(jié)點(diǎn)C。
盡管節(jié)點(diǎn)C仍然保持低電平，但如圖106所示，它的電壓從第二低電源 電壓VSS2上升到電壓Vc2。
節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD〈Vth(P32)的條件。薄膜晶體管P32 持續(xù)導(dǎo)通，并如圖106所示，輸出端OUT上的電壓保持在高電源電壓VDD
因此持續(xù)導(dǎo)通，并如圖106所示，節(jié)點(diǎn)F上的電壓保持在高電源電壓VDD 上。
此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD<Vth(P37)。薄膜晶體管P37 因此變成導(dǎo)通的，并且持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)B。
如圖106所示，這意^未著節(jié)點(diǎn)B對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不壽丈 感(意味著薄膜晶體管P31的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直保持著。更具體地說(shuō)， 使節(jié)點(diǎn)B保持高電源電壓VDD,直到設(shè)置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是， 使薄膜晶體管P31的漏電流最小。
第二十七實(shí)施例的緩沖器65不僅降低了設(shè)置脈沖和重置脈沖每一個(gè)的 信號(hào)振幅，而且降低了除最后輸出級(jí)之外緩沖器65的其余級(jí)內(nèi)信號(hào)的信號(hào)振 幅。由于這個(gè)原因，不僅比其它實(shí)施例更多地減小了前部(譬如，移位寄存 器)消耗的功率，而且比其它實(shí)施例更多地減小了緩沖器65消耗的功率。
第三十七實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第三十 七實(shí)施例。
圖107例示了作為本發(fā)明的第三十七實(shí)施例的緩沖器65。在圖107中， 將相同標(biāo)號(hào)指定給與例示在圖97中的那些相同的元件。
第三十七實(shí)施例的緩沖器65具有第三十六實(shí)施例的電路結(jié)構(gòu)，但從中移 去了薄膜晶體管P53。更具體地說(shuō)，第三十七實(shí)施例的緩沖器65在第二輸入 級(jí)上不含自舉電路。利用這種布置，緩沖器65具有比第三十六實(shí)施例少的部 件數(shù)。第三十七實(shí)施例的緩沖器65在驅(qū)動(dòng)波形上對(duì)應(yīng)于第二十八實(shí)施例的緩 沖器65。
圖108例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。例示在圖108中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖90中的各自驅(qū)動(dòng)波形。依照本發(fā)明的第三十七實(shí)施例，在兩個(gè)值VDD和VSS2 (〉VSS1 )之間 給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振 幅的每一個(gè)。
參照?qǐng)D108,在設(shè)置脈沖到低電平的下降沿到重置脈沖到低電平的下降 沿的間隔內(nèi)，第三十七實(shí)施例的緩沖器65的操作相對(duì)于第三十六實(shí)施例的緩 沖器65的操作保持不變。
下面描述從重置脈沖的下降沿開(kāi)始第三十七實(shí)施例的緩沖器65的操作。 當(dāng)重置脈沖從高電平下降到低電平時(shí)，薄膜晶體管P34和P35變成導(dǎo)通的。
如圖108所示，作出響應(yīng)，節(jié)點(diǎn)B上升到高電源電壓VDD，而節(jié)點(diǎn)C 上的電壓下降。節(jié)點(diǎn)C上的電壓是比第二低電源電壓VSS2高薄膜晶體管P35 的閾電壓Vth(P35)的電壓。更具體地-說(shuō)，節(jié)點(diǎn)C上的電壓下降到 VSS2-Vth(P35)。
低電平(VSS2-Vth(P35))滿足如下三個(gè)條件
VSS2-Vth(P35)陽(yáng)VDD<Vth(P32)，
VSS2-Vth(P35)-VDD〈Vth(P37),和
VSS2-Vth(P35)-VDD〈Vth(P40)。
一般說(shuō)來(lái)，脈沖振幅(VSS2-VDD)充分大于閾電壓值Vth，和上面三個(gè) 條件都得到滿足。
當(dāng)節(jié)點(diǎn)C下降到低電平時(shí)，薄膜晶體管P32變成導(dǎo)通的，并如圖108所 示，輸出端OUT上的電壓上升到高電源電壓VDD。此外，薄膜晶體管P40 變成導(dǎo)通，如圖108所示，使節(jié)點(diǎn)F上升到高電源電壓VDD。
如圖108所示，變成導(dǎo)通的薄膜晶體管P34將節(jié)點(diǎn)B上的電壓控制成高 電源電壓VDD。其結(jié)果是，如圖108所示，節(jié)點(diǎn)A上的電壓也被控制成高電 源電壓VDD。
重置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖108所示， 由于薄膜晶體管P35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡 管節(jié)點(diǎn)C仍然保持低電平，但如圖108所示，它的電壓上升到電壓Vc2。
電壓Vc2滿足如下三個(gè)條件
Vc2-VDD<Vth(P32)，
Vc2-VDD〈Vth(P37),和Vc2-VDD<Vth(P40)。
只要滿足這三個(gè)條件，薄膜晶體管P32、 P37和P40就持續(xù)保持導(dǎo)通。 更具體地說(shuō)，薄膜晶體管P32使高電源電壓VDD持續(xù)供應(yīng)給輸出端 OUT。
薄膜晶體管P37使高電源電壓VDD持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了 重置脈沖的電壓變化經(jīng)由薄膜晶體管P34干擾節(jié)點(diǎn)A。薄膜晶體管P31不受 斷開(kāi)操作點(diǎn)的漂移影響。 .
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi) 一直 保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在高電源電壓VDD上，直到設(shè) 置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是，使薄膜晶體管P31的漏電流最小。
如上所述，甚至具有更少部件數(shù)的第三十七實(shí)施例的緩沖器65也提供了 與第三十六實(shí)施例的緩沖器65的那些相同的操作和優(yōu)點(diǎn)。
第三十八實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第三十 7\實(shí)施例。
圖109例示了作為本發(fā)明的第三十八實(shí)施例的緩沖器65。在圖109中， 將相同標(biāo)號(hào)指定給與例示在圖105中的那些相同的元件。
第三十八實(shí)施例的緩沖器65具有與第三十七實(shí)施例相同的電路結(jié)構(gòu)，但 從中移去了薄膜晶體管P52。更具體地說(shuō)，第三十八實(shí)施例的緩沖器65具有 第三十六實(shí)施例的電路結(jié)構(gòu)，但從它的第一和第二輸入級(jí)中移去了自舉電路。 這樣，本發(fā)明的第三十八實(shí)施例提供了具有比第三十七實(shí)施例的緩沖器65少 的部件數(shù)的緩沖器65。第三十八實(shí)施例的緩沖器65在驅(qū)動(dòng)波形上對(duì)應(yīng)于第 二十九實(shí)施例的緩沖器65。
圖110例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的 關(guān)系。
例示在圖110中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖92中的各自驅(qū)動(dòng)波形。 依照本發(fā)明的第三十八實(shí)施例，在兩個(gè)值VDD和VSS2 (>VSS1)之間
給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端INr)的信號(hào)振
幅的每一個(gè)。
正如前面討論過(guò)的那樣，第三十八實(shí)施例的緩沖器65在結(jié)構(gòu)上與第三十 七實(shí)施例的緩沖器65的相同之處在于省去了薄膜晶體管P53。因此，重置脈沖到低電平的下降沿之后緩沖器65的操作相對(duì)于第三十七實(shí)施例的緩沖器 65的操作保持不變。
如下的討論將注意力集中在從設(shè)置脈沖到低電平的下降沿到重置脈沖到 4氐電平的下降沿的間隔內(nèi)的操作上。
當(dāng)設(shè)置脈沖下降到低電平時(shí)，薄膜晶體管P33和P36變成導(dǎo)通的。
如圖110所示，作出響應(yīng)，節(jié)點(diǎn)B上的電壓下降而節(jié)點(diǎn)C上的電壓上升 到高電源電壓VDD。
第三十八實(shí)施例的緩沖器65在薄膜晶體管P33的柵極側(cè)不包括自舉電 路。正好在設(shè)置脈沖到低電平的下降沿之后節(jié)點(diǎn)B上的電壓只下降到由 VSS2-Vth(P33)決定的低電平。
當(dāng)節(jié)點(diǎn)B下降到低電平時(shí)，輸出端OUT上的電壓也下降到低電平。節(jié) 點(diǎn)A的自舉操作使節(jié)點(diǎn)F上的電壓下降到第三低電源電壓VSS3。
電壓下降之后的第三低電源電壓VSS3滿足VSS3-VSS2〈Vth(P41)的條 件。薄膜晶體管P41因此變成導(dǎo)通的，從而如圖110所示，將第二低電源電 壓VSS2供應(yīng)給節(jié)點(diǎn)B。
當(dāng)設(shè)置脈沖從低電平上升到高電平時(shí)，薄膜晶體管P41使節(jié)點(diǎn)B保持在 低電源電壓VSS2上。在節(jié)點(diǎn)B處在低電平上的同時(shí)，薄膜晶體管P38將節(jié) 點(diǎn)C固定在高電源電壓VDD上。
如上所述，其部件數(shù)較少的第三十八實(shí)施例的緩沖器65提供了與第三十 七實(shí)施例的那些相同的操作和優(yōu)點(diǎn)。
第三十九實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第三十 九實(shí)》包例。
圖111例示了本發(fā)明的第三十九實(shí)施例的緩沖器65。在圖111中，將相 同標(biāo)號(hào)指定給與例示在圖99中的那些相同的元件。
第三十九實(shí)施例的緩沖器65具有第三十三實(shí)施例的電路結(jié)構(gòu)，但在第一 秀命入纟及上進(jìn)4亍電平移動(dòng)。
形成第二輸入級(jí)的薄膜晶體管P35的主電極和形成第一輸入級(jí)的薄膜晶 體管P52的柵極之一與第二低電源電壓VSS2(>VSS1 )連接。利用這種布置， 設(shè)置脈沖和重置脈沖的每一個(gè)具有較小的振幅，和緩沖器65的前部消耗比第 三十三實(shí)施例的緩沖器65小的功耗。第三十九實(shí)施例的緩沖器65在驅(qū)動(dòng)波形上對(duì)應(yīng)于第三十實(shí)施例的緩沖器65。
圖112例示了設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓狀態(tài)的
關(guān)系。例示在圖112中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖94中的各自驅(qū)動(dòng)波形。
依照本發(fā)明的第三十九實(shí)施例，如圖112所示，也在兩個(gè)值VDD和VSS2 (>VSS1 )之間給出設(shè)置脈沖(輸入端INs)的信號(hào)振幅和重置脈沖(輸入端 INr)的信號(hào)振幅的每一個(gè)。
在設(shè)置脈沖下降到低電平的時(shí)刻，第 一輸入級(jí)上的節(jié)點(diǎn)D下降到低電平。 然后，薄膜晶體管P33變成導(dǎo)通的，如圖112所示，使節(jié)點(diǎn)B上的電壓下降。
隨著節(jié)點(diǎn)B上的電壓下降，如圖112所示，薄膜晶體管P33的柵極電壓 (節(jié)點(diǎn)D上的電壓)下降了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。如果電壓下降之后的電壓Vd滿足Vd-VSSKVth(P33),如圖112所示， 節(jié)點(diǎn)B上的電壓隨著薄膜晶體管P33導(dǎo)通而變成低電源電壓VSS1。換句話 說(shuō)，進(jìn)行了脈沖振幅的改變。
當(dāng)節(jié)點(diǎn)B像上述那樣下降到低電源電壓VSS1時(shí)，節(jié)點(diǎn)A也下降到低電 平。薄膜晶體管P31和P39變成導(dǎo)通的，如圖112所示，使輸出端OUT上的 電壓和節(jié)點(diǎn)F上的電壓下降。
隨著輸出端OUT和節(jié)點(diǎn)F上的電壓下降，如圖112所示，節(jié)點(diǎn)A上的 電壓下降了響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。
如果電壓下降之后的電壓Va滿足Va-VSSl<Vth(P31)，如圖112所示， 輸出端OUT上的電壓隨著薄膜晶體管P31導(dǎo)通而變成低電源電壓VSS1。
電壓下降之后的電壓Va滿足Va-VSS3〈Vth(P39)的條件，并且如圖112 所示，節(jié)點(diǎn)F上的電壓隨著薄膜晶體管P39導(dǎo)通而變成第三低電源電壓VSS3。
第三低電源電壓VSS3被確定成滿足VSS3-VSSKVth(P41)的條件。
薄膜晶體管P41變成導(dǎo)通的，從而將低電源電壓VSS1供應(yīng)給節(jié)點(diǎn)B。
薄膜晶體管P36也隨著設(shè)置脈沖處在低電平上而導(dǎo)通。因此，如圖112 所示，形成輸出級(jí)的薄膜晶體管P32的柵極電壓(節(jié)點(diǎn)C上的電壓)被控制 成高電源電壓VDD。
然后，設(shè)置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化可以干擾節(jié)點(diǎn)B和C。
如圖112所示，經(jīng)由節(jié)點(diǎn)F將第三低電源電壓VSS3供應(yīng)給薄膜晶體管 P41的柵極。由于這個(gè)原因，如圖112所示，保持導(dǎo)通的薄膜晶體管P41使節(jié)點(diǎn)B上的電壓固定在低電源電壓VSS1上。這種電壓狀態(tài)是第三十九實(shí)施 例的特征。
即使在設(shè)置脈沖上升到高電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在
與設(shè)置脈沖處在低電平上時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在低電源電壓VSS1上，如圖112所示，保持 導(dǎo)通的薄膜晶體管P38持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管P32的斷開(kāi)才喿作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在低電源電壓VSS1的同時(shí)一直保持著。更具 體地說(shuō)，使節(jié)點(diǎn)C保持在高電源電壓VDD上，直到重置脈沖隨后轉(zhuǎn)變成低 電平。其結(jié)果是，使薄膜晶體管P32的漏電流最小。
節(jié)點(diǎn)B偏置在低電源電壓VSS1上意味著薄膜晶體管P51處在截止?fàn)顟B(tài)。 如圖U2所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。由于這 個(gè)原因，如圖112所示，低電源電壓VSS1持續(xù)出現(xiàn)在第一輸出級(jí)的輸出端 OUT上。
當(dāng)在圖112中的輸入端INr上重置脈沖從高電平轉(zhuǎn)變成低電平時(shí)，薄膜 晶體管P35變成導(dǎo)通的。如圖112所示，節(jié)點(diǎn)C上的電壓下降。節(jié)點(diǎn)C上的 電壓是比第二低電源電壓VSS2高薄膜晶體管P35的閾電壓值Vth(P35)的電 壓。更具體地i兌，節(jié)點(diǎn)C下降到VSS2-Vth(P35)。
低電平(VSS2-Vth(P35))滿足如下三個(gè)條件
VSS2-Vth(P35)-VDD<Vth(P32)，
VSS2-Vth(P35)-VDD<Vth(P37),和
VS S2-Vth(P3 5)-VDD〈Vth(P40)。
一4殳說(shuō)來(lái)，脈沖振幅(VSS2-VDD)充分大于閾電壓值Vth,和上面三個(gè)
條件都得到滿足。
當(dāng)節(jié)點(diǎn)C下降到低電平時(shí)，薄膜晶體管P32變成導(dǎo)通的，并如圖112所 示，輸出端OUT上的電壓上升到高電源電壓VDD。
重置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖112所示， 由于薄膜晶體管P35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡 管節(jié)點(diǎn)C仍然保持低電平，但如圖112所示，它的電壓上升到電壓Vc2。
電壓Vc2滿足如下三個(gè)條4牛20
Vc2-VDD<Vth(P32)， Vc2-VDD<Vth(P37),和 Vc2-VDD<Vth(P40)。
只要滿足這三個(gè)條件，薄膜晶體管P32、 P37和P40就持續(xù)保持導(dǎo)通。 更具體地說(shuō)，薄膜晶體管P32使高電源電壓VDD持續(xù)供應(yīng)給輸出端 OUT。
薄膜晶體管P37使高電源電壓VDD持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了 重置脈沖的電壓變化經(jīng)由薄膜晶體管P34干擾節(jié)點(diǎn)A。薄膜晶體管P31不受 斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi) 一直 保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在高電源電壓VDD上，直到設(shè) 置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是，使薄膜晶體管P31的漏電流最小。
第三十九實(shí)施例的緩沖器65以與第三十三實(shí)施例的緩沖器65相同的操 作方式操作，并且提供了與第三十三實(shí)施例的緩沖器65的那些相同的優(yōu)點(diǎn)。 第三十九實(shí)施例的緩沖器65使前部(譬如，移位寄存器)消耗較小功率地操 作。
第四十實(shí)施例
下面描述第二十三實(shí)施例的緩沖器65的一種變體作為本發(fā)明的第四十 實(shí)施例。
圖113例示了本發(fā)明的第四十實(shí)施例的緩沖器65。在圖113中，將相同 標(biāo)號(hào)指定給與例示在圖101中的那些相同的元件。
圖113與圖101的比較揭示了第四十實(shí)施例的緩沖器65在電路結(jié)構(gòu)上一 般類似于第三十四實(shí)施例的緩沖器65。
第三十四和第四十實(shí)施例之間的差異在于設(shè)置脈沖和重置脈沖在振幅上 小于第三十四實(shí)施例中的對(duì)應(yīng)物。更具體地說(shuō)，在第四十實(shí)施例中在VDD和 VSS2 (>VSS1)的兩個(gè)值上驅(qū)動(dòng)設(shè)置脈沖和重置脈沖。第四十實(shí)施例的緩沖 器65在驅(qū)動(dòng)波形上對(duì)應(yīng)于第三十一實(shí)施例的緩沖器65。
下面參照?qǐng)D114描述設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè)節(jié)點(diǎn)的電壓 狀態(tài)的關(guān)系。例示在圖114中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖96中的各自驅(qū)動(dòng)波 形。
依照本發(fā)明的第四十實(shí)施例，如圖114所示，也在兩個(gè)值VDD和VSS2(>VSS1 )之間給出設(shè)置脈沖(輸入端INS)的信號(hào)振幅和重置脈沖(輸入端
INr)的信號(hào)振幅的每一個(gè)。
在設(shè)置脈沖下降到低電平的時(shí)刻，薄膜晶體管P33和P36變成導(dǎo)通的。
如圖114所示，作出響應(yīng)，節(jié)點(diǎn)B上的電壓下降而節(jié)點(diǎn)C上的電壓上升 到高電源電壓VDD。
第四十實(shí)施例的緩沖器65在薄膜晶體管P33的柵極側(cè)不包括自舉電路。 正好在設(shè)置脈沖到低電平的下降沿之后節(jié)點(diǎn)B上的電壓只下降到由 VSS2-Vth(P33)的條件決定的低電平。
當(dāng)節(jié)點(diǎn)B下降到低電平之后，輸出端OUT上的電壓也下降到低電平。 如圖114所示,節(jié)點(diǎn)A上的電壓下降到自舉電壓Va。由于自舉電壓Va滿足 Va-VSSKVth(P31)的條件，如圖114所示，輸出端OUT上的電壓下降到低電 源電壓VSS1。
電壓下降之后的電壓Va滿足Va-VSS3〈Vth(P39)的條件，并且如圖114 所示，節(jié)點(diǎn)F上的電壓隨著薄膜晶體管P39導(dǎo)通而變成第三低電源電壓VSS3。 如前所述，第三低電源電壓VSS3被確定成滿足VSS3-VSSKVth(P41)的條件。
薄膜晶體管P41變成導(dǎo)通的，從而將低電源電壓VSS1供應(yīng)給節(jié)點(diǎn)B。
薄膜晶體管P36也隨著設(shè)置脈沖處在低電平上而導(dǎo)通。因此，如圖114 所示，形成輸出級(jí)的薄膜晶體管P32的柵極電壓(節(jié)點(diǎn)C上的電壓)被控制 成高電源電壓VDD。
然后，設(shè)置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化可以千擾節(jié)點(diǎn)B和C。
如圖114所示，經(jīng)由節(jié)點(diǎn)F將由第三低電源電壓VSS3供應(yīng)給薄膜晶體 管P41的才冊(cè)才及。
由于這個(gè)原因，如圖114所示，保持導(dǎo)通的薄膜晶體管P41使節(jié)點(diǎn)B上 的電壓固定在低電源電壓VSS1上。這種電壓狀態(tài)是第四十實(shí)施例的特征。 即使在設(shè)置脈沖上升到高電平之后，節(jié)點(diǎn)A、 B和F上的電壓也保持在
與設(shè)置脈沖處在低電平上時(shí)相同的電平上。
由于節(jié)點(diǎn)B上的電壓保持在低電源電壓VSS1上，如圖114所示，保持 導(dǎo)通的薄膜晶體管P38持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)C。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜晶體管P32的斷開(kāi)操作點(diǎn)不漂移)。
這種電壓狀態(tài)在節(jié)點(diǎn)B處在低電源電壓VSS1的同時(shí)一直保持著。更具 體地說(shuō)，使節(jié)點(diǎn)C保持在高電源電壓VDD上，直到重置脈沖隨后轉(zhuǎn)變成低 電平。其結(jié)果是，使薄膜晶體管P32的漏電流最小。
節(jié)點(diǎn)B偏置在低電源電壓VSS1上意味著薄膜晶體管P51處在截止?fàn)顟B(tài)。 如圖114所示，在自舉電壓(即，Va)下，節(jié)點(diǎn)A保持在浮置狀態(tài)。由于這 個(gè)原因，如圖114所示，低電源電壓VSS1持續(xù)出現(xiàn)在第一輸出級(jí)的輸出端 OUT上。
當(dāng)在圖114中的輸入端INr上重置脈沖從高電平轉(zhuǎn)變成低電平時(shí)，薄膜 晶體管P35變成導(dǎo)通的。如圖114所示，節(jié)點(diǎn)C上的電壓下降。節(jié)點(diǎn)C上的 電壓是比第二低電源電壓VSS2高薄膜晶體管P35的閾電壓值Vth(P35)的電 壓。更具體地i兌，節(jié)點(diǎn)C下降到VSS2-Vth(P35)。
低電平(VSS2-Vth(P35))滿足如下三個(gè)條件
VSS2-Vth(P35)-VDD<Vth(P32)，
VSS2-Vth(P35)-VDD〈Vth(P37)，和
VSS2-Vth(P35)-VDD<Vth(P40)。
一般說(shuō)來(lái)，脈沖振幅(VSS2-VDD)充分大于閾電壓值Vth,和上面三個(gè)
條件都得到滿足。
當(dāng)節(jié)點(diǎn)C下降到低電平時(shí)，薄膜晶體管P32變成導(dǎo)通的，并如圖114所 示，輸出端OUT上的電壓上升到高電源電壓VDD。
然后，薄膜晶體管P40變成導(dǎo)通的，從而如圖114所示，使節(jié)點(diǎn)F上的 電壓上升到高電源電壓VDD。
如圖114所示，變成導(dǎo)通的薄膜晶體管P34將節(jié)點(diǎn)B上的電壓控制成高 電源電壓VDD。其結(jié)果是，如圖114所示，節(jié)點(diǎn)A也^皮控制成高電源電壓 VDD。
重置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，如圖114所示， 由于薄膜晶體管P35的電容耦合效應(yīng)，重置脈沖的電壓變化干擾節(jié)點(diǎn)C。盡 管節(jié)點(diǎn)C仍然保持低電平，但如圖114所示，它的電壓上升到電壓Vc2。
電壓Vc2滿足如下三個(gè)條件
Vc2-VDD〈Vth(P32),
Vc2-VDD<Vth(P37)，和Vc2-VDD<Vth(P40)。
只要滿足這三個(gè)條件，薄膜晶體管P32、 P37和P40就持續(xù)保持導(dǎo)通。 更具體地說(shuō)，薄膜晶體管P32使高電源電壓VDD持續(xù)供應(yīng)給輸出端 OUT。
薄膜晶體管P37使高電源電壓VDD持續(xù)供應(yīng)給節(jié)點(diǎn)B。這種布置防止了 重置脈沖的電壓變化經(jīng)由薄膜晶體管P34干擾節(jié)點(diǎn)A。薄膜晶體管P31不受 斷開(kāi)操作點(diǎn)的漂移影響。
上述的電壓狀態(tài)在節(jié)點(diǎn)C上的電壓保持在電壓Vc2上的整個(gè)間隔內(nèi)一直 保持著。更具體地說(shuō)，節(jié)點(diǎn)A上的電壓保持在高電源電壓VDD上，直到設(shè) 置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是，使薄膜晶體管P31的漏電流最小。
第四十實(shí)施例的緩沖器65以與第三十四實(shí)施例的緩沖器65相同的操作 方式操作，并且提供了與第三十四實(shí)施例的緩沖器65的那些相同的優(yōu)點(diǎn)。第 四十實(shí)施例的緩沖器65使前部(譬如，移位寄存器)消耗較小功率地操作。
第四十一實(shí)施例
在上面的描述中，緩沖器65接收一對(duì)設(shè)置和重置脈沖。可以實(shí)現(xiàn)接收數(shù) 對(duì)設(shè)置和重置脈沖的緩沖器。
這里考慮接收兩對(duì)設(shè)置和重置脈沖的緩沖器。
圖115例示了將第二十三實(shí)施例(圖79)的緩沖器的第一輸入級(jí)和第二 輸入級(jí)并聯(lián)的電路結(jié)構(gòu)。
圖115還例示了對(duì)于第一對(duì)設(shè)置和重置脈沖，分別對(duì)應(yīng)于薄膜晶體管 P33、 P34、 P35、 P36、 P52和P53的薄膜晶體管P331 、 P341、 P351、 P361、 P521和P531。
圖115還例示了對(duì)于第二對(duì)設(shè)置和重置脈沖，分別對(duì)應(yīng)于薄膜晶體管 P33、 P34、 P35、 P36、 P52和P53的薄膜晶體管P332、 P342、 P352、 P362、 P522和P532。
隨著兩對(duì)設(shè)置和重置脈沖輸入，所得緩沖器可以 一起改變輸出脈沖的脈 沖寬度和輸出脈沖的輸出定時(shí)。
如有必要，可以確定設(shè)置和重置脈沖的輸入次數(shù)。設(shè)置脈沖的輸入次數(shù) 不必等于重置脈沖的輸入次數(shù)。利用這樣的電路結(jié)構(gòu)，得出接收多個(gè)控制信 號(hào)(包括設(shè)置和重置脈沖)的多輸入緩沖器。
參照?qǐng)D115，形成第一和第二輸入級(jí)的P331和P332、 P341和P342、 P351和P352、和P361和P362相對(duì)于輸出端分別并聯(lián)。這些配對(duì)的一些或全部可 以串聯(lián)在兩個(gè)工作電源(譬如，VSS1和VDD)之間。
這里的電路結(jié)構(gòu)可應(yīng)用于其它實(shí)施例的任何一個(gè)。例如，如圖116所示， 第三十二實(shí)施例(圖97)的緩沖器65的第一和第二輸入級(jí)可以并聯(lián)。在圖 116中，自舉輔助電容Cb與每個(gè)級(jí)的輸出端連接。
參照?qǐng)D116，對(duì)于第一對(duì)設(shè)置和重置脈沖，薄膜晶體管P331、P341、P351、 P361、 P521和P531分別對(duì)應(yīng)于薄膜晶體管P33、 P34、 P35、 P36、 P52和P53。
參照?qǐng)D116,對(duì)于第二對(duì)設(shè)置和重置脈沖，薄膜晶體管P332、P342、P352、 P362、 P522和P532分別對(duì)應(yīng)于薄膜晶體管P33、 P34、 P35、 P36、 P52和P53。
第四十二實(shí)施例
在上面談到的每個(gè)實(shí)施例中，形成第一輸出級(jí)的薄膜晶體管P31的一個(gè) 主電極與低電源電壓VSS1連接。
取代供應(yīng)低電源電壓VSS1,可以連接脈沖信號(hào)線(提供任何控制脈沖的 信號(hào)線)。
圖117例示了將控制脈沖Vpulse供應(yīng)給形成第二十三實(shí)施例的輸出級(jí)的 薄膜晶體管P31的電路結(jié)構(gòu)。
圖118還例示了在該電路結(jié)構(gòu)中設(shè)置脈沖和重置脈沖的電壓狀態(tài)與每個(gè) 節(jié)點(diǎn)的電壓狀態(tài)的關(guān)系。
圖118進(jìn)一步例示了輸入端INs上的設(shè)置脈沖、和輸入端INr上的重置 脈沖的電壓狀態(tài)。
圖118還例示了薄膜晶體管P33的4冊(cè)極(節(jié)點(diǎn)D)的電壓狀態(tài)。
圖118進(jìn)一步例示了薄膜晶體管P35的柵極(節(jié)點(diǎn)E)、與第一輸入級(jí)的 輸出端連接的控制線(節(jié)點(diǎn)B)、與第二輸出級(jí)的輸出端連接的控制線(節(jié)點(diǎn) F)、薄膜晶體管P31的柵極(節(jié)點(diǎn)A)、與第二輸入級(jí)的輸出端連接的控制線 (節(jié)點(diǎn)C )、和第一輸出級(jí)的輸出端OUT的電壓狀態(tài)。
圖118進(jìn)一步例示了供應(yīng)纟M言號(hào)線的控制脈沖Vpulse。
下面討論從設(shè)置脈沖的下降沿開(kāi)始的操作。
在設(shè)置脈沖下降到低電平(第一低電源電壓VSS1)的時(shí)刻，第一輸入級(jí) 上的節(jié)點(diǎn)D下降到低電平。然后，薄膜晶體管P33變成導(dǎo)通的，如圖118所 示，^f吏節(jié)點(diǎn)B上的電壓下降。
隨著節(jié)點(diǎn)B上的電壓下降，如圖118所示，薄膜晶體管P33的柵極電壓(節(jié)點(diǎn)D上的電壓)下降了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓 偏移。電壓下降之后的電壓是Vd。如果電壓Vd滿足Vd-VSSKVth(P33),如 圖118所示，節(jié)點(diǎn)B上的電壓隨著薄膜晶體管P33導(dǎo)通而變成低電源電壓 VSS1。
當(dāng)節(jié)點(diǎn)B像上述那樣下降到第一低電源電壓VSS1時(shí)，如圖118所示， 節(jié)點(diǎn)A也下降到由VSS1-Vth(P51)決定的低電平。
由于供應(yīng)給脈沖信號(hào)線的控制脈沖Vpulse的電壓是高電源電壓VDD, 如圖118所示，輸出端OUT的電壓相對(duì)于高電源電壓VDD保持不變。
節(jié)點(diǎn)A上的電壓使薄膜晶體管P39變成導(dǎo)通的。節(jié)點(diǎn)F上的電壓是 VSS1-Vth(P5 l)-Vth(P39)。
節(jié)點(diǎn)F上的電壓使薄膜晶體管P41變成導(dǎo)通的，并且將低電源電壓VSS1 供應(yīng)給節(jié)點(diǎn)B。
在設(shè)置脈沖保持在低電平上的同時(shí)，薄膜晶體管P36保持導(dǎo)通。因此， 如圖118所示，薄膜晶體管P32的柵極電壓(節(jié)點(diǎn)C上的電壓)被控制成高 電源電壓VDD。
然后，設(shè)置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化干擾節(jié)點(diǎn)B和C。
保持導(dǎo)通的薄膜晶體管P41持續(xù)地將低電平電壓供應(yīng)給節(jié)點(diǎn)B。因此， 設(shè)置脈沖的電壓變化引起的千擾的效果是臨界的。
由于節(jié)點(diǎn)B上的電壓保持在低電源電壓VSS1上，保持導(dǎo)通的薄膜晶體 管P38持續(xù)地將節(jié)點(diǎn)C固定在高電源電壓VDD上。這意味著節(jié)點(diǎn)C對(duì)響應(yīng) 設(shè)置脈沖的電壓變化的干擾不敏感。其結(jié)果是，薄膜晶體管P32的斷開(kāi)操作 點(diǎn)不漂移。
這種電壓狀態(tài) 一 直保持到重置脈沖隨后轉(zhuǎn)變成低電平。 依照第四十二實(shí)施例，如圖118所示，在設(shè)置脈沖到高電源電壓VDD的 上升沿定時(shí)之后，將其低電平等于低電源電壓VSS1的控制脈沖Vpulse輸入 脈沖信號(hào)線中?？刂泼}沖Vpulse包括兩個(gè)子脈沖。第一子脈沖具有垂直下降 沿接著垂直上升沿的脈沖形狀。第二子脈沖具有接著傾斜上升沿的垂直下降 沿。薄膜晶體管P31響應(yīng)控制脈沖Vpulse變成導(dǎo)通的，從而使輸出端OUT 上的電壓下降。隨著輸出端OUT上的電壓下降，如圖118所示，薄膜晶體管 P31的柵極電壓(節(jié)點(diǎn)A上的電壓)下降了響應(yīng)累積在自舉輔助電容Cb32上的電荷的電壓偏移。如果電壓下降之后的電壓Va滿足Va-VSSl<Vth(P31)， 如圖118所示，輸出端OUT上的電壓隨著薄膜晶體管P31導(dǎo)通而變成低電源 電壓VSS1。
隨著節(jié)點(diǎn)A上的電壓下降，節(jié)點(diǎn)F上的電壓下降到Va-Vth(P39)。電壓下 降之后的電壓足以使薄膜晶體管P41變成導(dǎo)通的。
當(dāng)在圖118中的輸入端INr上重置脈沖從高電平轉(zhuǎn)變成低電平時(shí)，薄膜 晶體管P35變成導(dǎo)通的。如圖118所示，節(jié)點(diǎn)C上的電壓下降。隨著節(jié)點(diǎn)C 上的電壓下降，如圖118所示，薄膜晶體管P35的柵極電壓(節(jié)點(diǎn)E上的電 壓)下降了響應(yīng)累積在自舉輔助電容Cb33上的電荷的電壓偏移。電壓下降之 后的所得電壓是Ve。如果電壓Ve滿足Ve-VSSKVth(P35)的條件，如圖118 所示，節(jié)點(diǎn)C隨著薄膜晶體管P35導(dǎo)通而達(dá)到低電源電壓VSS1。
當(dāng)節(jié)點(diǎn)C下降到低電源電壓VSS1時(shí)，薄膜晶體管P32和P40變成導(dǎo)通 的。然后，如圖118所示，輸出端OUT的電壓和節(jié)點(diǎn)F上的電壓上升到高電 源電壓VDD。
在重置脈沖保持在低電平上的同時(shí)，薄膜晶體管P34保持導(dǎo)通。因此， 如圖118所示，節(jié)點(diǎn)B上的電壓^I皮控制成高電源電壓VDD。形成第一輸出級(jí) 的薄膜晶體管P31的柵極(節(jié)點(diǎn)A上的電壓)也上升到高電源電壓VDD。然 后，重置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦合效應(yīng)， 重置脈沖的電壓變化干擾節(jié)點(diǎn)C。
盡管節(jié)點(diǎn)C仍然保持低電平，但如圖118所示，它的電壓從低電源電壓 VSS1上升到電壓Vc2。
節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD〈Vth(P32)的條件。薄膜晶體管P32 持續(xù)導(dǎo)通，并如圖118所示，輸出端OUT上的電壓保持在高電源電壓VDD 上。
此外，節(jié)點(diǎn)C上的電壓Vc2滿足Vc2-VDD<Vth(P37)。薄膜晶體管P37 因此變成導(dǎo)通的，并且持續(xù)地將高電源電壓VDD供應(yīng)給節(jié)點(diǎn)B 。
這意味著節(jié)點(diǎn)C對(duì)響應(yīng)設(shè)置脈沖的電壓變化的干擾不敏感(意味著薄膜 晶體管P31的斷開(kāi)操作點(diǎn)不漂移)。
上述電壓狀態(tài)在節(jié)點(diǎn)C處在電壓Vc2的同時(shí)一直^f呆持著。更具體地-說(shuō)， 使節(jié)點(diǎn)B保持高電源電壓VDD,直到設(shè)置脈沖隨后轉(zhuǎn)變成低電平。其結(jié)果是， 使薄膜晶體管P31的漏電流最小。利用上述電路結(jié)構(gòu)，如圖118所示，與供應(yīng)給脈沖信號(hào)線的控制脈沖
Vpulse下降到低電源電壓VSS1的定時(shí)同步地執(zhí)行節(jié)點(diǎn)A的自舉操作。如圖 118所示，出現(xiàn)在輸出端OUT上的輸出脈沖是從在設(shè)置脈沖的下降沿的定時(shí) 到重置脈沖的下降沿的定時(shí)之間輸入的控制脈沖Vpulse中^是取的電壓變化。
上面談到的電壓結(jié)構(gòu)使輸出脈沖的波形得到調(diào)整。例如，輸出脈沖可以 分解成多個(gè)子脈沖或可以在瞬時(shí)特性(上升和下降特性)方面加以調(diào)整。
圖119例示了將控制脈沖Vpulse供應(yīng)給形成第三十二實(shí)施例的輸出級(jí)的 薄膜晶體管p3i的電路結(jié)構(gòu)。
圖120例示了在該電路結(jié)構(gòu)中設(shè)置脈沖和重置脈沖的電壓狀悉與每個(gè)節(jié) 點(diǎn)的電壓狀態(tài)的關(guān)系。
例示在圖120中的驅(qū)動(dòng)波形對(duì)應(yīng)于例示在圖118中的驅(qū)動(dòng)波形。
圖120與圖118的比較揭示了兩個(gè)電路結(jié)構(gòu)一般彼此相似。兩個(gè)電路結(jié) 構(gòu)之間的差異在于從設(shè)置脈沖的上升沿到重置脈沖的下降沿的間隔內(nèi)節(jié)點(diǎn)F 上的電壓。如下的討論將注意力集中在差異上。
然后，設(shè)置脈沖從低電平上升到高電平。在這個(gè)電壓轉(zhuǎn)變期間，由于耦 合效應(yīng)，設(shè)置脈沖的電壓變化干護(hù)L節(jié)點(diǎn)B和C。
在這種電路結(jié)構(gòu)中，保持導(dǎo)通的薄膜晶體管P41持續(xù)地將低電平電壓供 應(yīng)給節(jié)點(diǎn)B。設(shè)置脈沖的電壓變化引起的干擾的效果也是臨界的。
在這種條件下，如圖120所示，將其低電平等于低電源電壓VSSl的控 制脈沖Vpulse輸入脈沖信號(hào)線中。薄膜晶體管P31響應(yīng)控制脈沖Vpulse變 成導(dǎo)通的，從而使輸出端OUT上的電壓下降。隨著輸出端OUT上的電壓下 降，如圖120所示，薄膜晶體管P31的4冊(cè)極電壓(節(jié)點(diǎn)A上的電壓)下降了 響應(yīng)累積在自舉輔助電容Cb31上的電荷的電壓偏移。如果電壓下降之后的電 壓Va滿足Va-VSSKVth(P31),如圖120所示，輸出端OUT上的電壓隨著薄 膜晶體管P31導(dǎo)通而變成低電源電壓VSS1。
隨著節(jié)點(diǎn)A上的電壓下降，Va-VSS3〈Vth(P39)的條件得到滿足。節(jié)點(diǎn)F 上的電壓下降到第三低電源電壓VSS3。
電壓下降之后的電壓足以使薄膜晶體管P41變成導(dǎo)通的。因此，持續(xù)地 將低電源電壓VSS1供應(yīng)給節(jié)點(diǎn)B。偏置在低電平上的節(jié)點(diǎn)B使薄膜晶體管 P38變成導(dǎo)通的，從而將節(jié)點(diǎn)C上的電壓固定在高電源電壓VDD上。
這種電路結(jié)構(gòu)的其余操作與例示在圖117中的前電路結(jié)構(gòu)相同。其它實(shí)施例
上面談到的實(shí)施例涉及有機(jī)EL面板。尤其，上面談到的實(shí)施例涉及沿 著垂直方向傳送控制脈沖的控制線驅(qū)動(dòng)器。
上面談到的緩沖器還可應(yīng)用于觸發(fā)信號(hào)電壓Vsig到信號(hào)線DTL的的供 應(yīng)定時(shí)的信號(hào)線驅(qū)動(dòng)器。
具有到此為止所述的緩沖器的驅(qū)動(dòng)器不僅還可應(yīng)用于有機(jī)EL面板，而 且還可應(yīng)用于另一種類型的顯示面板。
該驅(qū)動(dòng)器可用作包括發(fā)光二極管(LED)面板、等離子顯示面板、場(chǎng)致 發(fā)射顯示面板、和液晶顯示面板在內(nèi)的多種面板的驅(qū)動(dòng)器。如果液晶顯示面 板的背光源是LED,到此為止所述的緩沖器可用作它的驅(qū)動(dòng)器。為了可變控 制一個(gè)半幀間隔內(nèi)開(kāi)燈間隔的比例，在一個(gè)半幀間隔內(nèi)將開(kāi)燈間隔分段成多 個(gè)時(shí)段，并且可變控制每個(gè)開(kāi)燈時(shí)段的位置和長(zhǎng)度。到此為止所述的驅(qū)動(dòng)器 適用于這樣的應(yīng)用。
在本說(shuō)明書的背景下，顯示面板不局限于通過(guò)半導(dǎo)體工藝在絕緣襯底上 形成像素陣列和驅(qū)動(dòng)器之一的面板模塊。顯示面板還包括通過(guò)在分立襯底(譬 如，專用IC (ASIC))上制造驅(qū)動(dòng)器并將驅(qū)動(dòng)器組件安裝在上面具有像素陣 列的絕緣襯底上構(gòu)成的面板。
圖121例示了顯示面板81的外表。顯示面板81包括基本襯底83和粘在 基本襯底83的像素陣列的形成區(qū)上的相反襯底85。
基本襯底83由玻璃、塑料或任何其它絕緣材料制成。
相反襯底83也由玻璃、塑料或任何其它絕緣材料制成。
襯底的透明度因顯示面板的類型而不同。例如，具有高透明度的兩個(gè)襯 底可以用于液晶面板。在自發(fā)光顯示類型的情況下，光通量輸出側(cè)的襯底是 透明的就足夠了。
顯示面板81進(jìn)一步包括接收外部信號(hào)和驅(qū)動(dòng)功率的柔性印刷電路(FPC )87。
當(dāng)裝運(yùn)上述顯示面板時(shí)，通常將顯示面板安裝在電子設(shè)備91中。圖122 例示了電子設(shè)備91的概念。電子設(shè)備91包括上面具有上述驅(qū)動(dòng)器的顯示面 板93、系統(tǒng)控制器95、和操作輸入單元97。系統(tǒng)控制器95執(zhí)行的進(jìn)程因作 為商品的電子設(shè)備91的類型而異。操作輸入單元97是接收輸入系統(tǒng)控制器 95中的操作的器件。操作輸入單元97包括開(kāi)關(guān)、按鈕、機(jī)械接口、圖形界面等。
圖123例示了作為電子設(shè)備91的例子的電視接收器101。電子設(shè)備91 在它的前側(cè)包括顯示屏107,顯示屏107包括前面板103、濾色玻璃105等。 顯示屏107對(duì)應(yīng)于例示在圖122中的顯示面板93。
電子設(shè)備91可以用作數(shù)字照相機(jī)111。圖124A和124B例示了數(shù)字照相 機(jī)111的外表。圖124A是數(shù)字照相機(jī)111的前側(cè)(面對(duì)對(duì)象)的外視圖，而 圖124B是數(shù)字照相機(jī)111的后側(cè)(面對(duì)拍照者)的外視圖。
數(shù)字照相機(jī)111包括保護(hù)蓋113、成像透鏡部分115、顯示屏117、控制 開(kāi)關(guān)119、和快門按鈕121。顯示屏117對(duì)應(yīng)于例示在圖122中的顯示面板。
電子設(shè)備91可以用作攝像機(jī)131。圖125例示了攝像機(jī)131的外表。
攝像機(jī)131包括捕獲器體133前面的對(duì)象的圖像的成像透鏡135、成像 開(kāi)始/停止按鈕137、和顯示屏139。顯示屏139對(duì)應(yīng)于例示在圖122中的顯 示面板。
電子設(shè)備91可以用作*奪窩式電話141。圖126A和126B例示了作為移動(dòng) 終端的蜂窩式電話141。蜂窩式電話141是翻轉(zhuǎn)型電話。圖126A例示了翻成 打開(kāi)狀態(tài)的蜂窩式電話141的外視圖。圖126B是翻成閉合狀態(tài)的蜂窩式電話 141的外一見(jiàn)圖。
蜂窩式電話141包括上外殼143、下外殼145、連接部分(鉸鏈部分)147、 顯示屏149、輔助顯示屏151、圖片燈153、和成像透鏡155。顯示屏149和 輔助顯示屏151對(duì)應(yīng)于例示在圖122中的顯示面斧反93。
電子設(shè)備91可以用作計(jì)算機(jī)161。圖127例示了計(jì)算機(jī)161。
計(jì)算機(jī)161包括下外殼163、上外殼165、鍵盤167、和顯示屏169。顯 示屏169對(duì)應(yīng)于例示在圖122中的顯示面板93。
此外，電子設(shè)備可以包括音頻再現(xiàn)設(shè)備、游戲設(shè)備、電子筆記本和計(jì)算 機(jī)化詞典。
在到此為止的討論中，將緩沖器用作沿著顯示面板的垂直方向傳送控制 脈沖的驅(qū)動(dòng)器。
該緩沖器可以用于沿著水平方向傳送控制脈沖。該緩沖器可以用作用在 顯示面板中的多種緩沖器。
該緩沖器是高度通用基本電路，可以用作所有半導(dǎo)體器件的緩沖器。 本申請(qǐng)包含與公開(kāi)在2008年7月12日向日本專利局提出的日本優(yōu)先專利申請(qǐng)JP2008-182115中的那個(gè)有關(guān)的主題，特此全文引用以供參考。
本領(lǐng)域的普通技術(shù)人員應(yīng)該明白，視設(shè)計(jì)要求和其它因素而定，可以作 出各種各樣的修改、組合、分組合和變更，它們都在所附權(quán)利要求書或其等 效物的范圍之內(nèi)。
權(quán)利要求
1.一種具有在絕緣襯底上形成的單溝道薄膜晶體管的半導(dǎo)體器件，該半導(dǎo)體器件包含一緩沖器，該緩沖器包括第一輸出級(jí)，該第一輸出級(jí)包括第一薄膜晶體管和與第一薄膜晶體管串聯(lián)的第二薄膜晶體管，該第一輸出級(jí)具有作為第一薄膜晶體管和第二薄膜晶體管之間的中間結(jié)點(diǎn)的輸出端；第一輸入級(jí)，該第一輸入級(jí)包括第三薄膜晶體管和與第三薄膜晶體管串聯(lián)的第四薄膜晶體管，第三薄膜晶體管通過(guò)設(shè)置脈沖控制，而第四薄膜晶體管通過(guò)重置脈沖控制，該第一輸入級(jí)響應(yīng)出現(xiàn)在第三薄膜晶體管和第四薄膜晶體管之間的中間結(jié)點(diǎn)上的電壓，控制與第一薄膜晶體管的控制電極連接的第一控制線的電壓狀態(tài)，以便在從設(shè)置脈沖的應(yīng)用開(kāi)始定時(shí)到重置脈沖的應(yīng)用開(kāi)始定時(shí)的間隔與其余間隔之間切換第一控制線的電壓狀態(tài)；第二輸入級(jí)，該第二輸入級(jí)包括第六薄膜晶體管和與第六薄膜晶體管串聯(lián)的第五薄膜晶體管，第六薄膜晶體管通過(guò)設(shè)置脈沖控制，而第五薄膜晶體管通過(guò)重置脈沖控制，該第二輸入級(jí)響應(yīng)出現(xiàn)在第五薄膜晶體管和第六薄膜晶體管之間的中間結(jié)點(diǎn)上的電壓，控制與第二薄膜晶體管的控制電極連接的第二控制線的電壓狀態(tài)，以便與第一控制線的電壓變化反相地切換第二控制線的電壓狀態(tài)；第七薄膜晶體管，該第七薄膜晶體管具有與第一控制線連接的一個(gè)主電極、與第二、第四和第六薄膜晶體管共享的電源連接的另一個(gè)主電極以及與第二控制線連接的控制電極；第八薄膜晶體管，該第八薄膜晶體管具有與第二控制線連接的一個(gè)主電極、與第二、第四和第六薄膜晶體管共享的電源連接的另一個(gè)主電極以及與第一控制線連接的控制電極；第二輸出級(jí)，該第二輸出級(jí)包括第九薄膜晶體管和與第九薄膜晶體管串聯(lián)的第十薄膜晶體管，第九薄膜晶體管具有與第一控制線連接的控制電極，而第十薄膜晶體管具有與第二控制線連接的控制電極，該第二輸出級(jí)將出現(xiàn)在第九薄膜晶體管和第十薄膜晶體管之間的中間結(jié)點(diǎn)上的電壓供應(yīng)給第三控制線；和第十一薄膜晶體管，該第十一薄膜晶體管具有與第一控制線連接的一個(gè)主電極以及與第三控制線連接的控制電極，該第十一薄膜晶體管在輸出脈沖出現(xiàn)在輸出端上的整個(gè)間隔內(nèi)將在與設(shè)置脈沖相同的邏輯電平上的電壓供應(yīng)給第一控制線。
2. 按照權(quán)利要求1所述的半導(dǎo)體器件，其中，設(shè)置脈沖和重置脈沖的每 一個(gè)在振幅上小于出現(xiàn)在輸出端上的輸出脈沖。
3. 按照權(quán)利要求2所述的半導(dǎo)體器件，其中，設(shè)置脈沖和重置脈沖由各 自移位寄存器供應(yīng)。
4. 按照權(quán)利要求3所述的半導(dǎo)體器件，其中，來(lái)自緩沖器的輸出脈沖控 制顯示面板上的取樣定時(shí)。
5. 按照權(quán)利要求4所述的半導(dǎo)體器件，其中，緩沖器的輸出脈沖控制顯 示面*反上的電流供應(yīng)線。
6. 按照權(quán)利要求5所述的半導(dǎo)體器件，其中，緩沖器的輸出脈沖控制自 發(fā)光型顯示面板的開(kāi)燈操作，以便從設(shè)置脈沖的應(yīng)用開(kāi)始定時(shí)到重置脈沖的 應(yīng)用開(kāi)始定時(shí)的間隔導(dǎo)致每個(gè)發(fā)光間隔的長(zhǎng)度落在一個(gè)半幀間隔內(nèi)。
7. 按照權(quán)利要求6所述的半導(dǎo)體器件，其中，第一薄膜晶體管的一個(gè)主 電極接收在從設(shè)置脈沖的應(yīng)用開(kāi)始定時(shí)到重置脈沖的應(yīng)用開(kāi)始定時(shí)的間隔內(nèi) 生成多個(gè)輸出脈沖的脈沖信號(hào)。
8. 按照權(quán)利要求7所述的半導(dǎo)體器件，其中，第九薄膜晶體管是二極管 連接的。
9. 一種顯示面板，包含具有在絕緣襯底上形成的單溝道薄膜晶體管的像 素陣列；和利用緩沖器驅(qū)動(dòng)像素陣列的控制線的驅(qū)動(dòng)器，該緩沖器包括 第一輸出級(jí)，該第一輸出級(jí)包括第一薄膜晶體管和與第一薄膜晶體管串 聯(lián)的第二薄膜晶體管，該第一輸出級(jí)具有作為第一薄膜晶體管和第二薄膜晶 體管之間的中間結(jié)點(diǎn)的輸出端；第 一輸入級(jí)，該第 一輸入級(jí)包括第三薄膜晶體管和與第三薄膜晶體管串 聯(lián)的第四薄膜晶體管，第三薄膜晶體管通過(guò)設(shè)置脈沖控制，而第四薄膜晶體 管通過(guò)重置脈沖控制，該第一輸入級(jí)響應(yīng)出現(xiàn)在第三薄膜晶體管和第四薄膜 晶體管之間的中間結(jié)點(diǎn)上的電壓，控制與第一薄膜晶體管的控制電極連接的 第 一控制線的電壓狀態(tài)，以^使在/人:沒(méi)置脈沖的應(yīng)用開(kāi)始定時(shí)到重置脈沖的應(yīng) 用開(kāi)始定時(shí)的間隔與其余間隔之間切換第一控制線的電壓狀態(tài)；第二輸入級(jí)，該第二輸入級(jí)包括第六薄膜晶體管和與第六薄膜晶體管串 聯(lián)的第五薄膜晶體管，第六薄膜晶體管通過(guò)設(shè)置脈沖控制，而第五薄膜晶體 管通過(guò)重置脈沖控制，該第二輸入級(jí)響應(yīng)出現(xiàn)在第五薄膜晶體管和第六薄膜 晶體管之間的中間結(jié)點(diǎn)上的電壓，控制與第二薄膜晶體管的控制電極連接的 第二控制線的電壓狀態(tài)，以便與第一控制線的電壓變化反相地切換第二控制線的電壓狀態(tài)；第七薄膜晶體管，該第七薄膜晶體管具有與第一控制線連接的一個(gè)主電 極、與第二、第四和第六薄膜晶體管共享的電源連接的另一個(gè)主電極以及與 第二控制線連接的控制電極；第八薄膜晶體管，該第八薄膜晶體管具有與第二控制線連接的一個(gè)主電 極、與第二、第四和第六薄膜晶體管共享的電源連接的另一個(gè)主電極以及與 第一控制線連接的控制電極；第二輸出級(jí)，該第二輸出級(jí)包括第九薄膜晶體管和與第九薄膜晶體管串 聯(lián)的第十薄膜晶體管，第九薄膜晶體管具有與第一控制線連接的控制電極， 而第十薄膜晶體管具有與第二控制線連接的控制電極，該第二輸出級(jí)將出現(xiàn) 在第九薄膜晶體管和第十薄膜晶體管之間的中間結(jié)點(diǎn)上的電壓供應(yīng)給第三控 制線；和第十一薄膜晶體管，該第十一薄膜晶體管具有與第一控制線連接的一個(gè) 主電極以及與第三控制線連接的控制電極，該第十一薄膜晶體管在輸出脈沖 出現(xiàn)在輸出端上的整個(gè)間隔內(nèi)將在與設(shè)置脈沖相同的邏輯電平上的電壓供應(yīng) 給第一控制線。
10. —種電子設(shè)備，包含具有在絕緣襯底上形成的單溝道薄膜晶體管的 像素陣列；利用緩沖器驅(qū)動(dòng)像素陣列的控制線的驅(qū)動(dòng)器，控制該電子設(shè)備的整個(gè)系統(tǒng)的操作的系統(tǒng)控制器；和用于系統(tǒng)控制器的操作輸入單元，該緩沖器包括第一輸出級(jí)，該第一輸出級(jí)包括第一薄膜晶體管和與第一薄膜晶體管串 聯(lián)的第二薄膜晶體管，該第 一輸出級(jí)具有作為第 一薄膜晶體管和第二薄膜晶 體管之間的中間結(jié)點(diǎn)的輸出端；第 一輸入級(jí)，該第 一輸入級(jí)包括第三薄膜晶體管和與第三薄膜晶體管串聯(lián)的第四薄膜晶體管，第三薄膜晶體管通過(guò)設(shè)置脈沖控制，而第四薄膜晶體 管通過(guò)重置脈沖控制，該第 一輸入級(jí)響應(yīng)出現(xiàn)在第三薄膜晶體管和第四薄膜 晶體管之間的中間結(jié)點(diǎn)上的電壓，控制與第 一薄膜晶體管的控制電極連接的 第 一控制線的電壓狀態(tài)，以便在從設(shè)置脈沖的應(yīng)用開(kāi)始定時(shí)到重置脈沖的應(yīng)用開(kāi)始定時(shí)的間隔與其余間隔之間切換第 一控制線的電壓狀態(tài)；第二輸入級(jí)，該第二輸入級(jí)包括第六薄膜晶體管和與第六薄膜晶體管串 聯(lián)的第五薄膜晶體管，第六薄膜晶體管通過(guò)設(shè)置脈沖控制，而第五薄膜晶體 管通過(guò)重置脈沖控制，該第二輸入級(jí)響應(yīng)出現(xiàn)在第五薄膜晶體管和第六薄膜 晶體管之間的中間結(jié)點(diǎn)上的電壓，控制與第二薄膜晶體管的控制電極連接的 第二控制線的電壓狀態(tài)，以便與第 一控制線的電壓變化反相地切換第二控制 線的電壓狀態(tài)；第七薄膜晶體管，該第七薄膜晶體管具有與第 一控制線連接的 一個(gè)主電 極、與第二、第四和第六薄膜晶體管共享的電源連接的另一個(gè)主電極以及與 第二控制線連接的控制電極；第八薄膜晶體管，該第八薄膜晶體管具有與第二控制線連接的一個(gè)主電 極、與第二、第四和第六薄膜晶體管共享的電源連接的另一個(gè)主電極以及與 第 一控制線連接的控制電極；第二輸出級(jí)，該第二輸出級(jí)包括第九薄膜晶體管和與第九薄膜晶體管串 聯(lián)的第十薄膜晶體管，第九薄膜晶體管具有與第一控制線連接的控制電極， 而第十薄膜晶體管具有與第二控制線連接的控制電極，該第二輸出級(jí)將出現(xiàn) 在第九薄膜晶體管和第十薄膜晶體管之間的中間結(jié)點(diǎn)上的電壓供應(yīng)給第三控 制線；和第十一薄膜晶體管，該第十一薄膜晶體管具有與第一控制線連接的一個(gè) 主電極以及與第三控制線連接的控制電極，該第十一薄膜晶體管在輸出脈沖 出現(xiàn)在輸出端上的整個(gè)間隔內(nèi)將在與設(shè)置脈沖相同的邏輯電平上的電壓供應(yīng) 給第一控制線。
全文摘要
單溝道薄膜晶體管緩沖器包括第一輸出級(jí)，包括串聯(lián)的第一和第二薄膜晶體管；第七薄膜晶體管，具有與第一薄膜晶體管的控制電極(第一控制線)連接的一個(gè)主電極、與第二薄膜晶體管的電源連接的另一個(gè)主電極以及與第二控制線連接的控制電極；第八薄膜晶體管，具有與第二薄膜晶體管的控制電極(第二控制線)連接的一個(gè)主電極、與第二薄膜晶體管的電源連接的另一個(gè)主電極以及與第一控制線連接的控制電極；和第十一薄膜晶體管，具有與與第一輸出級(jí)并聯(lián)的第二輸出級(jí)的輸出端連接的控制電極以及與第一控制線連接的一個(gè)主電極。
文檔編號(hào)G09G3/32GK101625833SQ20091015172
公開(kāi)日2010年1月13日 申請(qǐng)日期2009年7月13日 優(yōu)先權(quán)日2008年7月12日
發(fā)明者甚田誠(chéng)一郎 申請(qǐng)人:索尼株式會(huì)社