Mram芯片及其功耗控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體芯片領(lǐng)域，特別涉及一種MRAM芯片及其功耗控制方法。
【背景技術(shù)】
[0002]受電池電量的限制，某些應(yīng)用場景，比如物聯(lián)網(wǎng)、可穿戴式設(shè)備等，對芯片省電的要求很高。而這些應(yīng)用場景下，芯片經(jīng)常處于大部分時(shí)間休眠(sleep)，少部分時(shí)間工作的狀態(tài)，因此對待機(jī)電流要求更高。
[0003]半導(dǎo)體芯片的特點(diǎn)是，即使不被使用，每一個(gè)MOS管器件都會有少許漏電。隨著半導(dǎo)體工藝一代代地走向更加小型化，這種漏電越來越大。一個(gè)芯片的待機(jī)電流基本上正比于休眠時(shí)仍然通電的芯片面積。
[0004]目前使用隨機(jī)存取存儲器(RAM，Random Access Memory)技術(shù)，有動態(tài)隨機(jī)存取存儲器(DRAM，Dynamic Random Access Memory)和靜態(tài)隨機(jī)存取存儲器(SRAM，StaticRandom Access Memory)兩種。兩種技術(shù)都是需要在上電狀態(tài)才能保持其存儲內(nèi)容的，因此都避免不了因?yàn)槁╇娫斐傻拇龣C(jī)電流。其中DRAM因?yàn)榇龣C(jī)時(shí)還需要不斷刷新其內(nèi)容，待機(jī)電流更大。
[0005]目前低功耗的電子產(chǎn)品，其休眠時(shí)的功耗控制是由操作系統(tǒng)軟件和電源控制硬件共同完成的，所述電源控制硬件通常是主芯片或者電源控制芯片的一部分。大致步驟如下:
[0006]操作系統(tǒng)軟件決定進(jìn)入休眠前通知電源控制硬件，后者選擇性地關(guān)斷不需要保持通電的外圍器件的電源；
[0007]電源控制硬件連接外部設(shè)備和內(nèi)部警戒系統(tǒng)(比如鬧鐘)的中斷，在發(fā)生中斷喚醒中央處理器(CPU，Central Processing Unit)的同時(shí)，打開外部設(shè)備的電源。
[0008]然而，上述方法至少存在以下缺點(diǎn):
[0009]由于現(xiàn)有的內(nèi)存芯片組通常使用DRAM或SRAM芯片，此二者并不能在休眠時(shí)關(guān)斷電源，即便以內(nèi)部磁性隨機(jī)存儲器(MRAM，Magnetic Random Access Memory)芯片取代這兩種芯片時(shí)，仍然因MRAM芯片內(nèi)部MOS管器件的漏電而無法將待機(jī)電流降到最低限度；由操作系統(tǒng)軟件控制的電源開關(guān)，無法像硬件控制那樣抓住每一個(gè)可以省電的時(shí)間段。

【發(fā)明內(nèi)容】

[0010]本發(fā)明要解決的問題是現(xiàn)有MRAM芯片無法更有效地降低待機(jī)電流。
[0011]為解決上述問題，本發(fā)明技術(shù)方案提供一種MRAM芯片，包括:
[0012]總線監(jiān)聽及電源控制模塊和主MRAM模塊；
[0013]所述總線監(jiān)聽及電源控制模塊用于監(jiān)聽系統(tǒng)總線上使用所述主MRAM模塊的指令，并控制對所述主MRAM模塊進(jìn)行供電的電源線的切斷或接通；
[0014]所述主MRAM模塊用于程序運(yùn)行中CPU計(jì)算時(shí)所涉及數(shù)據(jù)的隨機(jī)存取。
[0015]可選的，所述總線監(jiān)聽及電源控制模塊包括:
[0016]地址獲取模塊，用于在監(jiān)聽到系統(tǒng)總線上由CPU發(fā)送給所述MRAM芯片的片選信號后，獲取對于所述主MRAM模塊的訪問地址；
[0017]電源控制模塊，用于根據(jù)對所述片選信號的監(jiān)聽結(jié)果控制對所述主MRAM模塊進(jìn)行供電的電源線的切斷或接通。
[0018]可選的，所述總線監(jiān)聽及電源控制模塊始終保持通電狀態(tài)。
[0019]可選的，所述MRAM芯片還包括SRAM外部接口或DRAM外部接口。
[0020]為解決上述問題，本發(fā)明技術(shù)方案還提供一種上述MRAM芯片的功耗控制方法，包括:若監(jiān)測到預(yù)設(shè)時(shí)間內(nèi)未收到任何來自系統(tǒng)總線上使用所述主MRAM模塊的指令，則切斷對所述主MRAM模塊進(jìn)行供電的電源線。
[0021]可選的，所述MRAM芯片的功耗控制方法還包括:在切斷對所述主MRAM模塊進(jìn)行供電的電源線之后，若收到來自系統(tǒng)總線上使用所述主MRAM模塊的指令，則重新接通對所述主MRAM模塊進(jìn)行供電的電源線。
[0022]可選的，所述MRAM芯片的功耗控制方法還包括:在所述主MRAM模塊完成上電初始化之前，通過發(fā)出等待信號使申請使用所述主MRAM模塊的發(fā)起者等待。
[0023]可選的，所述MRAM芯片的功耗控制方法還包括:若接收到CPU發(fā)送的關(guān)閉所述主MRAM模塊的指令，則切斷對所述主MRAM模塊進(jìn)行供電的電源線。
[0024]可選的，所述監(jiān)聽系統(tǒng)總線上使用所述主MRAM模塊的指令包括:監(jiān)聽系統(tǒng)總線上由CPU發(fā)送給所述MRAM芯片的片選信號。
[0025]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案至少具有以下優(yōu)點(diǎn):
[0026]使MRAM芯片包含總線監(jiān)聽及電源控制模塊和主MRAM模塊，通過所述總線監(jiān)聽及電源控制模塊監(jiān)聽系統(tǒng)總線上使用所述主MRAM模塊的指令，相應(yīng)控制對所述主MRAM模塊進(jìn)行供電的電源線的切斷或接通，由此實(shí)現(xiàn)了在MRAM芯片內(nèi)部進(jìn)行電源控制，使得MRAM芯片在待機(jī)時(shí)具有對休眠醒來的CPU響應(yīng)的能力，從而能夠更有效地降低MRAM芯片的待機(jī)功耗。
【附圖說明】
[0027]圖1是本發(fā)明技術(shù)方案提供的MRAM芯片的結(jié)構(gòu)示意圖；
[0028]圖2是本發(fā)明實(shí)施例的MRAM芯片的模塊示意圖。
【具體實(shí)施方式】
[0029]現(xiàn)有技術(shù)中，由于現(xiàn)有的內(nèi)存芯片組通常使用DRAM或SRAM芯片并不能在休眠時(shí)關(guān)斷電源，即便以MRAM芯片取代這兩種芯片時(shí)，系統(tǒng)仍然無法在休眠關(guān)斷MRAM芯片把待機(jī)電流降到最低限度；此外，由操作系統(tǒng)軟件控制的電源開關(guān)，無法像硬件控制那樣抓住每一個(gè)可以省電的時(shí)間段。
[0030]基于上述分析，本申請發(fā)明人認(rèn)為:MRAM芯片在待機(jī)時(shí)必須有對休眠醒來的CPU響應(yīng)的能力，不能全部切斷電源。為此，本發(fā)明提出了在MRAM芯片內(nèi)部進(jìn)行電源控制的技術(shù)方案，從而能進(jìn)一步地降低MRAM芯片的待機(jī)功耗。本發(fā)明技術(shù)方案最重要的應(yīng)用在于對待機(jī)功耗要求很嚴(yán)格的物聯(lián)網(wǎng)和可穿戴電子設(shè)備的領(lǐng)域。
[0031]如圖1所示，本發(fā)明技術(shù)方案提供的MRAM芯片包括:總線監(jiān)聽及電源控制模塊和主MRAM模塊；所述總線監(jiān)聽及電源控制模塊用于監(jiān)聽系統(tǒng)總線上使用所述主MRAM模塊的指令，并控制對所述主MRAM模塊進(jìn)行供電的電源線Vddi的切斷或接通；所述主MRAM模塊用于程序運(yùn)行中CPU計(jì)算時(shí)所涉及數(shù)據(jù)的隨機(jī)存取。
[0032]在具體實(shí)施例中，圖1中與所述總線監(jiān)聽及電源控制模塊相連，并為其進(jìn)行供電的電源線Vdd2可以始終處于導(dǎo)通狀態(tài)，也就是說，所述總線監(jiān)聽及電源控制模塊能夠在所述MRAM芯片處于待機(jī)期間始終保持通電狀態(tài)，如此便能實(shí)現(xiàn)對于所述主MRAM模塊的供電進(jìn)行動態(tài)控制，從而將所述MRAM芯片的待機(jī)電流降到最低限度。
[0033]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例作詳細(xì)的說明。
[0034]需要說明的是，本實(shí)施例提供的MRAM芯片以應(yīng)用于物聯(lián)網(wǎng)和可穿戴電子設(shè)備等低功耗的電子設(shè)備為例進(jìn)行說明，此類電子設(shè)備的各硬件模塊構(gòu)成的系統(tǒng)中，除了采用MRAM芯片作為內(nèi)存芯片，還包括系統(tǒng)總線、CPU、直接存儲器訪問(DMA，Direct MemoryAccess)控制器等。
[0035]MRAM是一種新的內(nèi)存和存儲技術(shù)，可以像SRAM/DRAM—樣快速隨機(jī)讀寫，還可以像閃存(Flash) —樣在斷電后永久保留數(shù)據(jù)。它的經(jīng)濟(jì)性相當(dāng)?shù)睾茫瑔挝蝗萘空加玫墓杵娣e比SRAM有很大的優(yōu)勢，比在此類芯片中經(jīng)常使用的NOR Flash也有優(yōu)勢，比嵌入式NORFlash的優(yōu)勢更大。它的性能也相當(dāng)好，讀寫時(shí)延接近最好的SRAM，功耗則在各種內(nèi)存和存儲技術(shù)最好。而且MRAM不像DRAM以及Flash那樣與標(biāo)準(zhǔn)CMOS半導(dǎo)體工藝不兼容，MRAM可以和邏輯電路集成到一個(gè)芯片中。
[0036]因此，在本實(shí)施例中，通過MRAM芯片替代傳統(tǒng)的DRAM或SRAM芯片，能夠大大降低電子設(shè)備的功耗，尤其是待機(jī)功耗。
[0037]雖然MRAM芯片可以在斷電后保持內(nèi)容，但其內(nèi)部有大量的MOS管器件，如果MRAM芯片不能及時(shí)關(guān)斷其電源，仍然會有待機(jī)漏電。為此，本實(shí)施例提供的MRAM芯片中引入了動態(tài)電源控制機(jī)制，使該MRAM芯片包括總線監(jiān)聽及電源控制模塊和主MRAM模塊，其中所述總線監(jiān)聽及電源控制模塊用于監(jiān)聽系統(tǒng)總線上使用所述主MRAM模塊的指令，并控制對所述主MRAM模塊進(jìn)行供電的電源線Vddi的切斷或接通，所述主MRAM模塊用于程序運(yùn)行中CPU計(jì)算時(shí)所涉及數(shù)據(jù)的隨機(jī)存取。
[0038]仍然可以參考圖1，總線監(jiān)聽及電源控制模塊與系統(tǒng)總線與主MRAM模塊相連，總線監(jiān)聽及電源控制模塊與主MRAM模塊之間具有電源線VDD1，總線監(jiān)聽及電源控制模塊可以控制電源線Vddi的斷開或?qū)?。此外，圖1中連接總線監(jiān)聽及電源控制模塊的電源線Vdd2則始終處于導(dǎo)通狀態(tài)，也就是說，總線監(jiān)聽及電源控制模塊始終維持上電狀態(tài)。
[0039]在實(shí)際實(shí)施時(shí)，總線監(jiān)聽及電源控制模塊內(nèi)可以包含一個(gè)計(jì)時(shí)器，該計(jì)時(shí)器用于對沒有收到任何來自系統(tǒng)總線上使用主MRAM模塊的指令的持續(xù)時(shí)間進(jìn)行計(jì)時(shí)，如果該計(jì)時(shí)器超過一個(gè)預(yù)設(shè)時(shí)間TO這后仍然沒