專利名稱：一種集成電路組裝系統(tǒng)和組裝方法
本申請(qǐng)是題為“一種集成電路的組裝系統(tǒng)和組裝方法(A SYSTEM ANDMETHOD FOR PACKAGING INTEGRATED CIRCUITS)”的1997年5月23日提出的系列號(hào)為60/047,531的美國(guó)臨時(shí)專利申請(qǐng)的非臨時(shí)申請(qǐng)。其發(fā)明人是Sammy K.Brown，George E.Avery，Andraw K.Wiggin，Tow L.Todd和SamBeal，該申請(qǐng)轉(zhuǎn)讓給Alpine Microsystems。這里，將第60/047531號(hào)申請(qǐng)作為一個(gè)整體引用供參考。
本發(fā)明涉及半導(dǎo)體器件的封裝，更具體地說，涉及一種集成電路(ICs)在一個(gè)半導(dǎo)體基片上互相連接的系統(tǒng)和方法。
一般地，電子系統(tǒng)是由兩個(gè)或多個(gè)集成電路制成，以實(shí)現(xiàn)完整的系統(tǒng)功能。目前，對(duì)于大多數(shù)應(yīng)用場(chǎng)合，對(duì)性能和輸入/輸出(I/O)的引線數(shù)目的限制還不大。然而，當(dāng)更多的器件是集成為單片集成電路和時(shí)鐘速度增加時(shí)，對(duì)性能和輸入/輸出引線數(shù)目的限制，將成為半導(dǎo)體制造廠家最關(guān)心的問題。這是因?yàn)闃?gòu)建在多個(gè)集成電路基礎(chǔ)上的系統(tǒng)的總的性能，是隨單個(gè)集成電路的性能和各個(gè)集成電路之間的信號(hào)性能而變的。各個(gè)集成電路之間的信號(hào)性能，又是隨信號(hào)數(shù)目和用于連接集成電路的輸入/輸出引線的裝置的電氣特性而變的。因此，集成電路互相連接的一個(gè)更有效的裝置，對(duì)電子系統(tǒng)的成本、尺寸、性能、重量和效率有重要的影響。
目前，用于集成電路互相連接的最普通的方法是首先封裝單獨(dú)的集成電路，然后，將封裝好的集成電路安裝在一塊基板(例如，一塊印刷電路板)上。該集成電路封裝件的尺寸，一般比集成電路大幾倍，并且通常是用一種金屬引線框架制成的，放在一個(gè)塑料模制的殼體內(nèi)保護(hù)起來。然后，再將封裝好的集成電路放置和錫焊在一塊印刷電路板上，形成一個(gè)完整的電子系統(tǒng)。這種現(xiàn)行方法的優(yōu)點(diǎn)是成本低，并且在處理過程中，可以保護(hù)集成電路。另外，該封裝件在測(cè)試集成電路時(shí)，可起一個(gè)標(biāo)準(zhǔn)載體的作用，因此，印刷電路板的設(shè)計(jì)可以很便宜和迅速地改變。集成電路在印刷電路板上的裝配還可以實(shí)現(xiàn)自動(dòng)化。最后，目前的系統(tǒng)還可使印刷電路進(jìn)行修改。
然而，因?yàn)橄冗M(jìn)的集成電路要求比用通常的互相連接技術(shù)可能達(dá)到的更高的性能和更大量的輸入/輸出引線，因此，必需要有一種更有效的方法。通常方法所能達(dá)到的電氣性能和散熱能力有限。集成電路封裝的電氣寄生特性，導(dǎo)體的長(zhǎng)度，由印刷電路板結(jié)構(gòu)引入的電氣寄生現(xiàn)象，和在該印刷電路板中使用的介電材料，所有這些都限制了該方法所能達(dá)到的電氣性能。不論集成電路或系統(tǒng)的復(fù)雜程度如何，這些限制又將傳遞至該系統(tǒng)上的信號(hào)數(shù)目限制為至多是幾百個(gè)。由于現(xiàn)行的集成電路互相連接方法所達(dá)到的性能，比該集成電路的性能低，這就限制了系統(tǒng)的總性能。
集成電路一般在100MHz以上工作。然而，現(xiàn)行的集成電路互相連接方法只局限于在100MHz以下工作的系統(tǒng)。因此，需要有一種集成電路互相連接的有效方法，以跟上集成電路性能的相應(yīng)發(fā)展。
本發(fā)明提供了一種將多個(gè)集成電路有效地互相連接起來，從而可改善整個(gè)系統(tǒng)的電氣性能的系統(tǒng)和方法。
在本發(fā)明的系統(tǒng)的一個(gè)實(shí)施例中，多個(gè)載體與多個(gè)集成電路相對(duì)應(yīng)，并且一塊板具有多個(gè)容納多個(gè)集成電路的板區(qū)域。每一個(gè)載體都具有第一和第二組觸點(diǎn)，以及在兩組觸點(diǎn)之間的一組互相連接線。當(dāng)相應(yīng)的集成電路安裝在該載體表面上時(shí)，第一組觸點(diǎn)與相應(yīng)集成電路上的觸點(diǎn)連接。每一個(gè)板區(qū)域都有一組和相應(yīng)的載體的第二組觸點(diǎn)連接的板觸點(diǎn)，并且該板具有一組與上述一組板觸點(diǎn)中的選擇出的觸點(diǎn)連接的板互連線。該多個(gè)板區(qū)域還形成有一個(gè)開口，其尺寸可使當(dāng)將相應(yīng)的載體安裝在該板上時(shí)，能繞過該相應(yīng)的載體上的集成電路。
根據(jù)本發(fā)明的方法的一個(gè)實(shí)施例，將多個(gè)集成電路安裝在相應(yīng)的多個(gè)載體上。每一個(gè)相應(yīng)的載體都有一個(gè)帶有許多觸點(diǎn)的表面；并且，在該載體上的一組觸點(diǎn)，通向利用嵌入的互連線構(gòu)成的一組集成電路上的觸點(diǎn)。提供一塊帶有多個(gè)開口的板，集成電路裝入該板上的開口中，而載體則與該板接合。
本發(fā)明的這些和其他一些實(shí)施例，及許多優(yōu)點(diǎn)和特點(diǎn)，將在下面的說明書和附圖中詳細(xì)說明。在附圖中，相同的標(biāo)號(hào)表示相同或功能上相似的元件。


圖1表示根據(jù)本發(fā)明的系統(tǒng)的用于集成電路有效的互相連接的不同零件的分解視圖2A～2C分別表示在板上的集成電路/載體部件的頂視圖；該集成電路/載體部件的側(cè)視圖，和在板上的該集成電路/載體部件的側(cè)視圖；圖3表示在一個(gè)載體上的一組電氣互相連接點(diǎn)的一個(gè)例子；圖4為圖3所示的載體的橫截面圖；圖5A～5B分別表示在一個(gè)載體上安裝的單片集成電路，和在一個(gè)載體上安裝的多個(gè)集成電路；圖6表示根據(jù)本發(fā)明的方法，有效地將集成電路互相連接起來的步驟；圖7表示根據(jù)本發(fā)明的另一種方法，將集成電路互相連接起來的步驟；圖8為根據(jù)本發(fā)明的一個(gè)載體晶片的簡(jiǎn)化的平面圖；圖9為圖8所示的載體晶片的一部分的詳細(xì)的平面圖；圖10為一個(gè)微型支架組件的透視圖；圖11為根據(jù)本發(fā)明的另一個(gè)實(shí)施例的微型支架組件的透視圖；圖12為根據(jù)本發(fā)明又一個(gè)實(shí)施例的微型支架組件的透視圖；本發(fā)明提供了一種將集成電路有效地互相連接起來，形成一個(gè)復(fù)雜的電子零件，并且整個(gè)系統(tǒng)性能得到改善的系統(tǒng)和方法。
圖1表示安裝在一個(gè)載體12上的一個(gè)集成電路(IC)10，和一塊帶有多個(gè)開口16的板14的分解視圖。如圖所示，該板14有四個(gè)開口16；然而，開口16的數(shù)目可根據(jù)與該板14連接的載體的數(shù)目而變化。同樣，雖然圖中所示的開口16的尺寸都相等；但在另一個(gè)例子中，開口16的尺寸可以是不同的，因?yàn)殚_口的尺寸是由與該板14電氣上連接的集成電路的尺寸決定的。在如圖1所示的例子中，載體12只與集成電路10連接。然而，如以后所述那樣，載體12可以與多于一個(gè)集成電路，或與其他電子元件連接。如果載體12只與一個(gè)集成電路連接，則該系統(tǒng)的載體數(shù)目決定于在復(fù)雜的集成電路中所用的集成電路的數(shù)目。在一個(gè)優(yōu)選實(shí)施例中，該載體的尺寸，與在復(fù)合集成電路中所用的集成電路的尺寸相適應(yīng)；而該板的尺寸則與該復(fù)合集成電路的尺寸相適應(yīng)。
由于載體12連接集成電路10和板14，因此最好是，該載體12與板14和集成電路10的熱匹配。通過使用柔順性材料(compliant material)，例如導(dǎo)線在該集成電路與封裝件之間形成連接，可以補(bǔ)償集成電路10、載體12和板14之間的熱膨脹。另外，可以使用粘接材料來限制應(yīng)力。然而，本發(fā)明的優(yōu)選方法是，利用熱膨脹系數(shù)(CTE)與集成電路10的熱膨脹系數(shù)相近的材料來制造該載體12和板14。在一個(gè)優(yōu)選實(shí)施例中，利用與集成電路10相同的材料來制造載體12和板14。由于集成電路典型地是利用熱膨脹系數(shù)較低的單晶硅制造的，因此，硅就成為制造該載體和板的優(yōu)選材料。然而，也可以使用熱膨脹系數(shù)與硅相差不大的砷化鎵或其他材料來制造該載體和板。
圖1還表示了在板14上的互相連接方式。板14是利用半導(dǎo)體的光刻工藝制造的；因此，在該板14上的互連線20的走線密度，比通常的印刷電路板上的互連線的走線密度高。在載體12上的多個(gè)接線22是預(yù)先制造成可與板14上的接線24的焊盤(接合襯墊)圖形配合。因此，板14既作為一個(gè)機(jī)械基座，又通過相鄰的載體和集成電路之間的互連線20構(gòu)成至少一個(gè)單層走線。最好，在該板14上沒有通孔，因?yàn)楦鱾€(gè)集成電路的互連線最好是分布在各個(gè)載體之間，其允許多個(gè)集成電路之間的信號(hào)可通過相鄰的芯片。由于所有的子系統(tǒng)線路最好是分布成跨過各單獨(dú)的載體，這樣，可將板走線的復(fù)雜性降低至幾組單節(jié)點(diǎn)組。與單塊互連線板的情況比較，在多個(gè)載體之間的互連線分布大大簡(jiǎn)化了互連線的工作；并大大改善整個(gè)系統(tǒng)的性能。顯然，最好該板14只有一層互連線；但在產(chǎn)量并不重要的應(yīng)用場(chǎng)合，該板14也可以有多層互連線。在這種應(yīng)用場(chǎng)合，板14上具有通孔，因?yàn)榛ミB線會(huì)有貫通連接和跨接的地方。
圖2A～2C分別表示在該板14上的一個(gè)集成電路/載體子部件25的頂視圖、該集成電路/載體子部件25的側(cè)視圖和在該板14上的該集成電路/載體子部件25的側(cè)視圖。如圖2B所示，部件25由安裝在載體12上的集成電路10組成。載體12預(yù)先制造有焊錫隆起(如連接點(diǎn)21和22所示)，其分布成排，分別對(duì)準(zhǔn)集成電路10和板14的焊盤圖形。集成電路10為通過連接點(diǎn)21倒裝式接合在載體12上。如圖2C所示，每一個(gè)子部件25都安裝在該板14上，使集成電路10裝在開口16內(nèi)。圖中還可以看出，載體12在該開口16周圍，并通過連接點(diǎn)22與板14連接。一般地，集成電路10和載體12之間的連接點(diǎn)21的數(shù)目，與載體12和板14之間的連接點(diǎn)22的數(shù)目不相等。
使用開口16可使所有的信號(hào)連接點(diǎn)都處在由集成電路10的頂面、載體12的頂面和板14的頂面形成的一個(gè)平面上。這種結(jié)構(gòu)是非常有利的，因?yàn)楣璧幕瘜W(xué)性質(zhì)是這樣的要利用厚度比十分之幾微米厚的硅材料來制造電鍍金屬的通孔是不實(shí)際的。讓載體12和板14使用同樣的材料制造，就可以在載體12和板14之間直接進(jìn)行焊接連接。由于集成電路10和載體12最好由相同的材料制造，因此，信號(hào)連接也可以直接焊在該載體上，并與該集成電路連接。如上所述，載體12上的焊錫隆起部分排成，對(duì)準(zhǔn)集成電路10的焊盤圖形。因此，集成電路10不需要使焊錫隆起。
使用焊錫隆起，將集成電路與載體，和載體與板連接起來的優(yōu)點(diǎn)是，可以利用區(qū)域排列，最大限度地增加外部信號(hào)連接點(diǎn)的數(shù)目。另外，還可消除導(dǎo)線焊接引起的電氣寄生現(xiàn)象。焊錫隆起倒裝式接合為自動(dòng)化的工藝，并且錫焊隆起的成本不會(huì)隨著集成電路輸入/輸出引線數(shù)目的增加而增加。因此，使用焊錫隆起，還可以在成本較低的情況下，集成更多的輸入/輸出引線數(shù)目。
圖3表示在載體12上的一個(gè)示例性的電氣互連方式。為了簡(jiǎn)單起見，表示了較小數(shù)目的連接點(diǎn)。從圖中可以看出，載體12沿著其周邊有多個(gè)連接點(diǎn)22，而在其中心部分周圍，有多個(gè)連接點(diǎn)21。連接點(diǎn)21和22，分別將集成電路10與載體12，和載體12與板14連接起來。連接點(diǎn)21可以利用嵌入的互相連接線，與連接點(diǎn)22相通，并且，這種走線可以有至少一個(gè)跨接點(diǎn)。這些跨接點(diǎn)可使信號(hào)通至在該載體12上的集成電路，和從該集成電路送出。另外，在該載體12上的信號(hào)通路，可以與該集成電路的線路獨(dú)立。這些獨(dú)立的信號(hào)通路可使從一個(gè)相鄰的集成電路送出的信號(hào)，通至另一個(gè)相鄰的集成電路。這樣，各個(gè)集成電路的互連線跨過各個(gè)單獨(dú)的載體上分布。
連接點(diǎn)21和22是根據(jù)具體的復(fù)合集成電路的應(yīng)用場(chǎng)合預(yù)定的。由于連接點(diǎn)21和22是利用半導(dǎo)體光刻工藝制造的，因此，所得到的線路密度與在芯片上的互連接線的密度非常相似。具體地說，連接點(diǎn)21和22是通過內(nèi)面一排和外面一排焊錫隆起部分形成的。該二排焊錫隆起部分排列的方式，與集成電路10和板14的焊盤是匹配的。這就不需要在各個(gè)集成電路上設(shè)置焊錫隆起部分。一般地，稱為外部互連線的集成電路之間的各個(gè)連接點(diǎn)的互相連接密度，比用于將晶體管連接在集成電路上的互相連接密度小得多。因此，使用制造集成電路本身的同樣先進(jìn)，或先進(jìn)性稍差的，半導(dǎo)體制造方法，可使上述外部互連線的密度達(dá)到很高。利用同樣的方法，還可將該外部互相連接點(diǎn)裝在與集成電路本身的面積一樣大，或比它小的一個(gè)區(qū)域中。因?yàn)榘宓某叽绾兔娣e一般比集成電路本身的尺寸和面積大許多倍，因此，可使產(chǎn)量比現(xiàn)有方法的產(chǎn)量高得多。
參見圖3和圖4，載體12是利用生產(chǎn)半導(dǎo)體的多層金屬化工藝制造的。通過使用位于同一層內(nèi)的通孔，可以使各個(gè)信號(hào)通道之間建立跨接點(diǎn)。由于所有的通道都在同一個(gè)層上，因此，在制造階段，通過一次掩模程序，顧客可以很容易地改變連接點(diǎn)21和22。對(duì)于每一種新的應(yīng)用場(chǎng)合，根據(jù)所希望的具體的集成電路的互相連接點(diǎn)，可以確定通孔的位置。一旦確定了通孔的位置，則只需改變含有通孔的一層即可。
該載體12包括多層互相連接的基體，基體的信號(hào)通道數(shù)至少是800信號(hào)通道/平方厘米。該互相連接的基體的結(jié)構(gòu)是可以由掩模程序設(shè)定的，并且便于以超過20GHz(千兆赫)的速率，進(jìn)行高速數(shù)據(jù)信號(hào)傳送。集成電路10的輸入和輸出(I/O)信號(hào)，可以引導(dǎo)至該集成電路的模片(die)的多個(gè)側(cè)面，從而可以有效地使該集成電路10的輸入/輸出信號(hào)密度增加二倍。載體12的互相連接基體，是由夾在電源參考平面12c和接地參考平面12d之間的二個(gè)信號(hào)層12a和12b構(gòu)成的。每一層是由5微米厚的電鍍銅制成的。該電源層12c提供一個(gè)Vdd參考平面，并且包括有一條放置一個(gè)焊盤接點(diǎn)12e的隙縫。通過將在該電源參考平面12c和接地參考平面12d之間的二個(gè)彼此隔開的信號(hào)通道12a和12b包圍起來，可以降低該信號(hào)通道12a和12b中的噪聲(例如，串話干擾和同時(shí)切換噪聲(SSN))。
串話干擾由二根相鄰的信號(hào)線之間的互電容造成。對(duì)于載體12，所產(chǎn)生的串話干擾噪聲可用下式估計(jì)Vcn＝0.176×10-9(Vin/τrise)式中Vin-輸入電壓。遠(yuǎn)端的串話干擾可以抵消，因此可忽略不計(jì)。由輸出緩沖器的放電通道形成的VDD/Vss回路中產(chǎn)生的同時(shí)切換噪聲(SSN)，通常稱為接地反跳(ground bounce)，因?yàn)樗钳B加在局部接地參考平面12d上的(也加上電源參考平面12c上)。該噪聲電壓的幅值，由下式近似確定Vssn＝LeffdI/dt式中Leff-組裝在接地接頭上的模片的有效自感。如果忽略負(fù)反饋?zhàn)饔胐I/dt，該公式會(huì)過高估計(jì)了Vssn。電路的噪聲裕度必需足夠大，以保證在有SSN存在的情況下，電路可靠工作。用于該載體12和板14裝配的倒裝式接合工藝過程形成的寄生電感極低(＜0.1nH)，因此載體12可包含多個(gè)不穿通的參考平面。
通過將電源參考平面12c和接地參考平面12d之間的二個(gè)彼此隔開一定距離的信號(hào)通道12a和12b包圍起來，可以容易地控制該二個(gè)參考平面12c和12d中的每一個(gè)平面與該二個(gè)信號(hào)通道12a，12b之間的距離，使該距離在該載體的容積內(nèi)為常數(shù)。這樣，容易在該電源參考平面12c和信號(hào)通道12a之間，以及在接地參考平面12d和信號(hào)通道12b之間形成恒定不變的阻抗。另外，使信號(hào)通道12a接近電源參考平面12c，和使信號(hào)通道12b接近接地參考平面12d，可避免串話干擾。這樣，在沿著通道12a或12b中的一條通道傳送信號(hào)時(shí)的電流回流通道，不是與它相鄰的那條信號(hào)通道，而是電源參考平面12c或接地參考平面12d。
通過消除由于驅(qū)動(dòng)器和接收器之間的阻抗不匹配造成的反射噪聲，還可進(jìn)一步降低上述的噪聲。當(dāng)一個(gè)信號(hào)的消逝時(shí)間(time of flight)與該信號(hào)的上升時(shí)間相差不大時(shí)，這種反射噪聲就成為一個(gè)要解決的問題。滿足下列約束條件的非常短的連接，可最大限度地減小上述反射噪聲的問題tflight＜trise/4對(duì)于一個(gè)典型的載體12的信號(hào)相互連接模式，信號(hào)消逝時(shí)間為tflight≈50ps(微微秒)。
因此，使信號(hào)的上升時(shí)間和下降時(shí)間保持大于200ps，就可以避免反射噪聲和該反射噪聲對(duì)信號(hào)調(diào)整時(shí)間的影響。對(duì)于3.3伏的轉(zhuǎn)換，這個(gè)條件可轉(zhuǎn)換為每一個(gè)相互連接點(diǎn)上的相互連接負(fù)載電容小于66pF。這樣，該載體12形成一個(gè)與單片集成電路10或多個(gè)集成電路10的不同的襯墊互相連接時(shí)的噪聲較低的一種線路密度高的結(jié)構(gòu)。
另一方面，板14為載體12的一個(gè)機(jī)械基座，它同時(shí)可在相鄰的載體12之間形成單層的線路。多層載體12的相互連接基體，與板14的相互連接的單層單一信號(hào)通道的組合，可以有效地在多芯片子系統(tǒng)上，形成一個(gè)連續(xù)的XY相互連接平面。與相鄰的板14沒有直接連接關(guān)系的載體12，與第一個(gè)載體12分享該電源參考平面12c或接地參考平面12d。雖然不是必需，但最好，進(jìn)行數(shù)據(jù)通訊的載體和/或集成電路10(即電氣上互相連接)應(yīng)該放置得互相靠近。
除了為單獨(dú)的集成電路10的總的最大需要提供適當(dāng)?shù)拇钶d電流的通道以外，該載體12和板14的組合體，還必需有足夠的功率耗散能力，以滿足裝置的估計(jì)的功率消耗。為了改善該載體12和板14組合體的功率特性，最好，該集成電路10上的信號(hào)漂移小。
圖5A表示安裝在載體12上的單塊集成電路10。如圖5B所示，在載體12上也可安裝多塊集成電路10。雖然，圖5A和圖5B只表示了安裝在載體12上的集成電路；但電阻，電容和其他電氣元件也可以和該集成電路一起，安裝在載體12上。因此，該載體12本身可起一個(gè)多芯片組件的作用。這是非常有利的，因?yàn)榭梢允垢嗟脑诎?4上互相連接。另外，當(dāng)載體12作為一塊中間板時(shí)，在它上面的集成電路相互連接方式，與在芯片上的相互連接方式相差不大。
采用批量生產(chǎn)方式來制造該載體12的過程可使用通常的化學(xué)氣相沉積方法。在一個(gè)例子中，通過清除原來的氧化物，來準(zhǔn)備好一塊處理用的晶片。然后，用厚度大約為4000埃()的一層銅在該晶片表面上成核。沉積在該晶片表面上的該銅層的厚度，基本上是均勻的。再將厚度在8～10微米范圍內(nèi)的一層感光性樹脂，沉積在上述成核層(nucleation layer)上。如上面的圖4所示，該感光性樹脂層用作在形成電源參考平面12c和接地參考平面12d時(shí)的鍍覆的隔擋層。該電源參考平面12c和接地參考平面12d是由沉積在感光性樹脂頂部的一個(gè)掩模層保護(hù)的。然后，利用感光性樹脂的各向異性腐蝕方法，從由上述屏蔽層限定的區(qū)域除去感光性樹脂，使上述銅層露出。再利用電鍍的方法，在被上述的腐蝕方法清除掉感光性樹脂的區(qū)域上，沉積一層厚度為5.0微米的銅。具體地，將該晶片的周邊附著在一個(gè)電鍍電極上，使該電極與晶片表面上涂敷的銅層接觸。然后，將該晶片浸入銅的電解池中，在上述消除了感光性樹脂的區(qū)域上電鍍上大約5微米厚的一層銅。在電鍍工序完成后，除掉感光性樹脂，留下的就是有電路圖形的電源參考平面12c和接地參考平面12d。上述銅成核層使目前在該晶片上的所有金屬圖形短路。
然后，進(jìn)行毯覆式濕腐蝕(blanket wet etch)，清除掉上述涂敷銅層，并在該電源平面12c和12d之間形成電氣絕緣。將一種粘接促進(jìn)劑，在甲醇中0.5％的3-APS(3-Aminopropyltriethoxysilane)，放置在該晶片上。當(dāng)該晶片以3000轉(zhuǎn)/分的速度旋轉(zhuǎn)時(shí)，3-APS溶液動(dòng)態(tài)地分配在該晶片的中心上。然后，將旋轉(zhuǎn)速度增加至5000轉(zhuǎn)/分，旋轉(zhuǎn)30秒，使晶片表面干燥。然后，再沉積一層BCB介電層。該介電層的厚度大約為5.0微米，它使電源平面12c和12d電氣上絕緣，形成一種具有微型帶狀的傳輸線結(jié)構(gòu)。3-APS增加BCB對(duì)銅的粘接力。
將第二個(gè)掩模層形成在該介電層的頂部，確定通道位置和劃定通道界限。接著，在光-BCB顯影沉積過程中，對(duì)這些通道進(jìn)行腐蝕。接著是濺射4000埃厚度的TiCu層，使它覆蓋整個(gè)晶片。在接下去進(jìn)行的電鍍銅工序中，該TiCu層起電鍍電極的作用。該電極附件在該晶片的外邊緣上。再沉積第二層厚度大約為8～10微米的感光性樹脂。在制造由一層掩模層保護(hù)的上述信號(hào)層12a和12b中的一個(gè)層時(shí)，該第二層感光性樹脂可用作電鍍隔擋層。然后，用各向異性的腐蝕方法，腐蝕該感光性樹脂層，將該感光性樹脂層的不同區(qū)域中的TiCu層露出。再利用電鍍的方法，將厚度在5微米以下的銅層，沉積在上述通道，以及在各向異性腐蝕過程中露出的區(qū)域上。然后，清除感光性樹脂，留下的就是再經(jīng)過一個(gè)輔助工序形成的上述信號(hào)通道12a和12b。再進(jìn)行表面層濕腐蝕，除去TiCu層，并在信號(hào)層12a和12b之間形成電氣絕緣。然后再沉積另一層3-APS粘接促進(jìn)劑和BCB。BCB層的厚度大約為2.0微米。
再施加第四個(gè)掩模層，以限定上述互相連接點(diǎn)21和22。接著進(jìn)行腐蝕，除去BCB層的一些部分。在上述BCB層的一些部分上，電鍍鎳和金。再施加上第五個(gè)掩模層，以限定BCB層的一些部分已被除去的區(qū)域，露出硅晶片的一些區(qū)域。再利用干腐蝕方法，除去BCB層的一些部分?，F(xiàn)在再將3-APS粘接促進(jìn)劑層涂在與沉積了第五個(gè)掩模層的側(cè)面相對(duì)的該晶片側(cè)面上，并在該側(cè)面上沉積一個(gè)2微米厚的BCB層，形成BCB層的后部。在該BCB層后部上沉積第六個(gè)掩模層，以限定有待露出硅晶片的區(qū)域。利用干腐蝕法，使該硅晶片露出；接著，從上述這些露出的硅晶片區(qū)域上，除去硅。然后，再除去該BCB層的后部。上述板14也可用類似的方法制造。
圖6為表示根據(jù)本發(fā)明的集成電路互相連接的優(yōu)選方法的流程圖。如圖所示，對(duì)于每一個(gè)復(fù)合集成電路，板晶片，載體晶片和各個(gè)集成電路晶片都是單獨(dú)制造的。參見步驟501，在制造出板晶片后，在步驟503中，在該板上作出開口。在步驟505中，將單塊的板分開，并在步驟507中進(jìn)行測(cè)試。在步驟521中，制造載體，并在步驟523中，測(cè)試該載體，并進(jìn)行分類，挑出不合格品。拋棄不合格品，并在步驟525中，將合格品分開成單獨(dú)的載體。再參見步驟541～545，在制造好集成電路后，也要對(duì)集成電路進(jìn)行測(cè)試，挑出不合格品。將合格品從不合格品中分類出來，再分開成單獨(dú)的集成電路。在步驟550中，將合格的集成電路模片(IC die)，安裝在相應(yīng)的合格的載體上。在集成電路安裝在載體上之后，在步驟555中，進(jìn)行該集成電路的最后測(cè)試。在將該集成電路與其他子系統(tǒng)的集成電路集成在一起之前進(jìn)行的這個(gè)附加的測(cè)試，可以消除產(chǎn)生“已知合格的模片”的麻煩。由于沒有假設(shè)所有的模片質(zhì)量都是好的，因此就不會(huì)有因?yàn)槭褂昧瞬缓细竦哪Ｆ?，要進(jìn)行更換造成的產(chǎn)量損失。在步驟570中，將集成電路/載體部件安裝在板上。在步驟572中，進(jìn)行上述部件測(cè)試，排出連接不好的地方。當(dāng)通過上述測(cè)試后，在步驟574中，就完成了集成電路組件的裝配。
圖7和圖8表示根據(jù)本發(fā)明的集成電路互相連接的另一種方法。具體地說，步驟601、603、605和607相應(yīng)于上述圖6中的步驟501、503、505和507。然而，圖7所示的方法的不同之處是，在切斷載體之前，將單個(gè)的集成電路110組裝在載體上(沒有示出)。具體地說，在步驟621中，制造載體晶片112a，使得在該晶片上有多個(gè)彼此隔開一定距離的載體區(qū)域112。在步驟641中，利用一個(gè)單獨(dú)的過程來制造多個(gè)集成電路110。然后，在步驟645中，將集成電路110切斷，并且在步驟647中，利用上述的錫焊連接方法，將集成電路110組裝在載體晶片112a上。這樣，每一個(gè)載體區(qū)域112將有至少一個(gè)集成電路110。
參見圖3、7和8，在分?jǐn)噍d體12以前，將集成電路110連接起來，可以在最后組裝之前，進(jìn)行集成電路110的100％功能測(cè)試或預(yù)燒(burn-in)。為此，載體晶片112a包括一個(gè)電源平面120和一個(gè)接地平面122，以及多個(gè)信號(hào)通道124。每一個(gè)載體區(qū)域112可以通過相互連接點(diǎn)126，與該電源平面120和接地平面122連接。在這個(gè)結(jié)構(gòu)中，載體區(qū)域112所帶的集成電路110，可以在步驟570中完成組裝之前，測(cè)試。具體地說，信號(hào)通道124，電源平面120，接地平面122和相互連接點(diǎn)126，均與所要求的接頭21電氣上連通，以便于加偏壓和使信號(hào)傳輸至集成電路110。這樣，可以早期檢測(cè)出集成電路110的不合格品。在分切載體和集成電路以后，將集成電路/載體部件最終裝在板14上之前，可以使上述載體區(qū)域112和集成電路110分開，這樣，可以節(jié)約設(shè)置功能齊全的板14的成本。另外，在功能測(cè)試過程中，集成電路110損壞的概率減小，因?yàn)榧呻娐?10的測(cè)試信號(hào)和偏置電壓只在連接襯墊124a和126a處耦合。在預(yù)燒過程中，與集成電路110和測(cè)試裝置(沒有示出)沒有實(shí)際的接觸。
參見圖8和圖9，上述信號(hào)通道124和相互連接點(diǎn)126，通過位于二個(gè)相鄰的載體區(qū)域112之間的測(cè)試電路區(qū)域130，通向載體區(qū)域112中的每一個(gè)區(qū)域。在該測(cè)試電路區(qū)域130中，還包括使位于上述載體區(qū)域112中的集成電路適當(dāng)成形，以便進(jìn)行功能測(cè)試的其他電路元件。例如，在該測(cè)試電路區(qū)域130中，可以放置絕緣電阻132和134。這樣，每一個(gè)集成電路110都可分別通過絕緣電阻132和134，與電源平面120和接地平面122連接。這樣可防止由于整個(gè)載體晶片112a短路，而使一個(gè)載體區(qū)域112短路。在圖7所示的步驟670的切斷過程中，圖9所示的測(cè)試電路區(qū)域130和電源平面120，接地平面122都被切開。這樣，切開載體晶片112a時(shí)，不會(huì)損壞單獨(dú)的載體區(qū)域112。如圖7所示，在步驟672中，測(cè)試該集成電路，找出連接不好的地方；通過該測(cè)試，在674中，完成集成電路組件的裝配。
參見圖10，在一個(gè)系統(tǒng)內(nèi)，各個(gè)集成電路710之間的總帶寬是一個(gè)電子系統(tǒng)的性能的主要決定因素。集成電路710的外部性能等于相互連接的線路密度乘以輸入/輸出引線之間的頻帶寬度。為了進(jìn)一步增加在單位體積中的集成電路密度，和提高集成電路的性能，設(shè)置了一塊底板711。通過將二維的板714，插入一個(gè)三維的部件中，單塊的板714可以連接起來。如上所述，該板714可以有一個(gè)載體712，一個(gè)集成電路760安裝在該載體712上。底板711包括多塊接合襯墊715和多個(gè)信號(hào)通道717，該多塊接合襯墊中的一部襯墊，在該底板711的第一個(gè)主要表面723上。在該底板711上作出至少一個(gè)貫通的通道719，通道719從作在上述第一個(gè)主要表面723上的孔721，延伸至對(duì)面的一個(gè)主要表面725。
當(dāng)將二維的板714伸入一個(gè)三維的部件中時(shí)，希望該多個(gè)板714之間的帶寬，盡可能接近地與各個(gè)板714內(nèi)的帶寬匹配。這表示多個(gè)板714之間的互相連接的線路密度大，需要有某種形式的結(jié)構(gòu)，來使信號(hào)在該二維的板714的各個(gè)平面之間傳輸。結(jié)果，三維部件的復(fù)雜性大致等于，組成該部件的板714的復(fù)雜性，與該板714的數(shù)目相乘。例如，在一個(gè)具有10塊板714的部件中，系統(tǒng)總的復(fù)雜性程度為10X。為了使該板714與該底板711互相連接，必需精確地控制板和底板的制造公差。為此，該底板711應(yīng)利用上述的針對(duì)板714的制造方法來制造。這樣可建立利用光刻和腐蝕方法制造的該部件不同零件的機(jī)械加工公差。特別是，硅的結(jié)晶結(jié)構(gòu)允許精確地腐蝕板714和底板711。這樣，腐蝕加工可以達(dá)到1微米的機(jī)械加工公差。假設(shè)，最壞的情況下，非直線性的精度誤差為20％，則上述接合襯墊之間的節(jié)距精度可達(dá)5微米。因此，利用光學(xué)校準(zhǔn)設(shè)備的精度，可以保證電氣連接和機(jī)械結(jié)構(gòu)之間的公差。
為了使該板714容易與底板711精確地連接，每一塊板都包括至少一個(gè)榫舌727。該榫舌的一端的橫截面形狀，與上述貫通通道719的橫截面形狀互補(bǔ)。雖然，該榫舌727可以從該板714的任何一個(gè)表面伸出，但最好是至少一個(gè)榫舌727從該板714的周邊729伸出。該周邊729處在與上述板714的彼此相對(duì)的二個(gè)主要表面731和733垂直的平面內(nèi)。這樣，當(dāng)達(dá)到上述底板711上的最終安放位置時(shí)，該板714的彼此相對(duì)的二個(gè)主要表面731和733，處在與上述底板的二個(gè)彼此相對(duì)的主要表面723和725垂直伸出的平面內(nèi)。在這個(gè)最終的安放位置上，上述多塊接合襯墊715中的至少一塊襯墊，靠近該板714上的多個(gè)接合襯墊圖形連接點(diǎn)724中的一個(gè)連接點(diǎn)。
為了使該板714的位置與該底板711固定，最好將上述接合襯墊715，錫焊在與它相鄰的接合襯墊圖形連接點(diǎn)724上，形成一個(gè)接頭735。為此，該接合襯墊715和該接合襯墊圖形連接點(diǎn)724，必需是一種可被焊錫潤(rùn)濕的材料。一般，該接合襯墊715和接合襯墊圖形連接點(diǎn)724上電鍍有一層黃金或鎳?？梢岳萌魏渭夹g(shù)上已知的方法，使焊錫流動(dòng)。然而，最好是利用一種局部加熱方法(例如，紅外線)，使該焊錫流動(dòng)。這樣，焊錫可以流動(dòng)，而不會(huì)使該焊錫周圍區(qū)域受到過分加熱。一般，相鄰的板714之間的距離，是隨著決定上述貫通通道719相對(duì)于上述榫舌727的尺寸大小的公差而變的。在板714，和底板711上的襯墊的高度，和所使用的焊錫量，必需足夠大，以保證在接頭715中沒有空洞。
使用焊錫的一個(gè)優(yōu)點(diǎn)是，通過更換有故障的板714，或集成電路710，很容易使集成電路組件重新工作。當(dāng)考慮到，與單獨(dú)一塊板714比較，將10塊板714安裝在一塊底板711上，使集成電路部件的復(fù)雜性增加10X倍，會(huì)造成系統(tǒng)故障概率也升高10X倍，則上述這點(diǎn)就特別重要了。使焊錫重新流動(dòng)，把有故障的板714與底板711分開，則利用焊錫就可以容易地使集成電路/載體部件重新工作，如圖11的接頭837所清楚地表示那樣。再參見圖10，在重新工作過程中，可以利用與在反裝晶片工藝的重新工作過程中所用的相同方法，來清潔上述接合襯墊715和接合襯墊連接點(diǎn)724。然后，再重復(fù)用于最終組裝的過程。在最后裝配完成后，將該三維部件放在一個(gè)保護(hù)盒中，并與下一級(jí)電路連接。
為了減小在接頭735處的應(yīng)力，位于該接頭735對(duì)面的該板714的一個(gè)側(cè)面上，可作出一個(gè)從該板的二個(gè)主要平面中的一個(gè)平面伸出來的短軸737。該短軸737的尺寸足以與相鄰的板714接觸，并減小該板圍繞著該接頭735的懸臂的作用。
參見圖11，在另一個(gè)實(shí)施例中，通過設(shè)置與該第一個(gè)底板811a相對(duì)，或從該第一個(gè)底板橫向伸出的第二個(gè)底板811b，可以避免板814圍繞著接頭837的懸臂作用。該第二個(gè)底板811b與第一個(gè)底板相同；但板814具有第一和第二組榫舌827a和827b。第一和第二個(gè)底板811a和811b中的每一個(gè)底板，都帶有一組榫舌。設(shè)置多個(gè)底板的另一個(gè)優(yōu)點(diǎn)是，可縮短信號(hào)通道，從而可將任何一塊板上的信號(hào)之間的通道長(zhǎng)度減小至等于該板的平均寬度，加上二塊底板之間間隔距離。這可以在增加三維部件中信號(hào)傳輸速度的同時(shí)，減小寄生電容和寄生電感。
參見圖12，防止板914圍繞著接頭935的懸臂作用的另一個(gè)實(shí)施例包括，使多個(gè)榫舌927，在離該板914的二個(gè)彼此相對(duì)的主要表面931和933中的一個(gè)表面不同的距離處，與該底板連接。為此，可使一個(gè)或多個(gè)榫舌927，從上述板的二個(gè)彼此相對(duì)的主要表面931和933中的一個(gè)表面，向著該底板911伸出；而其余的榫舌929則從該板的周邊伸出。這樣，由于在二個(gè)不同的平面上進(jìn)行連接，因此，可減小板914圍繞接頭935的懸臂作用。
權(quán)利要求
1.一種集成電路的安裝組件，該組件包括一第一絕緣件，其具有設(shè)置在其上的多個(gè)接合部位和多條信號(hào)軌跡，所述多條信號(hào)軌跡中的每一條信號(hào)軌跡，從所述多個(gè)接合部位中的一個(gè)部位伸出，而所述多個(gè)接合部位中的一個(gè)子組，位于在第一個(gè)平面內(nèi)延伸的所述第一絕緣件的一個(gè)表面內(nèi)；一第二絕緣件，其具有設(shè)置在其上的多個(gè)信號(hào)通道和多個(gè)接合襯墊，所述多個(gè)接合襯墊中的一子集位于在第二個(gè)平面內(nèi)延伸的所述第二絕緣件的一個(gè)表面上；而所述第一個(gè)平面在所述第二個(gè)平面的橫向方向上延伸；所述第一絕緣件上作有多個(gè)孔，而所述第二絕緣件上有多個(gè)其形狀與所述第一絕緣件上的孔的橫截面形狀互補(bǔ)的榫舌；當(dāng)所述第一和第二絕緣件在最后的安放位置時(shí)，上述榫舌放置在上述第一絕緣件的孔中；所述子集的所述接合襯墊中的每一個(gè)襯墊，都靠近所述子組的所述接合部位之一。
2.如權(quán)利要求1所述的安裝組件，它還包括一種導(dǎo)電的易熔合金，該合金牢固地使所述子集的所述接合襯墊之一，與所述子組的所述接合部位之一固定。
3.如權(quán)利要求1所述的安裝組件，它還包括多個(gè)所述的第二絕緣件。
4.如權(quán)利要求1所述的安裝組件，它還包括多個(gè)所述的第一絕緣件。
5.如權(quán)利要求1所述的安裝組件，它還包括一個(gè)從所述表面上伸出的短軸，所述短軸靠近與所述第一絕緣件相對(duì)的所述表面的一個(gè)邊緣。
6.如權(quán)利要求1所述的安裝組件，其中，所述第一和第二絕緣件都由硅制成。
7.如權(quán)利要求1所述的安裝組件，其中，所述多個(gè)接合部位的第一組，包圍所述第一絕緣件的一個(gè)區(qū)域；而所述多個(gè)信號(hào)軌跡的第二組，與所述接合部位的所述第一組相連，并延伸離開所述第一絕緣件上被包圍的區(qū)域，形成一個(gè)不導(dǎo)電的區(qū)域；并且還包括一個(gè)帶有多個(gè)導(dǎo)電軌跡和多個(gè)導(dǎo)電的接合區(qū)域的線路載體；第三組所述接合部位重疊在所述第一組接合部位上，使得當(dāng)在最后安放位置時(shí)，所述第三組接合區(qū)域中的每一個(gè)區(qū)域，都與所述第一組接合部位中的一個(gè)部位重疊；而所述多個(gè)導(dǎo)電軌跡中的一個(gè)軌跡，則重疊在所述不導(dǎo)電區(qū)域上，并在所述第三組接合區(qū)域的二個(gè)區(qū)域之間延伸，以便使所述第一組的接合部位中的二個(gè)部位電氣上連通。
8.如權(quán)利要求7所述的基片，其中，所述集成電路與所述線路載體的其余的接合區(qū)域連接，并且放置成與所述的不導(dǎo)電區(qū)域重疊。
9.如權(quán)利要求7所述的基片，其中，所述集成電路與所述線路載體的其余接合區(qū)域連接；而所述不導(dǎo)電區(qū)域包括一個(gè)其面積超過所述集成電路面積的孔，因此，當(dāng)所述線路載體達(dá)到在所述絕緣件上的最終安放位置時(shí)，所述集成電路放置在所述線路載體上，以便裝入所述孔內(nèi)。
10.一種集成電路的安裝組件，它包括一第一絕緣件，其具有設(shè)置在其上的多個(gè)接合部位和多條信號(hào)軌跡，所述多條信號(hào)軌跡中的每一條信號(hào)軌跡，從所述多個(gè)接合部位中的一個(gè)部位伸出，而所述多個(gè)接合部位中的一子組，位于在第一個(gè)平面內(nèi)延伸的所述第一絕緣件的一個(gè)表面內(nèi)；多個(gè)第二絕緣件，每一個(gè)所述的第二絕緣件都包括一個(gè)具有設(shè)置在其上的多個(gè)信號(hào)通道和多個(gè)接合襯墊的表面，所述表面由一個(gè)周邊包圍，并在與所述第一個(gè)平面垂直的第二個(gè)平面內(nèi)延伸；從所述周邊上伸出二個(gè)榫舌，所述第一絕緣件具有多個(gè)彼此隔開一定距離的孔，所述多個(gè)第二絕緣件中的每一個(gè)絕緣件的所述多個(gè)榫舌中的每一個(gè)榫舌，都放置在所述多個(gè)彼此隔開一定距離的孔中的一個(gè)孔內(nèi)；所述多個(gè)第二絕緣件中的每一個(gè)絕緣件，都從所述第一絕緣件伸出；當(dāng)所述多個(gè)第二絕緣件與所述第一絕緣件達(dá)到其最終的安放位置時(shí)，該每一個(gè)第二絕緣件與相鄰的一個(gè)第二絕緣件平行；而所述一部分接合襯墊中的每一個(gè)襯墊，與所述子集中的所述接合部位中的一個(gè)部位靠近。
11.如權(quán)利要求10所述的安裝組件，它還包括一種導(dǎo)電的可熔合金，該合金牢固地將所述子集中的所述接合襯墊之一，與所述子組的所述接合部位之一固定。
12.如權(quán)利要求11所述的安裝組件，它還包括一個(gè)從所述表面伸出來的短軸，所述短軸靠近與所述第一絕緣件相對(duì)的所述表面的一個(gè)邊緣。
13.如權(quán)利要求12所述的安裝組件，其中，所述多個(gè)接合部位排列成多個(gè)組，每一組包圍所述第一絕緣件的一個(gè)區(qū)域，形成多個(gè)區(qū)域；所述信號(hào)軌跡與所述多個(gè)組中的每一組相連，以離開所述區(qū)域延伸，限定多個(gè)不導(dǎo)電的區(qū)域；并且還包括多個(gè)線路載體，每一個(gè)載體均有多個(gè)導(dǎo)電軌跡和多個(gè)導(dǎo)電的接合區(qū)域；所述導(dǎo)電的接合區(qū)域中的一個(gè)子部分，與所述的多個(gè)接合部位中的所述多個(gè)組之一重疊，從而當(dāng)放置在最終安放位置時(shí)，所述子部分的所述導(dǎo)電接合區(qū)域中的每一個(gè)接合區(qū)域，與所述多個(gè)組中的所述多組接合部位之一重疊；而所述多個(gè)導(dǎo)電軌跡中的一個(gè)軌跡，與所述不導(dǎo)電區(qū)域重疊，并在所述第三組接合區(qū)域中的二個(gè)接合區(qū)域之間延伸，以便使所述第一組接合部位中的二個(gè)接合部位電氣上連通。
14.如權(quán)利要求13所述的基片，其中，一個(gè)集成電路與所述線路載體中的每一個(gè)載體上的其余的接合區(qū)域連接，并放置成與所述不導(dǎo)電區(qū)域重疊。
15.如權(quán)利要求14所述的基片，其中，所述不導(dǎo)電區(qū)域包括其面積超過所述集成電路橫截面積的一個(gè)孔，當(dāng)所述線路載體位于所述絕緣件上的最后安放位置上時(shí)，所述集成電路位于所述線路載體上，可裝入所述孔內(nèi)。
16.如權(quán)利要求15所述的安裝組件，其中，所述第一絕緣件和所述多個(gè)第二絕緣件中的每一個(gè)第二絕緣件，都由硅制成。
17.一種在第一和第二絕緣件上形成信號(hào)通道線路的方法，該方法包括下列步驟將多個(gè)彼此隔開的接合部位和多個(gè)信號(hào)軌跡沉積在所述第一絕緣件上，所述多個(gè)信號(hào)軌跡中的每一條軌道，都從所述多個(gè)接合部位中的一個(gè)接合部位延伸出去；相鄰二個(gè)接合部位之間的距離限定出一第一個(gè)節(jié)距；所述第一絕緣件包括一個(gè)在第一個(gè)平面內(nèi)的表面；而所述多個(gè)接合部位和所述多個(gè)信號(hào)軌跡位于所述第一個(gè)平面內(nèi)；在所述第二絕緣件上，沉積多個(gè)彼此隔開的接合襯墊和多個(gè)信號(hào)通道；所述多個(gè)信號(hào)通道中的每一個(gè)信號(hào)通道，從所述多個(gè)接合襯墊中的一個(gè)襯墊延伸出去；而相鄰二個(gè)接合襯墊之間的距離限定出一第二個(gè)節(jié)距；所述第二絕緣件包括一個(gè)位于第二個(gè)平面內(nèi)的表面，所述多個(gè)接合襯墊和所述多個(gè)信號(hào)通道位于所述第二個(gè)平面內(nèi)；在第一預(yù)定的公差范圍內(nèi)，在所述第一絕緣件上，作出多個(gè)彼此隔開的孔；在第二預(yù)定的公差范圍內(nèi)，在所述第二絕緣件上，作出多個(gè)彼此隔開的榫舌；所述多個(gè)彼此隔開的榫舌中的每一個(gè)榫舌，與所述多個(gè)彼此隔開的孔中的每一個(gè)孔配合；和將所述第一和第二絕緣件連接在一起，所述第一和第二個(gè)節(jié)距隨著所述第一和第二預(yù)定的公差范圍而改變。
18.如權(quán)利要求17所述的方法，其中，在所述的連接步驟之后，所述多個(gè)接合襯墊中的每一個(gè)接合襯墊，都靠近所述多個(gè)接合部位中的一個(gè)接合部位；并且還包括將所述多個(gè)接合部位中的每一個(gè)接合部位，與相鄰的所述多個(gè)接合襯墊中的一個(gè)接合襯墊錫焊在一起的步驟。
19.如權(quán)利要求17所述的方法，其中，所述第二絕緣件包括一個(gè)周邊，所述多個(gè)榫舌中的每一個(gè)榫舌，都從所述周邊伸出；在所述連接步驟以后，所述第一和第二個(gè)平面互相垂直。
20.如權(quán)利要求17所述的方法，其中，所述第一和第二絕緣件都由一種硅的化合物制成。
全文摘要
一種有效地將多個(gè)集成電路(10)互相連接,從而可改善整個(gè)系統(tǒng)電氣性能的系統(tǒng)和方法。在本發(fā)明的系統(tǒng)的一個(gè)實(shí)施例中,多個(gè)載體(12)與多個(gè)體成電路(10)相適應(yīng),并且一塊板(14)具有多個(gè)容納多個(gè)集成電路(10)的區(qū)域(16)。該多個(gè)集成電路(10)與一個(gè)底板(711)連接,形成一疊沿垂直方向排列的板(714)。
文檔編號(hào)H05K1/11GK1265262SQ98807453
公開日2000年8月30日 申請(qǐng)日期1998年5月22日 優(yōu)先權(quán)日1997年5月23日
發(fā)明者薩米·K·布朗, 喬治·E·埃夫利, 安德魯·K·威金, 湯姆·L·托德, 塞繆爾·W·比爾 申請(qǐng)人:阿爾平微型系統(tǒng)公司