專利名稱：一種恒流控制電路的制作方法
技術領域：
本發(fā)明屬于集成電路設計領域，尤其涉及一種恒流控制電路。
背景技術：
LED作為一種低功耗的綠色光源，廣泛應用于照明、背光顯示等領域，其發(fā)光的特殊性，要求流過LED芯片的電流相對恒定，發(fā)光才能穩(wěn)定。特別是作為顯示屏的背光源，更是要求流過每路LED芯片電流的大小盡可能相等，才能達到理想的顯示效果。也就是說，恒流控制電路是LED光源的必需模塊。現(xiàn)今商用的恒流控制電路，一般都需要利用功率管(包括NM0S、PM0S、NPN和PNP功 率管)調整每路功率管相關的壓降，以調整電流、達到使流經(jīng)每路LED芯片的電流相等的目的。如果功率管內置，將會增加芯片面積、同時增加了芯片成本；此外，功率管的散熱問題也不易解決。所以，現(xiàn)今通用的解決方案是將功率管外置。

發(fā)明內容
本發(fā)明的目的在于改進功率管內置的恒流控制電路的芯片面積大、成本高的缺點，利用外置的功率管，提供一種可以實現(xiàn)自調節(jié)、并且控制精度高的恒流控制電路。為了實現(xiàn)上述目的，本發(fā)明是這樣實現(xiàn)的一種恒流控制電路，包括一個電流源輸出模塊和兩路以上輸出電路，所述的每路輸出電路均包括一個恒流自動調節(jié)模塊、一個功率管驅動控制模塊以及由一個或多個LED燈組成的負載模塊；所述每個恒流自動調節(jié)模塊的輸入端接所述電流源輸出模塊的輸出端，所述每個功率管驅動控制模塊分別接所述恒流自動調節(jié)模塊的兩個輸出端，所述負載模塊的第一端接第二直流電源PVDD、第二端接所述功率管驅動控制模塊的輸出端。本發(fā)明實施例提供的恒流控制電路，利用簡單的電路結構，跟蹤每路輸出電路的電流變化，然后從整體上對所有支路的電流進行調節(jié)，使電流變大的支路電流減小，同時使電流變小的其他支路電流增大，所有支路共同維持一個穩(wěn)定的電流值，整個系統(tǒng)始終處于一種動態(tài)平衡中，使得每路電流的變化幅值非常小，電流調節(jié)也更快、更精準。


圖I是本發(fā)明實施例提供的恒流控制電路的結構框圖；圖2是本發(fā)明實施例提供的恒流控制電路中包括三路輸出電路的示例電子元器件圖；圖3是本發(fā)明另一實施例提供的恒流控制電路中包括三路輸出電路的示例電子元器件圖。
具體實施方式
為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明提供一種自調節(jié)的恒流控制電路，能為迅速發(fā)展的集成電路設計業(yè)提供一種全新的恒流控制電路結構。利用簡單的電路結構，跟蹤每路輸出電路的電流變化，然后從整體上對所有支路的電流進行調節(jié)，所有支路共同維持一個穩(wěn)定的電流值，使整個系統(tǒng)始終處于一種動態(tài)平衡中。圖I示出了本發(fā)明實施例提供的恒流控制電路的結構框圖，為了便于說明，僅示出了與本發(fā)明實施例相關的部分。如圖所示一種恒流控制電路，包括一個電流源輸出模塊100和兩路以上輸出電路200，每路輸出電路均包括一個恒流自動調節(jié)模塊201、一個功率管驅動控制模塊202 以及由一個或多個LED燈組成的負載模塊203 ;每個恒流自動調節(jié)模塊201的輸入端接電流源輸出模塊100的輸出端，每個功率管驅動控制模塊202分別接恒流自動調節(jié)模塊201的兩個輸出端，負載模塊203的第一端接直流電源PVDD、第二端接功率管驅動控制模塊202的輸出端。作為本發(fā)明的一個實施例，所述電流源輸出模塊100包括一個基準電流源IBIAS和由PMOS管Ml、PMOS管M2組成的總線電流鏡，PMOS管Ml、PMOS管M2的源極都接直流電源VDD，PMOS管Ml的柵極和漏極共接后與PMOS管M2的柵極相連，基準電流源IBIAS接在PMOS管Ml的漏極與地之間，PMOS管M2的漏極為電流源輸出模塊100的輸出端。作為本發(fā)明的一個實施例，所述每個恒流自動調節(jié)模塊201包括一個由PMOS管Mnl和PMOS管Mn2構成的對管、一個由NMOS管Mn3和NMOS管Mn4構成的第一電流鏡、一個由PMOS管Mn5和PMOS管Mn6構成的第二電流鏡、電流探測電阻Rnl和電流探測電阻Rn2 ；其中，PMOS管Mnl的柵極和PMOS管Mn2的柵極連接在一起，PMOS管Mnl柵極和PMOS管Mn2柵極的公共連接端為恒流自動調節(jié)模塊201的第一輸出端，電流探測電阻Rnl連接在該第一輸出端與地之間，PMOS管Mnl的源極和PMOS管Mn2的源極同時接PMOS管M2的漏極，PMOS管Mnl的漏極和PMOS管Mn2的漏極同時接NMOS管Mn3的漏極，NMOS管Mn3的漏極和柵極共接后與NMOS管Mn4的柵極相連，NMOS管Mn3的源極和NMOS管Mn4的源極接地，NMOS管Mn4的漏極接PMOS管Mn5的漏極，PMOS管Mn5的柵極和漏極共接后與PMOS管Mn6的柵極相連，PMOS管Mn5的源極和PMOS管Mn6的源極都接直流電源VDD，電流探測電阻Rn2連接在PMOS管Mn6的漏極與地之間，PMOS管Mn6的漏極與電流探測電阻Rn2的公共連接端為恒流自動調節(jié)模塊201的第二輸出端。這里的η是大于或等于2的自然數(shù)，為多路輸出電路包括的支路數(shù)目。作為本發(fā)明的一個實施例，所述每個功率管驅動控制模塊202包括一個運算放大器OPnl和一個PNP型三極管Qnl ;運算放大器OPnl的正相輸入端接參考電壓源VREF、負相輸入端接恒流自動調節(jié)模塊201的第二輸出端，運算放大器OPnl的輸出端接PNP型三極管Qnl的基極，PNP型三極管Qnl的集電極接恒流自動調節(jié)模塊201的第一輸出端，PNP型三極管Qnl的發(fā)射極為功率管驅動控制模塊202的輸出端、接負載模塊203的第二端。相對應的，這里的η是大于或等于2的自然數(shù)，為多路輸出電路包括的支路數(shù)目。作為本發(fā)明的另一個實施例，所述每個功率管驅動控制模塊202包括一個運算放大器OPnl和一個NMOS管Μη7 ;運算放大器OPnl的負相輸入端接參考電壓源VREF、正相輸入端接恒流自動調節(jié)模塊201的第二輸出端，運算放大器OPnl的輸出端接NMOS管Mn7的柵極，NMOS管Mn7的源極接恒流自動調節(jié)模塊201的第一輸出端，NMOS管Mn7的漏極為功率管驅動控制模塊202的輸出端、接負載模塊203的第二端。同樣的，這里的η是大于或等于2的自然數(shù)，為多路輸出電路包括的支路數(shù)目。圖2所示是本發(fā)明一個實施例提供的恒流控制電路中包括三路輸出電路的示例電子元器件圖。下面以該實施例提供的恒流控制電路為例，對其電子元器件的連接關系和工作原理作具體說明。如圖2所示一種恒流控制電路，包括一個電流源輸出模塊和三路輸出電路，每路輸出電路均包括一個恒流自動調節(jié)模塊、一個功率管驅動控制模塊以及由多個LED燈串聯(lián)組成的負載模塊；電流源輸出模塊包括一個基準電流源IBIAS和由PMOS管Ml、PMOS管M2組成的總線電流鏡，PMOS管Ml、PMOS管M2的源極都接直流電源VDD，PMOS管Ml的柵極和漏極共接后與PMOS管M2的柵極相連，基準電流源IBIAS接在PMOS管Ml的漏極與地之間，PMOS管M2的漏極為電流源輸出模塊的輸出端；
輸出電路一的恒流自動調節(jié)模塊包括一個由PMOS管Mll和PMOS管M12構成的對管、一個由NMOS管M13和NMOS管M14構成的第一電流鏡、一個由PMOS管Ml5和PMOS管M16構成的第二電流鏡、電流探測電阻RlI和電流探測電阻R12 ;其中，PMOS管MlI的柵極和PMOS管M12的柵極連接在一起，PMOS管Mll柵極和PMOS管M12柵極的公共連接端為恒流自動調節(jié)模塊的第一輸出端，電流探測電阻RlI連接在該第一輸出端與地之間，PMOS管MlI的源極和PMOS管M12的源極同時接PMOS管M2的漏極，PMOS管Mll的漏極和PMOS管M12的漏極同時接NMOS管M13的漏極，NMOS管M13的漏極和柵極共接后與NMOS管M14的柵極相連，NMOS管M13的源極和NMOS管M14的源極接地，NMOS管M14的漏極接PMOS管M15的漏極，PMOS管M15的柵極和漏極共接后與PMOS管M16的柵極相連，PMOS管M15的源極和PMOS管M16的源極都接直流電源VDD，電流探測電阻R12連接在PMOS管M16的漏極與地之間，PMOS管M16的漏極與電流探測電阻R12的公共連接端為恒流自動調節(jié)模塊的第二輸出端;在本實施例中，輸出電路一的功率管驅動控制模塊的功率管選用三極管，即功率管驅動控制模塊包括一個運算放大器OPll和一個PNP型三極管Qll ;運算放大器OPll的正相輸入端接參考電壓源VREF、負相輸入端接恒流自動調節(jié)模塊的第二輸出端，運算放大器OPll的輸出端接PNP型三極管Qll的基極，PNP型三極管Qll的集電極接恒流自動調節(jié)模塊的第一輸出端，PNP型三極管Qll的發(fā)射極為功率管驅動控制模塊的輸出端、接負載模塊的第二端；進一步地,在本實施例中，輸出電路一的負載模塊包括發(fā)光二極管DlA和發(fā)光二極管D1B，發(fā)光二極管DlA的正極接直流電源PVDD、負極接發(fā)光二極管DlB的正極，發(fā)光二極管DlB的負極接PNP型三極管Qll的發(fā)射極。相應地，輸出電路二的恒流自動調節(jié)模塊包括一個由PMOS管M21和PMOS管M22構成的對管、一個由NMOS管M23和NMOS管M24構成的第一電流鏡、一個由PMOS管M25和PMOS管M26構成的第二電流鏡、電流探測電阻R21和電流探測電阻R22 ;其中，PMOS管M21的柵極和PMOS管M22的柵極連接在一起，PMOS管M21柵極和PMOS管M22柵極的公共連接端為恒流自動調節(jié)模塊的第一輸出端，電流探測電阻R21連接在該第一輸出端與地之間，PMOS管M21的源極和PMOS管M22的源極同時接PMOS管M2的漏極，PMOS管M21的漏極和PMOS管M22的漏極同時接NMOS管M23的漏極，NMOS管M23的漏極和柵極共接后與NMOS管M24的柵極相連，NMOS管M23的源極和NMOS管M24的源極接地，NMOS管M24的漏極接PMOS管M25的漏極，PMOS管M25的柵極和漏極共接后與PMOS管M26的柵極相連，PMOS管M25的源極和PMOS管M26的源極都接直流電源VDD，電流探測電阻R22連接在PMOS管M26的漏極與地之間，PMOS管M26的漏極與電流探測電阻R22的公共連接端為該輸出電路二的恒流自動調節(jié)模塊的第二輸出端；輸出電路二的功率管驅動控制模塊包括一個運算放大器0P21和一個PNP型三極管Q21 ;運算放大器0P21的正相輸入端接參考電壓源VREF、負相輸入端接恒流自動調節(jié)模塊的第二輸出端，運算放大器0P21的輸出端接PNP型三極管Q21的基極，PNP型三極管Q21的集電極接恒流自動調節(jié)模塊的第一輸出端，PNP型三極管Q21的發(fā)射極為功率管驅動控制模塊的輸出端、接負載模塊的第二端；輸出電路二的負載模塊包括發(fā)光二極管D2A和發(fā)光二極管D2B，發(fā)光二極管D2A的 正極接直流電源PVDD、負極接發(fā)光二極管D2B的正極，發(fā)光二極管D2B的負極接PNP型三極管Q21的發(fā)射極。同樣的，輸出電路三的恒流自動調節(jié)模塊包括一個由PMOS管M31和PMOS管M32構成的對管、一個由NMOS管M33和NMOS管M34構成的第一電流鏡、一個由PMOS管M35和PMOS管M36構成的第二電流鏡、電流探測電阻R31和電流探測電阻R32 ;其中，PMOS管M31的柵極和PMOS管M32的柵極連接在一起，PMOS管M31柵極和PMOS管M32柵極的公共連接端為恒流自動調節(jié)模塊的第一輸出端，電流探測電阻R31連接在該第一輸出端與地之間，PMOS管M31的源極和PMOS管M32的源極同時接PMOS管M2的漏極，PMOS管M31的漏極和PMOS管M32的漏極同時接NMOS管M33的漏極，NMOS管M33的漏極和柵極共接后與NMOS管M34的柵極相連，NMOS管M33的源極和NMOS管M34的源極接地，NMOS管M34的漏極接PMOS管M35的漏極，PMOS管M35的柵極和漏極共接后與PMOS管M36的柵極相連，PMOS管M35的源極和PMOS管M36的源極都接直流電源VDD，電流探測電阻R32連接在PMOS管M36的漏極與地之間，PMOS管M36的漏極與電流探測電阻R32的公共連接端為該輸出電路三的恒流自動調節(jié)模塊的第二輸出端；輸出電路三的功率管驅動控制模塊包括一個運算放大器0P31和一個PNP型三極管Q31 ;運算放大器0P31的正相輸入端接參考電壓源VREF、負相輸入端接恒流自動調節(jié)模塊的第二輸出端，運算放大器0P31的輸出端接PNP型三極管Q31的基極，PNP型三極管Q31的集電極接恒流自動調節(jié)模塊的第一輸出端，PNP型三極管Q31的發(fā)射極為功率管驅動控制模塊的輸出端、接負載模塊的第二端；輸出電路三的負載模塊包括發(fā)光二極管D3A和發(fā)光二極管D3B,發(fā)光二極管D3A的正極接直流電源PVDD、負極接發(fā)光二極管D3B的正極，發(fā)光二極管D2B的負極接PNP型三極管Q31的發(fā)射極。圖2所示的上述恒流控制電路的工作原理如下在正常穩(wěn)定狀態(tài)下，
1D9=1DU =4b vSi = Vs2 = Vs3,并且 ID9+ID11+ID13=I=cons tan t。
3假設第一路LED負載模塊的電流Il突然增大，那么節(jié)點SI的電壓Vsi升高，
權利要求
1.一種恒流控制電路，包括一個電流源輸出模塊和兩路以上輸出電路，其特征在于，所述的每路輸出電路均包括一個恒流自動調節(jié)模塊、一個功率管驅動控制模塊以及由一個或多個LED燈組成的負載模塊； 所述每個恒流自動調節(jié)模塊的輸入端接所述電流源輸出模塊的輸出端，所述每個功率管驅動控制模塊分別接所述恒流自動調節(jié)模塊的兩個輸出端，所述負載模塊的第一端接直流電源PVDD、第二端接所述功率管驅動控制模塊的輸出端。
2.如權利要求I所述的恒流控制電路，其特征在于，所述電流源輸出模塊包括一個基準電流源IBIAS和由PMOS管Ml、PMOS管M2組成的總線電流鏡，所述PMOS管Ml、PMOS管M2的源極都接直流電源VDD，所述PMOS管Ml的柵極和漏極共接后與所述PMOS管M2的柵極相連，所述基準電流源IBIAS接在所述PMOS管Ml的漏極與地之間，所述PMOS管M2的漏極為所述電流源輸出模塊的輸出端。
3.如權利要求I所述的恒流控制電路，其特征在于，所述每個恒流自動調節(jié)模塊包括一個由PMOS管Mnl和PMOS管Mn2構成的對管、一個由NMOS管Mn3和NMOS管Mn4構成的第一電流鏡、一個由PMOS管Mn5和PMOS管Mn6構成的第二電流鏡、電流探測電阻Rnl和電流探測電阻Rn2 ； 所述PMOS管Mnl的柵極和PMOS管Mn2的柵極連接在一起，所述PMOS管Mnl柵極和PMOS管Mn2柵極的公共連接端為所述恒流自動調節(jié)模塊的第一輸出端，所述電流探測電阻Rnl連接在所述第一輸出端與地之間，所述PMOS管Mnl的源極和PMOS管Mn2的源極同時接所述PMOS管M2的漏極，所述PMOS管Mnl的漏極和PMOS管Mn2的漏極同時接所述NMOS管Mn3的漏極，所述NMOS管Mn3的漏極和柵極共接后與所述NMOS管Mn4的柵極相連，所述NMOS管Mn3的源極和NMOS管Mn4的源極接地，所述NMOS管Mn4的漏極接所述PMOS管Mn5的漏極，所述PMOS管Mn5的柵極和漏極共接后與所述PMOS管Mn6的柵極相連，所述PMOS管Mn5的源極和PMOS管Mn6的源極都接直流電源VDD，所述電流探測電阻Rn2連接在所述PMOS管Mn6的漏極與地之間，所述PMOS管Mn6的漏極與電流探測電阻Rn2的公共連接端為所述恒流自動調節(jié)模塊的第二輸出端。
4.如權利要求1-3任一項所述的恒流控制電路，其特征在于，所述每個功率管驅動控制模塊包括一個運算放大器OPnl和一個PNP型三極管Qnl ； 所述運算放大器OPnl的正相輸入端接參考電壓源VREF、負相輸入端接所述恒流自動調節(jié)模塊的第二輸出端，所述運算放大器OPnl的輸出端接所述PNP型三極管Qnl的基極，所述PNP型三極管Qnl的集電極接所述恒流自動調節(jié)模塊的第一輸出端，所述PNP型三極管Qnl的發(fā)射極為所述功率管驅動控制模塊的輸出端、接所述負載模塊的第二端。
5.如權利要求1-3任一項所述的恒流控制電路，其特征在于，所述每個功率管驅動控制模塊包括一個運算放大器OPnl和一個NMOS管Mn7 ； 所述運算放大器OPnl的負相輸入端接參考電壓源VREF、正相輸入端接所述恒流自動調節(jié)模塊的第二輸出端，所述運算放大器OPnl的輸出端接所述NMOS管Mn7的柵極，所述NMOS管Mn7的源極接所述恒流自動調節(jié)模塊的第一輸出端，所述NMOS管Mn7的漏極為所述功率管驅動控制模塊的輸出端、接所述負載模塊的第二端。
全文摘要
本發(fā)明屬于集成電路設計領域，尤其涉及一種恒流控制電路。本發(fā)明實施例提供的恒流控制電路，利用簡單的電路結構，跟蹤每路輸出電路的電流變化，然后整體對所有輸出電路的電流進行調節(jié)，使得每路電流的變化幅值非常小、電流調節(jié)更迅速和精確；每路輸出電路只需一套對管、兩組電流鏡、兩個電阻、一個運算放大器和一個功率管，相比同類電路，省去了大量的數(shù)字邏輯和復雜的比較器。
文檔編號H05B37/02GK102811536SQ20121023519
公開日2012年12月5日 申請日期2012年7月9日 優(yōu)先權日2012年7月9日
發(fā)明者喻召福, 白驥, 邵彥生, 羅賢亮 申請人:深圳創(chuàng)維－Rgb電子有限公司