專利名稱：制造微波電路的方法
技術領域：
本發(fā)明一般地涉及微波電路，更具體而言，本發(fā)明涉及制造微波電路的方法。
背景技術：
傳統(tǒng)上使用獨立的薄膜元件(例如，微帶(microstrip)或彎曲微帶)來制造微波電路，這些獨立的薄膜元件隨后與一個或多個有源電路管芯被組裝到經加工的金屬封裝體中，該金屬封裝體通常稱為“金磚(goldbrick)。這些經加工的金屬封裝體通常構成了最終完成的電路的成本中相當大的部分。為了簡化金磚的加工并且改進阻抗匹配，理想情況下薄膜元件與管芯自身的厚度相同。然而，高頻率的微波電路將會導致高功率，而高功率又會導致高熱耗散，高熱耗散需要非常薄的管芯，薄的管芯導致薄的薄膜元件，薄的薄膜元件導致襯底易碎，易碎的襯底導致工藝產量低、成本高。

發(fā)明內容
本發(fā)明的一個方面體現(xiàn)在制造微波電路的第一種方法中。該方法包括在接地面之上沉積厚膜電介質，并且隨后在該厚膜電介質上形成導體。通過以下步驟在接地面之上沉積厚膜電介質在接地面上沉積第一厚膜電介質層，并且隨后風干所述第一層以去除溶劑，從而增加了所述第一層的孔隙度。所述第一層然后被烘干。此后，在所述第一層的之上沉積多個附加厚膜電介質層，每層在被沉積之后都被烘干。隨后燒制所沉積的層。
本發(fā)明的另一方面體現(xiàn)在制造微波電路的第二種方法中。該方法包括在接地面上沉積電介質，并且隨后在該電介質上形成導體。所述導體通過在所述電介質上沉積導電厚膜并且隨后“亞燒結(subsinter)”該導電厚膜而形成。在亞燒結之前或之后，導電厚膜被圖案化以確定至少一個導體。在亞燒結之后，蝕刻該導電厚膜以暴露該(或多個)導體，并且隨后以完全燒結溫度燒制該(或多個)導體。
本發(fā)明的另一方面體現(xiàn)在制造微波電路的第三種方法中。該方法包括在接地面上沉積第一電介質，并且隨后在該第一電介質上形成導體。然后測量該導體的阻抗，并且與期望阻抗一起用于求解關于第二厚膜電介質的干印刷(dry print)厚度的方程。該第二厚膜電介質隨后被沉積在所述導體和第一電介質之上，從而將所述導體密封在第一和第二電介質之間。此后，在第一和第二電介質上沉積接地防護層。
本發(fā)明的另一方面體現(xiàn)在制造微波電路的第四種方法中。該方法包括在接地面上沉積第一電介質，并且隨后在該第一電介質上形成導體。隨后在所述導體和第一電介質上沉積第二電介質，從而將該導體密封在第一和第二電介質之間。最后，通過1)在第一和第二電介質上預涂敷金屬有機物層，并且隨后2)在該預涂敷層之上沉積厚膜接地防護層，而在第一和第二電介質上形成接地防護層。
本發(fā)明的最后一個方面體現(xiàn)在制造微波電路的第五種方法中。該方法包括在接地面上沉積第一電介質，并且隨后在該第一電介質上形成導體。隨后在所述導體和第一電介質上沉積第二電介質，從而將該導體密封在第一和第二電介質之間。最后，通過1)在第一和第二電介質上放置聚合物屏(screen)并向該聚合物屏施加壓力直到其至少部分地與電介質的輪廓相符合，并且隨后2)通過聚合物屏印刷厚膜接地防護層，而在第一和第二電介質上形成接地防護層。
這里還公開了本發(fā)明的其他實施例。


附圖中圖示了本發(fā)明的示例性實施例，其中圖1圖示了制造微波電路的第一種方法；圖2圖示了在接地面上沉積的第一厚膜電介質層；圖3圖示了在圖2中示出的厚膜電介質層上沉積的附加厚膜電介質層；圖4圖示了燒制之后的圖3中示出的厚膜電介質層；圖5圖示了在圖4中示出的厚膜電介質上沉積的導體；圖6圖示了制造微波電路的第二種方法；圖7圖示了導電厚膜在電介質上的沉積；圖8圖示了圖7的橫截面；圖9圖示了在圖案化和蝕刻之后的圖7和圖8的導電厚膜；圖10圖示了制造微波電路的第三種方法；圖11圖示了被密封在第一和第二電介質之間的導體；圖12圖示了與微波電路并排形成的測試結構；圖13圖示了制造微波電路的第四種方法；圖14圖示了聚合物屏在第一和第二電介質之上的放置；圖15圖示了制造微波電路的第五種方法；以及圖16圖示了在微波電路附近沉積的厚膜電阻器。
具體實施例方式
圖1、6、10、13和15圖示了制造微波電路的各種方法。所述方法可以多種方式結合，這將通過閱讀下面的說明而變得清晰。
圖1中圖示了制造微波電路的第一種方法。通常，方法100包括在接地面上沉積102厚膜電介質，并且隨后在該厚膜電介質上形成104導體。通過以下步驟形成厚膜電介質在襯底上沉積106第一厚膜電介質層，并且隨后風干108所述層以去除溶劑，從而增加了所述層的孔隙度。隨后所述層以150℃進行烘干110。在沉積并烘干第一層之后，在第一層之上沉積112多個附加厚膜電介質層。在每個附加層，包括最末層，被沉積之后，烘干該層。在已經沉積并烘干了所有層之后，燒制114所沉積的層。
圖2～圖4圖示了上述方法的示例性應用。圖2以示例的方式圖示了襯底200，襯底200可以是40密耳(mil)的經研磨的氧化鋁陶瓷襯底。襯底200在其頂部表面上包括接地面204。然而，該接地面也可以在襯底的底部表面上，或者甚至在襯底的內部。為了說明的目的，短語“接地面”被規(guī)定為包括基本或完全覆蓋一個表面的接地面，以及對于一個或多個具體導體來說起到接地面功能的接地跡線。
根據(jù)圖1的方法，第一厚膜電介質層202被沉積在接地面204之上。在一個實施例中，電介質202是KQ CL-90-7858電介質(一種玻璃電介質)，這種電介質可從Heraeus Cermalloy(24 Union Hill Road，WestConshohocken，Pennsylvania USA)得到。然而，電介質202可以是其他電介質，具體地說可以是另外的KQ電介質、玻璃電介質或具有適合電氣特性的其他電介質。
KQ CL-90-7858印刷起來就象標準的厚膜粘貼劑；具有3.95的介電常數(shù)(與氧化鋁陶瓷的9.6相比)；具有2E-4的耗損角正切(losstangent)；可以在傳統(tǒng)的帶式爐中以850℃在空氣中進行燒制；在燒制后是光學透明的；并且與DuPont QG150金(可從DuPont(1007 MarketStreet，Wilmington，Delaware，USA)得到)相容。KQ CL-90-7858的低損耗和低介電常數(shù)使得它特別適于構建微波電路(例如，微波傳輸線)。
通過絲網印刷(screen printing)，可以在襯底200/204上沉積KQ CL-90-7858。在實踐中，發(fā)現(xiàn)在沉積之前使KQ CL-90-7858稀釋到粘度為18.0±2.0是有幫助的，隨后通過不銹鋼屏(例如，200目(mesh)、1.6密耳的金屬絲、0.8毫升的乳膠體)對其進行印刷以沉積被稀釋的電介質。
如果所沉積的電介質層202立即被烘干，則它在干燥的時候很可能破裂。這被認為是被截留的氣體(trapped gas)在電介質層內部產生異常壓力的結果。然而已經發(fā)現(xiàn)，對電介質層的補充風干可以從電介質層中去除溶劑，從而增加了層的孔隙度。對于沉積在鍍金氧化鋁陶瓷襯底之上并具有約1.5密耳的干印刷厚度的第一層KQ CL-90-7858，風干至少45分鐘，可以減輕該層被烘干時的破裂。在風干之后，所述層202可以進行標準的烘干(例如，在峰值溫度約150℃處烘干約15分鐘)。
在對第一厚膜電介質層202進行風干和烘干之后，可以在所述第一層之上沉積附加的厚膜電介質層300、302、304(例如，使用與在襯底上沉積第一厚膜電介質層相同的工序；見圖3)。后繼的每個層在下一層沉積之前都可進行約5分鐘的快速烘干。假定被干燥而未經燒制的第一電介質層很可能比襯底200/204具有更多孔隙，并且假定類似于合成物的附加電介質層300～304相互之間趨向于形成比第一層202和襯底200/204之間更強的結合，則對附加的厚膜電介質層的補充風干一般是不必要的，并且可以被省卻以縮短制造過程。
在已經沉積并干燥所有厚膜電介質層202、300～304之后，對這些層進行燒制(見圖4的燒制后的電介質400)。如果這些層包括KQ CL-90-7858電介質，則可以使用常用的厚膜燒制工藝(例如，這些層可以在傳統(tǒng)帶式爐中以峰值溫度約850℃于峰值處進行約10分鐘的通風燒制。為了充分除氣并燒去所有有機材料，可以采用溫度的慢速控制的傾斜上升。同樣，可以使用溫度的慢速控制的傾斜下降來防止襯底破裂)。
在燒制期間，所沉積的電介質層202、300～304將收縮(即，由于溶劑和有機粘結劑被燒去)。結果，只能通過沉積足夠的電介質層202、300～304以達到大于期望的最終電介質厚度的干印刷厚度(圖3的T1)，從而獲得期望的最終電介質厚度(或“燒制后印刷厚度”；圖4的T2)。作為示例，前述的KQ CL-90-7858在燒制之后將收縮到其原始的未經燒制的厚度的約60％。其他的電介質可以具有更大或更小的收縮因子，但是對于給定制造商的特定產品類型來說收縮因子一般是固定的。所沉積的層的干印刷厚度和燒制后印刷厚度可以使用垂式厚度測微器(drop-gauge micrometer)或針式輪廓儀(stylus profilometer)來測量。
由于在沉積厚膜層期間對于可以多么精確地控制厚膜層的高度方面存在限制，并且由于后繼厚膜層的沉積只是疊加了任何厚膜高度變化的效果，所以在某些情況下，沉積厚膜電介質層直到達到超過期望的干印刷厚度的干印刷厚度(T1)是可取的。隨后可以通過多種方式獲得精確的最終電介質厚度(T2)。一種方法是在燒制所沉積的層202、300～304之前平坦化這些被沉積的層到期望的干印刷厚度，并使用已知的收縮因子來獲得最終的結果。在這種情況下，一個有用的公式是“干印刷厚度＝燒制后印刷厚度/收縮因子”?？梢灾斏鞯厥褂煤唵渭羟薪饘賶|片方式(simplecutout metal shim pattern)來獲得誤差小于±0.4密耳的10密耳厚的電介質的最終厚度。一種更精確但更昂貴的方法是將燒制后的層研磨到期望的最終電介質厚度。利用此方法，10密耳厚的電介質層可以控制在小于±0.1密耳的變動范圍內。然后可以拋光接地表面，以去除任何劃痕，或者如果電介質是KQ CL-90-7858，則可以再燒制接地電介質400以平滑接地表面和邊緣(即，由于KQ CL-90-7858在再燒制時趨向于回流(reflow)到小的角度)。
應當注意，對KQ CL-90-7858電介質來說，當使用研磨方法時，需要約11密耳的干印刷厚度來獲得約5密耳的最終(燒制后)電介質厚度。
在接地面204之上沉積了厚膜電介質400之后，可以在該厚膜電介質上形成導體500(見圖5)。作為示例，這樣的導體可以通過在電介質400上沉積導電厚膜(例如，通過絲網印刷、模板印刷(stencil printing)或刮刀式印刷(doctor blading))并且隨后在該導電厚膜中圖案化并蝕刻導體來形成?；蛘?，導體500可如圖6示出的方法中所描述那樣來形成。
圖6圖示了制造微波電路的第二種方法。方法600包括在接地面上沉積602電介質，并且隨后在該電介質上形成604導體。
通過在電介質上沉積606導電厚膜并且隨后“亞燒結”608該導電厚膜，在電介質上形成導體。這里，亞燒結被定義為一個加熱過程，其以高于導電厚膜的純粹“干燥”溫度但低于制造商所推薦的導電厚膜“燒制”溫度的溫度來進行。
當在某些電介質上沉積某些導電厚膜的時候，導電厚膜與電介質發(fā)生反應，生成界面層(interface layer)，與相同的導電厚膜被沉積在諸如經研磨的氧化鋁陶瓷之類的襯底上相比，該界面層更難被蝕刻。然而已經發(fā)現(xiàn)，亞燒結將產生能夠通過化學蝕刻被成功地圖案化的導電厚膜。亞燒結的氣氛、溫度和時間應當充足，以去除和燒去不需要的有機材料，以形成連貫(coherent)的但非完全被硬化的導電膜。亞燒結很大程度上降低了前述界面層的有害影響。
亞燒結產生了足以抵抗化學蝕刻以允許良好的圖案界定同時最小化了界面層范圍的導電厚膜層。界面層的實際形成是由復雜的固態(tài)擴散機制來確定的，這種機制與時間和溫度高度相關。最小化界面層的范圍使得在導電厚膜中被圖案化的導體(或多個導體)被不希望地過度蝕刻之前，該界面層可以在同一蝕刻處理中被去除。
在亞燒結之前或之后，圖案化610導電厚膜以限定該(或多個)導體。在亞燒結之后，蝕刻612導電厚膜以露出該(或多個)導體。隨后以完全燒結溫度燒制614該(或多個)導體。
圖4和圖7～圖9圖示了上述方法的示例性應用。圖4圖示了襯底200，作為示例，其可以是40密耳厚的經研磨的氧化鋁陶瓷襯底。電介質400以多種構形中的任何一種被沉積在襯底200上，作為示例，可以形成具有差不多是梯形的截面的長且窄的凸臺。見圖8。在一個實施例中，電介質是KQ CL-90-7858。然而，該電介質可以是別的電介質，并且具體地說，可以是別的KQ電介質、玻璃電介質或其他具有適當電氣特性的電介質。
如圖7和圖8所示，在電介質400上沉積導電厚膜700。厚膜700可以許多方式進行沉積，包括絲網印刷、模板印刷和刮刀式印刷。在一個實施例中，導電厚膜包括金，例如Dupont QG150。
導電厚膜700可以單獨地沉積在電介質400上或者如圖7所示，可以沉積在電介質400和襯底20兩者的多個部分之上。如前所述，一些導電厚膜與其上沉積了這些導電厚膜的電介質發(fā)生反應，從而在導電厚膜700和電介質400之間形成界面層800，與相同的導電厚膜沉積在諸如經研磨的氧化鋁陶瓷襯底之類的襯底上相比，該界面層800更難被蝕刻。當在KQ CL-90-7858上沉積DuPont QG150時就形成了這樣的界面層800。在圖8中可以最佳地看到該界面層800，圖中示出了圖7中所示的電介質400和導電厚膜700的橫截面。
如果在KQ CL-90-7858之上沉積DuPont QG150之后，立即在DuPontQG150中圖案化并蝕刻導體，則蝕刻界面層800所需的時間可能很長，以至發(fā)生對被圖案化的導體的不希望的蝕刻。也就是說，蝕刻時間可能很長，以至于被圖案化的導體的側壁和邊緣開始被侵蝕，這很可能改變導體的期望的阻抗。當A)導電厚膜700被沉積在兩個或多個不同材料之上，并且B)該導電厚膜趨向于蝕刻得比所述材料之一更快的時候，就會存在不希望的導體蝕刻的影響。例如，沉積在氧化鋁陶瓷襯底上的DuPontQG150的蝕刻速度要快于沉積在KQ CL-90-7858上的DuPont QG150。
可以通過在蝕刻之前“亞燒結”導電厚膜700來減輕上文中提到的問題。如前所述，亞燒結是一個加熱過程，其以高于導電厚膜的純粹“干燥”溫度但低于制造商所推薦的導電厚膜的“燒制”溫度的溫度來執(zhí)行。對于沉積在KQ CL-90-7858上的DuPont QG150，已經發(fā)現(xiàn)以在725℃～850℃之間的峰值溫度進行亞燒結是有效的，并且已經發(fā)現(xiàn)以峰值溫度約725℃亞燒結約10分鐘是最有效的。
導電厚膜700在亞燒結之后，足以抵抗化學蝕刻，從而允許界面層800在對導電厚膜700中被圖案化的任何導體900、902、904的過度蝕刻之前被蝕刻掉。以適當時間和溫度進行的亞燒結還有助于均衡沉積在兩種不同材料(例如，氧化鋁陶瓷和KQ CL-90-7858)之上的導電厚膜的蝕刻速率。
可以在亞燒結之前或之后在導電厚膜700中圖案化導體900～904，并且在亞燒結之后，可以蝕刻(例如，化學蝕刻)導電厚膜700以暴露該(或多個)導體。見圖9。在蝕刻以及任何必需的清潔(例如，洗滌或沖洗)之后，燒制暴露出的導體900～940。對于DuPont QG150導體，可以在峰值溫度約850℃來進行燒制。
圖10圖示了制造微波電路的另一種方法。方法1000從在接地面204上沉積1002第一電介質400開始，隨后在電介質400上形成1004導體900(圖11)。第一電介質和導體可以是厚膜(并且可能是多層厚膜)，但并非必須如此。
在沉積了所述第一電介質和導體之后，測量1006導體900的阻抗，并且所測量的阻抗和期望的阻抗被用于求解第二厚膜電介質的干印刷厚度(圖11的T3)。隨后在導體900和第一電介質400之上沉積1008第二厚膜電介質1100，從而將導體900密封在第一和第二電介質400、1100之間。隨后在第一和第二電介質之上形成1010接地防護層1102?？蛇x擇地，接地防護層1102可以導電地耦合到接地面204。
在圖10的方法的一個實施例中，第一和第二電介質是根據(jù)圖1的方法所沉積的厚膜電介質，而導體是根據(jù)圖6的方法所沉積的厚膜導體。
可以借助于時域反射計(time domain reflectometry)來測量導體900的阻抗。盡管可以從導體自身測量實際電路上的導體的阻抗，但是導體或周圍導體的配置可能使得很難對導體的阻抗進行直接的測量?；蛘呃?，不同設備上的導體的不同布局可能使阻抗測量設備難于測量不同配置的導體的阻抗。因此以下方法是有益的，即在形成微波電路的同時，使用與用于形成微波電路的相同的處理來形成測試結構1200，隨后測量測試結構1200的阻抗，并且假定導體900的阻抗與之相同。圖12中示出了這種測試結構。
如果所測量的導體900的阻抗小于期望阻抗，則應當使得第二厚膜電介質1100的燒制后印刷厚度厚于第一厚膜電介質400的燒制后印刷厚度。同樣，如果所測量的阻抗大于期望阻抗，則應當使得第二厚膜電介質1100的燒制后印刷厚度薄于第一厚膜電介質400的燒制后印刷厚度。通常，可以以所測量的阻抗與期望阻抗的百分數(shù)偏差的兩倍來調整第二電介質1100的厚度。隨后可以通過前述的對收縮因子的考慮，以及是否將使用更為精確的厚度研磨方法，來確定第二電介質1100的合適的“干印刷”厚度。可以使用電磁場解算軟件程序來確定所需的燒制后印刷厚度。兩種這樣的程序是“HFSS——高頻結構仿真器”，它是完全三維的基于UNIX的程序，可從安捷倫科技(395 Page Mill Road，Palo Alto，California，USA)得到；和“Si8000”，可從Polar儀器(320 East Bellevue Avenue，San Mateo，California，USA)得到。
圖13圖示了制造微波電路的第四種方法。與圖10的方法一樣，方法1300從在接地面204上沉積1302第一電介質400開始，隨后在電介質400上形成1304導體900(圖11)。隨后在導體900和第一電介質400之上沉積1306第二電介質1100，從而將導體密封在第一和第二電介質之間。第一和第二電介質以及導體可以是厚膜(并且可能是多層厚膜)，但并非必須如此。
在沉積了電介質400、1100和導體900之后，在第一和第二電介質400、1100之上形成1308接地防護層1102，該接地防護層1102可以導電地耦合到接地面204。可以通過1)以金屬有機物層(例如ESL 8081-A，可從Electro-Science Laboratories有限公司(416 East Church Road，King ofPrussia，Pennsylvania，USA)獲得)預涂敷1310第一和第二電介質，以及隨后2)在預涂敷層上沉積1312厚膜接地防護層，來形成接地防護層1102?？梢酝ㄟ^在電介質400、1100上放置聚合物屏1400(圖14)，并向該聚合物屏施加壓力直到其至少部分地與電介質的輪廓相符合，來在預涂敷層上沉積接地防護層1102。隨后可以通過聚合物屏1400來印刷厚膜接地防護層1102。
在圖13的方法的一個實施例中，第一和第二電介質是根據(jù)圖1的方法所沉積的厚膜電介質，而導體是根據(jù)圖6的方法所沉積的厚膜導體。
圖13的方法還可以包括在沉積第二厚膜電介質之前測量導體900的阻抗，并且使用所測量的阻抗和期望阻抗來求解關于第二厚膜電介質的干印刷厚度的方程。
圖15圖示了制造微波電路的第五種方法。方法1500從在接地面204上沉積1502第一電介質開始，隨后在電介質上形成1504導體900(圖11)。隨后在導體和第一電介質之上沉積1506第二電介質，從而將導體密封在第一和第二電介質之間。第一和第二電介質以及導體可以是厚膜(并且可能是多層厚膜)，但并非必須如此。
在沉積了電介質和導體之后，在第一和第二電介質上形成1508接地防護層1102?？梢酝ㄟ^在電介質上放置1510聚合物屏1400(圖14)，并向該聚合物屏施加壓力直到其至少部分地與電介質的輪廓相符合，來沉積接地防護層。隨后可以通過聚合物屏1400來印刷厚膜接地防護層1102。
在圖15的方法的一個實施例中，第一和第二電介質是根據(jù)圖1的方法所沉積的厚膜電介質，而導體是根據(jù)圖6的方法所沉積的厚膜導體。
圖15的方法還可以包括在沉積第二厚膜電介質之前測量導體900的阻抗，并且使用所測量的阻抗和期望阻抗來求解關于第二厚膜電介質的干印刷厚度的方程。
如前所述，可以結合圖1、圖6、圖10、圖13和圖15中所示出的任何或全部方法。而且，通過1)在一個(多個)電介質上放置聚合物屏，2)向該聚合物屏施加壓力直到其至少部分地與一個(多個)電介質的輪廓相符合，并且隨后3)通過聚合物屏印刷厚膜電阻器1600，所述方法的任一個都可以額外包括在一個(多個)電介質附近形成厚膜電阻器1600。見圖16，示出了厚膜電阻器1600，但沒有示出通過其來進行印刷的聚合物屏。聚合物屏與圖14中示出的屏1400類似，但是有不同的樣式。
盡管在當今的制造工藝中，聚合物屏已經由不銹鋼屏廣泛替代，但是在凸起的電介質上或者附近印刷接地防護層或厚膜電阻器的方面，聚合物屏特別有用，因為可以向聚合物屏施加壓力以使其在一定程度上符合電介質的輪廓，從而緩和了厚度與對不準(misalignment)的關系問題，其中所述關系問題是與通過沒有與在其上將要印刷接地防護層或厚膜電阻器的表面相平齊(或至少靠近)的屏來印刷厚膜電阻器的接地防護層相關聯(lián)的。盡管還可以在鋪設陡峭(steep)的電介質(即，相對意義的陡峭)之前印刷厚膜電阻器，但是這樣做可能使電阻器經受了重復的高溫燒制，從而引起電阻器的值不可接受地從其想要的值漂移開。
如本領域的普通技術人員在閱讀上述說明之后將會理解的，圖1、圖6、圖10、圖13和圖15中示出的方法可以用于構建傳輸線，例如微帶、帶狀線(stripline)、共面同軸線(coplanar coaxial line)和/或準同軸線(quasi-coaxial line，即橫截面不對稱的同軸線)。傳輸線可以制造得如制造工藝允許的那樣薄和窄，但應當注意，更薄和更窄的電介質導致更窄的導體，從而導致更多的導體損耗。
本申請涉及John F.Casey等人在和本申請同日遞交的名為“在電介質上形成導體的方法(Methods for Forming a Conductor on a Dielectric)”的申請(卷號10030748-1)；以及John F.Casey等人在和本申請同日遞交的名為“在襯底上沉積厚膜電介質的方法(Methods for Depositing aThickfilm Dielectric on a Substrate)”的申請(卷號10030747-1)。這些申請所公開的所有內容在這里作為參考而被引入。
盡管這里已經詳細描述了本發(fā)明的示例性的和當前是優(yōu)選的實施例，但是應當理解，本發(fā)明的概念可以以其他不同的方式被實現(xiàn)和利用，并且所附權利要求應當被解釋為包括除了由現(xiàn)有技術所限制的之外的這些變化。
權利要求
1.一種制造微波電路的方法，包括a)通過以下步驟在接地面上沉積厚膜電介質i)在所述接地面上沉積第一厚膜電介質層；ii)風干所述第一層以去除溶劑，從而增加所述第一層的孔隙度；iii)烘干所述第一層；iv)在所述第一層之上沉積附加的厚膜電介質層，在每層被沉積之后進行烘干；以及v)燒制所沉積的層；以及b)在所述厚膜電介質上形成導體。
2.如權利要求1所述的方法，還包括通過以下步驟在所述厚膜電介質附近形成厚膜電阻器a)在所述厚膜電介質上放置聚合物屏，并向所述聚合物屏施加壓力直到其至少部分地與所述厚膜電介質的輪廓相符合；以及b)通過所述聚合物屏來印刷所述厚膜電阻器。
3.一種制造微波電路的方法，包括a)在接地面上沉積電介質；以及b)通過以下步驟在所述電介質上形成導體i)在所述電介質上沉積導電厚膜；ii)亞燒結所述導電厚膜；iii)圖案化所述導電厚膜以限定至少一個導體；iv)在亞燒結之后，蝕刻所述導電厚膜以暴露所述至少一個導體；以及v)以完全燒結溫度燒制所述所暴露的至少一個導體。
4.如權利要求3所述的方法，其中，通過以下步驟來沉積所述電介質a)在所述接地面上沉積第一厚膜電介質層；b)風干所述第一層以去除溶劑，從而增加所述第一層的孔隙度；c)烘干所述第一層；d)在所述第一層之上沉積附加的厚膜電介質層，在每個附加的層被沉積之后進行烘干；以及e)燒制所沉積的層。
5.如權利要求3所述的方法，還包括通過以下步驟在玻璃電介質附近形成厚膜電阻器a)在所述玻璃電介質上放置聚合物屏，并向所述聚合物屏施加壓力直到其至少部分地與所述玻璃電介質的輪廓相符合；以及b)通過所述聚合物屏來印刷所述厚膜電阻器。
6.一種制造微波電路的方法，包括a)在接地面上沉積第一電介質；b)在所述第一電介質上形成導體；c)測量所述導體的阻抗，并且使用所測量的阻抗和期望阻抗來求解關于第二厚膜電介質的干印刷厚度的方程；d)在所述導體和所述第一電介質上沉積所述第二厚膜電介質，從而將所述導體密封在所述第一和第二電介質之間；以及e)在所述第一和第二電介質上形成接地防護層。
7.如權利要求6所述的方法，其中，所述阻抗測量是使用時域反射計來進行的。
8.如權利要求6所述的方法，其中，所述阻抗測量是在測試結構上進行的，其中，所述測試結構是使用與用于形成所述微波電路的相同的工藝與所述微波電路平行地形成的。
9.如權利要求6所述的方法，其中，所述第一電介質是厚膜電介質。
10.如權利要求9所述的方法，其中a)如果所述導體的所測量阻抗小于所述期望阻抗，則所述第二厚膜電介質的所述干印刷厚度應當厚于所述第一厚膜電介質的干印刷厚度；以及b)如果所述所測量的阻抗大于所述期望阻抗，則所述第二厚膜電介質的所述干印刷厚度應當薄于所述第一厚膜電介質的干印刷厚度。
11.如權利要求6所述的方法，還包括將所述接地防護層導電地耦合到所述接地面。
12.如權利要求6所述的方法，其中通過以下步驟沉積所述第一和第二電介質中的至少一個a)在所述接地面上沉積第一厚膜電介質層；b)風干所述第一層以去除溶劑，從而增加所述第一層的孔隙度；c)烘干所述第一層；d)在所述第一層之上沉積附加的厚膜電介質層，在每個附加的層被沉積之后進行烘干；以及e)燒制所沉積的層。
13.如權利要求6所述的方法，還包括通過以下步驟在所述電介質附近形成厚膜電阻器a)在所述電介質上放置聚合物屏，并向所述聚合物屏施加壓力直到其至少部分地與所述電介質的輪廓相符合；以及b)通過所述聚合物屏來印刷所述厚膜電阻器。
14.一種制造微波電路的方法，包括a)在接地面上沉積第一電介質；b)在所述第一電介質上形成導體；c)在所述導體和第一電介質上沉積第二電介質，從而將所述導體密封在所述第一和第二電介質之間；以及d)通過以下步驟在所述第一和第二電介質上形成接地防護層i)在所述第一和第二電介質上預涂敷金屬有機物層；并且隨后ii)在所述預涂敷層之上沉積厚膜接地防護層。
15.如權利要求14所述的方法，其中所述第二電介質是厚膜電介質，所述方法還包括在沉積所述第二厚膜電介質之前，測量所述導體的阻抗，并且使用所測量的阻抗和期望阻抗來求解關于所述第二厚膜電介質的干印刷厚度的方程。
16.如權利要求14所述的方法，其中，通過以下步驟來沉積所述第一和第二電介質中的至少一個a)在所述接地面上沉積第一厚膜電介質層；b)風干所述第一層以去除溶劑，從而增加所述第一層的孔隙度；c)烘干所述第一層；d)在所述第一層之上沉積附加的厚膜電介質層，在每個附加的層被沉積之后進行烘干；以及e)燒制所沉積的層。
17.如權利要求14所述的方法，其中沉積所述厚膜接地防護層包括a)在所述電介質上放置聚合物屏，并向所述聚合物屏施加壓力直到其至少部分地與所述電介質的輪廓相符合；以及b)通過所述聚合物屏來印刷所述厚膜接地防護層。
18.如權利要求14所述的方法，還包括通過以下步驟在所述電介質附近形成厚膜電阻器a)在所述電介質上放置聚合物屏，并向所述聚合物屏施加壓力直到其至少部分地與所述電介質的輪廓相符合；以及b)通過所述聚合物屏來印刷所述厚膜電阻器。
19.一種制造微波電路的方法，包括a)在接地面上沉積第一電介質；b)在所述第一電介質上形成導體；c)在所述導體和第一電介質上沉積第二電介質，從而將所述導體密封在所述第一和第二電介質之間；以及d)通過以下步驟在所述第一和第二電介質上形成接地防護層i)在所述第一和第二電介質上放置聚合物屏，并向所述聚合物屏施加壓力直到其至少部分地與所述電介質的輪廓相符合；以及ii)通過所述聚合物屏印刷厚膜接地防護層。
20.如權利要求19所述的方法，其中所述第二電介質是厚膜電介質，所述方法還包括在沉積所述第二厚膜電介質之前，測量所述導體的阻抗，并且使用所測量的阻抗和期望阻抗來求解關于所述第二厚膜電介質的干印刷厚度的方程。
21.如權利要求19所述的方法，其中，通過以下步驟來沉積所述第一和第二電介質中的至少一個a)在所述接地面上沉積第一厚膜電介質層；b)風干所述第一層以去除溶劑，從而增加所述第一層的孔隙度；c)烘干所述第一層；d)在所述第一層之上沉積附加的厚膜電介質層，在每個附加的層被沉積之后進行烘干；以及e)燒制所沉積的層。
22.如權利要求19所述的方法，還包括通過以下步驟在所述厚膜電介質附近形成厚膜電阻器a)在所述厚膜電介質上放置聚合物屏，并向所述聚合物屏施加壓力直到其至少部分地與所述厚膜電介質的輪廓相符合；以及b)通過所述聚合物屏來印刷所述厚膜電阻器。
全文摘要
本發(fā)明公開了使用厚膜元件制造微波電路的方法，所述厚膜元件包括沉積在接地面上的第一多層厚膜電介質；沉積在所述第一厚膜電介質上的厚膜導體；沉積在所述第一電介質和所述導體上以密封所述導體的第二多層厚膜電介質；沉積在所述第一和第二電介質上的厚膜接地防護層；和沉積在所述第一和第二電介質附近的厚膜電阻器。
文檔編號H05K1/02GK1574451SQ20041003720
公開日2005年2月2日 申請日期2004年4月22日 優(yōu)先權日2003年6月19日
發(fā)明者約翰·F·凱西, 劉易斯·R·達夫, 玲·劉, 詹姆斯·R·德雷赫萊, 小弗雷德里克·R·勞, 羅斯瑪麗·O·約翰遜 申請人:安捷倫科技有限公司