Cmos圖像傳感器像元合并讀出電路結構的制作方法
【技術領域】：
[0001] 本專利設及圖像傳感器領域，具體設及一種CMOS圖像傳感器像元合并讀出結構。
【背景技術】：
[0002] 目前，CMOS圖像傳感器的性能不斷提高，已廣泛應用于各類科學成像，如遙感、高 速攝影、光譜成像等。運類特殊應用的具體需求比較靈活，有時需要獲取高分辨率的細致圖 像，有時則必須保證高帖頻工作，對分辨率要求不高。為解決運一問題，W往的CCD圖像傳感 器開發(fā)了像元合并功能，可W將相鄰幾個像元的信號合而為一，作為一個像元讀出。運樣， 在需要高帖頻的場合，可W用該方法犧牲系統(tǒng)分辨率，有效減少讀出次數(shù)，降低讀出時間， 從而提高帖頻。同時，N個像元合并讀出，理論上可W將信噪比提升?V'節(jié)倍，增加系統(tǒng)信噪 比。
[0003] 然而，運種像元合并的方法也有著顯著的缺點。首先，CCD的像元合并基于電荷包 的累加，運種工藝在目前發(fā)展迅速的CMOS探測器中無法使用；其次，運種方式的最大像元合 并個數(shù)受到CCD勢阱容量的限制，無法實現(xiàn)任意規(guī)模的像元合并。而當前CMOS圖像傳感器雖 然也出現(xiàn)了像元合并技術，但要么是在探測器外部的數(shù)字域進行累加，無法降低探測器模 擬輸出口速率，信噪比提升也有限；要么是受疊加電容的限制，只能實現(xiàn)固定模式(如2X2， 4X4)像元合并。而在對靈活性需求非常迫切的科學應用領域(例如光譜成像中的譜段合 并，精細遙感中的普查應用等），非常需要能夠實現(xiàn)任意規(guī)模像元合并的CMOS探測器內(nèi)部讀 出結構。

【發(fā)明內(nèi)容】
：
[0004] 本專利提出了一種CMOS圖像傳感器像元合并讀出電路結構。
[0005] 本專利解決的技術問題是實現(xiàn)任意規(guī)模像元合并的CMOS探測器內(nèi)部讀出電路結 構，同時還提高了信噪比和帖頻。
[0006] -種CMOS圖像傳感器像元合并讀出結構，如附圖1所示，包括列總線，列放大器，列 讀出復位開關，列選通開關，列合并電容，列合并控制開關，列合并總線，列合并輸出開關， 行合并電容，合并復位開關，行合并控制開關，行合并總線及輸出放大器。該CMOS圖像傳感 器像元合并讀出結構的特征在于：
[0007] 列總線連接到列讀出復位開關與列放大器并聯(lián)結構的輸入端，列選通開關連接到 列讀出復位開關與列放大器并聯(lián)結構的輸出端后，通過列選通開關連接到列合并電容上； 列合并總線跨接在各列的列合并電容上，每兩個跨接結點之間設有一個列合并控制開關用 于列合并操作;合并復位開關與行合并電容并聯(lián)，其并聯(lián)結構的輸入端連接在列合并控制 開關的輸出端，行合并總線跨接在各列的行合并電容上，每兩個跨接結點之間設有一個行 合并控制開關用于行合并操作，行合并控制開關的輸出端連接到輸出放大器的輸入端。
[000引所述CMOS圖像傳感器像元合并讀出結構工作時，由列總線依次選取待合并像元所 在行，通過列合并控制開關和行合并控制開關完成行列像元合并操作，最終經(jīng)輸出放大器 輸出像元合并后的信號。
[0009] 如附圖2所示，對于一個M行，N列的CMOS探測器，進行pXq像元合并，最終輸出mXn 規(guī)模的圖像，滿足pXm=M，qXn = N，p〉l，q〉l，p<q，在探測器產(chǎn)生的信號進入列總線后，該 讀出電路結構的合并方法步驟如下：
[0010] 步驟(1)閉合所有列讀出復位開關、合并復位開關，將列合并電容與行合并電容上 電壓復位，復位后將W上開關斷開；
[OCm]步驟（2)將第1至q列的列總線連接到第1行像素，同時閉合第1至q列的列選通開 關，此時第1行1至q列像素的信號儲存在對應的列合并電容上；
[0012]步驟(3)閉合第1至q列的列合并控制開關，此時第1至q列列合并電容上的信號相 通，且信號值都等同于該行1至q列像素的信號均值；
[001引步驟(4)斷開語q列的列合并控制開關，閉合第巧揃列合并輸出開關，將列合并 電容上的信號轉移到該列的行合并電容上；
[0014]步驟(5)斷開第1列的列合并輸出開關；
[001引步驟(6)重復步驟（1)至步驟(5)，每次重復時，在步驟(2)中分別將第1至q列的列 總線連接到第2行、第3行……直至第P行像素，在步驟(4)中分別閉合第1列，第2列……直至 第P列的列合并輸出開關，步驟（1)至步驟(5)共計進行P次，步驟結束后第1至P列的行合并 電容上分別存儲了探測器第1至P行，每行q個像素的信號均值；
[0016] 步驟(7)閉合第1至P-I列的行合并控制開關，保持第P列行合并控制開關斷開，此 時第1至P列合并電容上的信號相通，且信號值都等同于pXq個像素的信號均值；
[0017] 步驟(8)斷開所有行合并控制開關，在第1至P列的輸出放大器中任選一列讀出，讀 出結果為P X q個像素的信號均值，該P X q個像元合并讀出完成；
[0018] W上步驟完成單個合并模塊(規(guī)模pXq)的像元合并操作，全帖讀出時，同一合并 行中n個合并模塊的步驟（1)至步驟(7)同時完成，步驟(8)按第1至第n個合并模塊依次進 行，完成一個合并行后，再進行下一個合并行的操作，直至全帖數(shù)據(jù)讀出，獲取mXn規(guī)模的 圖像。
[0019] 根據(jù)噪聲理論，假設參與合并的pXq個像素信號均值為S，噪聲均值為N(考慮主要 噪聲源為光子噪聲），則運P X q個像素的平均信噪比約為：
，而利用本專利中的 像元合并方法，P Xq個像素合并后，輸出信號仍為S，但經(jīng)過平均后，輸出噪聲約為
新的信噪比滿足：
> 即信噪比提高了約
倍。運 個結果與傳統(tǒng)CCD利用電荷包進行像元合并的方式結果一致。
[0020] 像元合并后，完整一帖成像的輸出放大器讀出次數(shù)由MXN次減少到了 mXn次，帖 頻提升了 pXq倍。
[0021] 將所有列合并控制開關和行合并控制開關保持斷開狀態(tài)，可關閉像元合并功能， 圖像傳感器正常輸出M X姆見模的圖像。
[0022] 本專利的優(yōu)點在于，在CMOS傳感器中實現(xiàn)了任意規(guī)模的像元合并功能，只須調(diào)整 工作時序就可W改變合并規(guī)模。同時，運種像元合并的電路結構作為硬件集成在傳感器讀 出電路中，可避免后期數(shù)字域像元合并帶來的信噪比損失，并且緩解了探測器讀出放大器 的速率壓力，能夠大幅提高工作帖頻。本專利提出的讀出結構還可增加相關雙采樣等功能， 進一步提升信噪比，應用于工作要求靈活的科學成像場合，比如成像光譜儀譜段合并，高分 辨率相機的高速模式等。
【附圖說明】：
[0023] 附圖1為本專利的讀出結構示意圖。
[0024] 附圖2為像元合并示意圖。
[0025] 附圖3為【具體實施方式】讀出結構示意圖。
【具體實施方式】：
[0026] 根據(jù)
【發(fā)明內(nèi)容】
，本實施例構建了一套CMOS探測器像元合并讀出結構，圖像傳感器 像素規(guī)模為1024 X 256，進行2 X 2像元合并，最終輸出規(guī)模為512 X 128。
[0027] 如附圖3所示，探測器共256行，讀出結構包含1024條列總線，每列包含列放大器 (Al~A1024)，列選通開關(S1-S1024)，列合并電容(CS1~CS1024)，列合并控制開關(SCI~ SC1024)，列合并輸出開關（SR1~SR1024)，行合并電容（CG1-CG1024)，復位開關（ST1~ ST1024)，行合并控制開關（SG1~SG1024)，輸出放大器（SG1~SG1024)。
[0028] 改讀出結構工作時，由列總線依次選取待合并像元所在行，通過列合并控制開關 (SCI~SC1024)和行合并控制開關(SG1~SG1024)完成行列像元合并操作，最終經(jīng)輸出放大 器輸出像元合并后的信號。
[0029] 本實施例中，CMOS探測器產(chǎn)生的信號進入列總線后，該電路讀出結構的合并方法 步驟如下：
[0030] 步驟（1)閉合 STl~ST1024W 及 SRl~SR1024,將 CSl ~CS1024及 CGl~CG1024 上的 電壓復位，復位后將W上開關斷開；
[0031] 步驟(2)將第1、2列的列總線連接到第1行像素，同時閉合S1、S2,此時該行1、2列像 素的信號儲存在(：別和〔52上；
[0032] 步驟(3)閉合SCUSC2,此時CS巧日CS2上的信號相通，且信號值都等同于該行1、2列 像素的信號均值；
[0033] 步驟(4)斷開SCl、SC2,閉合SRl，將雌1上的信號轉移到CGl上；
[0034] 步驟(5)斷開SRl;
[0035] 步驟(6)重復步驟（1)至步驟(5)，在步驟3中將第1、2列的列總線連接到第2行像 素，在步驟5中閉合SR2,步驟結束后CGl上存儲了探測器第1行2個像素的信號均值，CG2上存 儲了探測器第2行2個像素的信號均值；
[0036] 步驟(7)閉合SGl，保持SG2斷開，此時CGl和CG2上的信號相通，且信號值都等同于4 個像素的信號均值；
[0037] 步驟(8)斷開SGUSG2,在放大器AF1，AF2中任選一個讀出，讀出結果為4個像素的 信號均值，該2 X 2個像元合并讀出完成；
[0038] W上步驟完成單個合并模塊(規(guī)模2X2)的像元合并操作，全帖讀出時，同一合并 行中512個合并模塊的步驟(1)至步驟(8)同時完成，步驟9按第1至第512個合并模塊依次進 行，完成一個合并行后，再進行下一個合并行的操作，直至全帖數(shù)據(jù)讀出，獲取512X128規(guī) 模的圖像。
[0039]像元合并后，完整一帖成像的輸出放大器讀出次數(shù)由1024X256次減少到了 512X 128次，帖頻提升了 4倍，信噪比提升約為2倍。
【主權項】
1.一種CMOS圖像傳感器像元合并讀出電路結構，包括列總線，列放大器，列讀出復位開 關，列選通開關，列合并電容，列合并控制開關，列合并總線，列合并輸出開關，行合并電容， 合并復位開關，行合并控制開關，行合并總線及輸出放大器，其特征在于： 所述的列總線連接到列讀出復位開關與列放大器并聯(lián)結構的輸入端，列選通開關連接 到列讀出復位開關與列放大器并聯(lián)結構的輸出端后，通過列選通開關連接到列合并電容 上;列合并總線跨接在各列的列合并電容上，每兩個跨接結點之間設有一個列合并控制開 關用于列合并操作;合并復位開關與行合并電容并聯(lián)，其并聯(lián)結構的輸入端連接在列合并 控制開關的輸出端，行合并總線跨接在各列的行合并電容上，每兩個跨接結點之間設有一 個行合并控制開關用于行合并操作，行合并控制開關的輸出端連接到輸出放大器的輸入 端； 所述CMOS圖像傳感器像元合并讀出結構工作時，由列總線依次選取待合并像元所在 行，通過列合并控制開關和行合并控制開關完成行列像元合并操作，最終經(jīng)輸出放大器輸 出像元合并后的信號。
【專利摘要】本專利公開了一種CMOS圖像傳感器像元合并讀出電路結構。該結構包括列總線，列放大器，列讀出復位開關、列選通開關，列合并電容，列合并控制開關，列合并總線，列合并輸出開關，行合并電容，合并復位開關，行合并控制開關，行合并總線及輸出放大器。系統(tǒng)工作時，由列總線依次選取待合并像元所在行，通過列合并控制開關和行合并控制開關完成行列像元合并操作，最終經(jīng)輸出放大器輸出像元合并后的信號。本專利的優(yōu)點在于實現(xiàn)了CMOS圖像傳感器任意規(guī)模的像元合并功能，同時提升了信噪比和幀頻。
【IPC分類】H04N5/378, H04N5/374, H04N5/3745
【公開號】CN205378049
【申請?zhí)枴緾N201620030246
【發(fā)明人】解寧, 丁毅, 王欣, 李梧螢, 陳世軍
【申請人】中國科學院上海技術物理研究所
【公開日】2016年7月6日
【申請日】2016年1月13日