一種并行加擾裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型設(shè)及CPRI光纖傳輸技術(shù)領(lǐng)域，尤其設(shè)及一種并行加擾裝置。
【背景技術(shù)】
[0002] 由于移動通信的高速發(fā)展，2G，3G，4G空口帶寬的增加，必然導(dǎo)致移動通信設(shè)備內(nèi) 部處理數(shù)據(jù)量和傳輸數(shù)據(jù)量的增加，從而對BBU(Building Base band Unit,基帶處理單 元)+RRU(RadiO Remote Unit，射頻拉遠(yuǎn)單元)之間的光纖傳輸提出更高的要求，那么CPRI (Common Public Radio Inte;rface，通用公共無線電接口）的傳輸速率也從最初的 614.4Mbit/s，1228.8Mbit/s等一直飄升到9830.4Mbit/s甚至更高。為了更加可靠的傳輸高 速數(shù)據(jù)因此在CPRI在4915.2Mbit/sW上速率是推薦采用加擾方式來提高傳輸系統(tǒng)的可靠 性。
[0003] 傳統(tǒng)的加擾方式為使用串行擾碼產(chǎn)生器，在一個(gè)時(shí)鐘周期內(nèi)產(chǎn)生擾碼中的一位， W產(chǎn)生8位的擾碼為例，在每個(gè)時(shí)鐘周期內(nèi)產(chǎn)生擾碼中的一位，并將該位進(jìn)行緩存，經(jīng)過8個(gè) 時(shí)鐘周期，可W產(chǎn)生8位的擾碼，然后從緩存池中取出該8位的擾碼，使用該擾碼對原始數(shù)據(jù) 進(jìn)行加擾，由此可見，現(xiàn)有技術(shù)中產(chǎn)生擾碼的方式為一個(gè)時(shí)鐘周期內(nèi)只產(chǎn)生1個(gè)比特的擾 碼，如果需要產(chǎn)生一個(gè)8比特的擾碼則最少需要8個(gè)時(shí)鐘周期，如果產(chǎn)生一個(gè)32比特的擾碼 則至少需要32個(gè)時(shí)鐘周期。如果按照假設(shè)光口速率為9830.4Mbit/s推算，則需要并行擾碼 產(chǎn)生器W7864.32Mbit/s的速率產(chǎn)生擾碼才能滿足要求，運(yùn)顯然對設(shè)備的工作能力需要有 更高的要求，因而增加了設(shè)備成本和設(shè)計(jì)難度。
[0004] 綜上所述，現(xiàn)有技術(shù)存在一個(gè)時(shí)鐘周期產(chǎn)生的擾碼位數(shù)太少，導(dǎo)致對設(shè)備工作能 力要求過高，因而造成增加設(shè)備成本和設(shè)計(jì)難度的技術(shù)問題。 【實(shí)用新型內(nèi)容】
[000引本實(shí)用新型提供一種并行加擾裝置，用W解決現(xiàn)有技術(shù)中存在的一個(gè)時(shí)鐘周期產(chǎn) 生的擾碼位數(shù)太少，導(dǎo)致對設(shè)備工作能力要求過高，因而造成增加設(shè)備成本和設(shè)計(jì)難度的 技術(shù)問題。
[0006] 本實(shí)用新型實(shí)施例提供一種并行加擾裝置，包括：
[0007] 并行擾碼產(chǎn)生器，選擇判斷器，異或運(yùn)算器；
[0008] 所述并行擾碼產(chǎn)生器的輸出端與所述選擇判斷器的輸入端相連；
[0009] 所述選擇判斷器的輸出端與所述異或運(yùn)算器的輸入端相連；
[0010] 所述并行擾碼產(chǎn)生器用于在K個(gè)時(shí)鐘周期內(nèi)產(chǎn)生M個(gè)擾碼；其中，每個(gè)擾碼包含N 位，K為正整數(shù)，M為正整數(shù)，N為正整數(shù)
[0011] 可選地，所述并行擾碼產(chǎn)生器，具體包括：
[0012] 多個(gè)移位寄存器，多個(gè)異或口電路；
[0013] -個(gè)異或口電路的兩個(gè)輸入端分別與兩個(gè)移位寄存器的輸出端連接;或者
[0014] -個(gè)異或口電路的兩個(gè)輸入端分別與一個(gè)移位寄存器的輸出端和一個(gè)不同的異 或口電路的輸出端相連。
[0015] 可選地，所述并行擾碼產(chǎn)生器，具體包括：
[0016] 31個(gè)移位寄存器和37個(gè)異或口電路；
[0017] 第i個(gè)移位寄存器的輸出端和第i+3個(gè)移位寄存器的輸出端與同一異或口電路的 兩個(gè)輸入端分別相連，其中，1含i < 27;
[0018] 第（j-27+3)個(gè)移位寄存器的輸出端和第（j-27)個(gè)移位寄存器的輸出端與同一個(gè) 異或口電路的兩個(gè)輸入端分別相連，且該異或口電路的輸出端和第j個(gè)移位寄存器的輸出 端與一個(gè)不同的異或口電路的兩個(gè)輸入端分別相連，其中，28含j < 31。
[0019] 可選地，所述裝置為CPRI光纖傳輸系統(tǒng)發(fā)送端并行加擾裝置，所述裝置還包括編 碼器；
[0020] 所述編碼器的輸入端與所述異或運(yùn)算器的輸出端相連。
[0021] 可選地，所述裝置為CPRI光纖傳輸系統(tǒng)接收端并行加擾裝置，所述裝置還包括解 碼器；
[0022] 所述解碼器的輸出端與所述異或運(yùn)算器的輸入端相連。
[0023] 所述裝置還包括同步器；
[0024] 所述同步器的第一輸出端與所述并行擾碼產(chǎn)生器的輸入端相連，所述同步器的第 二輸出端與所述選擇器的輸入端相連；
[0025] 所述同步器的輸入端與所述解碼器相連。
[0026] 本實(shí)用新型實(shí)施例提供的并行加擾裝置，包括:并行擾碼產(chǎn)生器，選擇判斷器，異 或運(yùn)算器;所述并行擾碼產(chǎn)生器的輸出端與所述選擇判斷器的輸入端相連;所述選擇判斷 器的輸出端與所述異或運(yùn)算器的輸入端相連;所述并行擾碼產(chǎn)生器用于在K個(gè)時(shí)鐘周期內(nèi) 產(chǎn)生M個(gè)擾碼;其中，每個(gè)擾碼包含N位，K為正整數(shù)，M為正整數(shù)，N為正整數(shù)。該裝置通過并行 擾碼產(chǎn)生器，可在K個(gè)時(shí)鐘周期內(nèi)產(chǎn)生M個(gè)擾碼，其中，每個(gè)擾碼包含N位，即在一個(gè)時(shí)鐘周期 內(nèi)可產(chǎn)生(M*N)/K位擾碼，增加了每時(shí)鐘周期產(chǎn)生擾碼的位數(shù)，在要求同等速率發(fā)送擾碼的 情況下，降低了擾碼產(chǎn)生器的工作頻率，因而降低了對設(shè)備工作能力的要求，進(jìn)而降低了設(shè) 備成本和設(shè)及難度。
【附圖說明】
[0027] 為了更清楚地說明本實(shí)用新型實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需 要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施 例，對于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可W根據(jù)運(yùn)些附 圖獲得其他的附圖。
[0028] 圖1為本實(shí)用新型實(shí)施例提供的并行加擾裝置示意圖；
[0029] 圖2為本實(shí)用新型實(shí)施例提供的并行加擾裝置中的并行擾碼產(chǎn)生器工作流程示意 圖；
[0030] 圖3為本實(shí)用新型實(shí)施例提供的通用公共無線電接口 CPRI光纖傳輸系統(tǒng)示意圖。
【具體實(shí)施方式】
[0031] 為了使本實(shí)用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本實(shí)用 新型作進(jìn)一步地詳細(xì)描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部份實(shí)施例，而不是 全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動 前提下所獲得的所有其它實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0032] 下面結(jié)合說明書附圖對本實(shí)用新型實(shí)施例作進(jìn)一步詳細(xì)描述。
[0033] 如圖1所示，為本實(shí)用新型實(shí)施例提供的并行加擾裝置示意圖，包括：
[0034] 并行擾碼產(chǎn)生器101，選擇判斷器102,異或運(yùn)算器103;
[0035] 所述并行擾碼產(chǎn)生器101的輸出端與所述選擇判斷器102的輸入端相連；
[0036] 所述選擇判斷器102的輸出端與所述異或運(yùn)算器103的輸入端相連；
[0037] 其中，所述并行擾碼產(chǎn)生器101用于在K個(gè)時(shí)鐘周期內(nèi)產(chǎn)生M個(gè)擾碼;其中，每個(gè)擾 碼包含N位，K為正整數(shù)，M為正整數(shù)，N為正整數(shù)。
[0038] 選擇判斷器102,用于接收所述并行擾碼產(chǎn)生器101發(fā)送的在K個(gè)時(shí)鐘周期內(nèi)產(chǎn)生 的M個(gè)擾碼，并根據(jù)接收到的控制指令，選擇將所述M個(gè)擾碼發(fā)送至異或運(yùn)算器103,或者將M 個(gè)全零序列發(fā)送至所述異或運(yùn)算器103;其中，每個(gè)全零序列包含N位；
[0039] 異或運(yùn)算器103,用于接收所述選擇判斷器102發(fā)送的M個(gè)擾碼或者M(jìn)個(gè)全零序列， 并將所述M個(gè)擾碼或者M(jìn)個(gè)全零序列與原始數(shù)據(jù)進(jìn)行異或運(yùn)算。
[0040] 具體地，并行擾碼產(chǎn)生器101中包含多個(gè)移位寄存器W及多個(gè)異或口電路，移位寄 存器的個(gè)數(shù)視具體應(yīng)用場景而定，例如移位寄存器的個(gè)數(shù)可W是7個(gè)，15個(gè)，31個(gè)，63個(gè)等 等，W在CPRI光纖傳輸系統(tǒng)中應(yīng)用本實(shí)用新型實(shí)施例給出的并行擾碼產(chǎn)生器101為例，則移 位寄存器的個(gè)數(shù)是31個(gè)，如圖2所示，為本實(shí)用新型實(shí)施例提供的并行加擾裝置中的并行擾 碼產(chǎn)生器101工作流程示意圖，并行擾碼產(chǎn)生器101包含31個(gè)移位寄存器，分別是。+〇， Cw，……，Ci+30，其中表示Ci+o第1個(gè)移位寄存器，表示Cw第2個(gè)移位寄存器，表示Ci+30第31個(gè) 移位寄存器，下標(biāo)中的字母i沒有明確的含義，也可W用j或者k等代替，主要是為了跟31個(gè) 移位寄存器的值Co, Cl,……，C3〇做區(qū)分，圖2中的XOR表示異或運(yùn)算符號。
[0041] 圖2中的陰影部分的31個(gè)移位寄存器和圖上沒有陰影的31個(gè)移位寄存器實(shí)際為同 一套移位寄存器，陰影部分的31個(gè)移位寄存器是虛擬出來的。為描述方便，因此增加了陰影 部分的移位寄存器。圖中沒有沒陰影部分的31個(gè)移位寄存器[Ci+0:Ci+30]中的值為更新前 的值，圖中有陰影部分的31個(gè)移位寄存器[Ci+0:Ci+30]中的值為更新后的值。也可W理解 為，無陰影部分的[Ci+0:Ci+30]中的值為化時(shí)刻31個(gè)移位寄存器中的值，有陰影部分的[Ci +0: Ci+30 ]中的值為化+1時(shí)刻31個(gè)移位寄存器中的值。Tn+1時(shí)刻的值，根據(jù)化時(shí)刻的值運(yùn)算 得出。
[0042] 選擇判斷器102,接收并行擾碼產(chǎn)生器101發(fā)送的在K個(gè)時(shí)鐘周期內(nèi)產(chǎn)生的M個(gè)擾 碼，并根據(jù)接收到的控制指令，判斷是否要對當(dāng)前的數(shù)據(jù)進(jìn)行加擾，如果確定需要加擾，貝U 將接收到的擾碼發(fā)送至異或運(yùn)算器103,如果確定不需要加擾，則將M個(gè)全零序列發(fā)送至異 或運(yùn)算器103,其中每個(gè)全零序列的位數(shù)與擾碼的位數(shù)相同。
[0043] 對于不需要加擾情形，例如可W是CPRI協(xié)議上規(guī)定的不需要加擾，或者是不能加 擾的，比如CPRI協(xié)議的K28.5就不能加擾，因?yàn)榻邮斩诵枰鶕?jù)K28.5來進(jìn)行同步并且識別 是不是一