局域網(wǎng)控制器ip核的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種局域網(wǎng)控制器IP核。
【背景技術(shù)】
[0002]隨著工業(yè)控制與電子信息技術(shù)的發(fā)展，越來(lái)越多的系統(tǒng)需要一個(gè)依托現(xiàn)場(chǎng)總線的集散控制模式，由中央工控機(jī)采集并處理現(xiàn)場(chǎng)各傳感節(jié)點(diǎn)回饋的數(shù)據(jù)，現(xiàn)場(chǎng)節(jié)點(diǎn)功能固化。這就需要有一個(gè)分布式控制系統(tǒng)，適應(yīng)系統(tǒng)向智能化、網(wǎng)絡(luò)化、分散化發(fā)展的趨勢(shì)。局域網(wǎng)控制器IP核正是為了解決這個(gè)問(wèn)題而開(kāi)發(fā)的。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型目的在于提供一種局域網(wǎng)控制器IP核。
[0004]上述目的通過(guò)以下技術(shù)方案實(shí)現(xiàn):
[0005]一種局域網(wǎng)控制器IP核，其特征在于，包括相互連接的寄存器模塊、位定時(shí)邏輯模塊及位流處理器模塊；所述寄存器模塊與CPU連接，用于根據(jù)CPU的指令控制所述位定時(shí)邏輯模塊及位流處理器模塊的工作；以及將所述位定時(shí)邏輯模塊上傳的時(shí)間信息及所述位流處理器模塊上傳的狀態(tài)信息上傳至CPU ;所述位定時(shí)邏輯模塊用于接收總線輸入信號(hào)及對(duì)所述總線輸入信號(hào)進(jìn)行解析及仲裁處理以產(chǎn)生位定時(shí)信息，并將所述位定時(shí)信息下傳至所述位流處理器模塊以及將所述時(shí)間信息上傳至所述寄存器模塊；所述位流處理器模塊用于接收所述位定時(shí)邏輯模塊下傳的位定時(shí)信息及將所述位定時(shí)信息進(jìn)行錯(cuò)誤檢測(cè)、仲裁、填充和錯(cuò)誤處理，并將經(jīng)處理的所述位定時(shí)信息發(fā)送至所述總線，以及將所述狀態(tài)信息上傳至所述寄存器模塊。
[0006]作為具體的技術(shù)方案，所述位定時(shí)信息包括采樣點(diǎn)、采樣位、發(fā)送點(diǎn)和同步信號(hào)。
[0007]作為具體的技術(shù)方案，所述局域網(wǎng)控制器IP核采用型號(hào)為EP3C40FC484的FPGA芯片。
[0008]本實(shí)用新型提供的局域網(wǎng)控制器IP核的有益效果在于:由于具有寄存器模塊、位定時(shí)邏輯模塊和位流處理器模塊，能實(shí)現(xiàn)場(chǎng)總線協(xié)議的物理層和數(shù)據(jù)鏈路層功能，可完成對(duì)通信數(shù)據(jù)的成幀處理，包括位填充，數(shù)據(jù)塊編碼，循環(huán)冗余檢驗(yàn)，優(yōu)先級(jí)判別等項(xiàng)工作。
【附圖說(shuō)明】
[0009]圖1為本實(shí)用新型實(shí)施例提供的局域網(wǎng)控制器IP核的內(nèi)部結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0010]如圖1所示，本實(shí)施例提供的局域網(wǎng)控制器IP核包括相互連接的寄存器模塊、位定時(shí)邏輯模塊及位流處理器模塊。
[0011]寄存器模塊與CPU連接，用于根據(jù)CPU的指令控制位定時(shí)邏輯模塊及位流處理器模塊的工作；以及將位定時(shí)邏輯模塊上傳的時(shí)間信息及位流處理器模塊上傳的狀態(tài)信息上傳至CPU。位定時(shí)邏輯模塊用于接收總線輸入信號(hào)及對(duì)總線輸入信號(hào)進(jìn)行解析及仲裁處理以產(chǎn)生采樣點(diǎn)、采樣位、發(fā)送點(diǎn)和同步信號(hào)等位定時(shí)信息，并將采樣點(diǎn)、采樣位、發(fā)送點(diǎn)和同步信號(hào)等位定時(shí)信息下傳至位流處理器模塊以及將時(shí)間信息上傳至寄存器模塊。位流處理器模塊用于接收位定時(shí)邏輯模塊下傳的采樣點(diǎn)、采樣位、發(fā)送點(diǎn)和同步信號(hào)等位定時(shí)信息及將采樣點(diǎn)、采樣位、發(fā)送點(diǎn)和同步信號(hào)等位定時(shí)信息進(jìn)行錯(cuò)誤檢測(cè)、仲裁、填充和錯(cuò)誤處理，并將經(jīng)處理的采樣點(diǎn)、采樣位、發(fā)送點(diǎn)和同步信號(hào)等位定時(shí)信息發(fā)送至總線，以及將狀態(tài)信息上傳至寄存器模塊。
[0012]本實(shí)施例提供的局域網(wǎng)控制器IP核采用型號(hào)為EP3C40FC484的FPGA芯片。
[0013]本實(shí)用新型不局限于上述實(shí)施例，基于上述實(shí)施例的、未做出創(chuàng)造性勞動(dòng)的簡(jiǎn)單替換，應(yīng)當(dāng)屬于本實(shí)用新型揭露的范圍。
【主權(quán)項(xiàng)】
1.一種局域網(wǎng)控制器IP核，其特征在于:包括相互連接的寄存器模塊、位定時(shí)邏輯模塊及位流處理器模塊； 所述寄存器模塊與CPU連接，用于根據(jù)CPU的指令控制所述位定時(shí)邏輯模塊及位流處理器模塊的工作；以及將所述位定時(shí)邏輯模塊上傳的時(shí)間信息及所述位流處理器模塊上傳的狀態(tài)信息上傳至CPU ; 所述位定時(shí)邏輯模塊用于接收總線輸入信號(hào)及對(duì)所述總線輸入信號(hào)進(jìn)行解析及仲裁處理以產(chǎn)生位定時(shí)信息，并將所述位定時(shí)信息下傳至所述位流處理器模塊以及將所述時(shí)間信息上傳至所述寄存器模塊； 所述位流處理器模塊用于接收所述位定時(shí)邏輯模塊下傳的位定時(shí)信息及將所述位定時(shí)信息進(jìn)行錯(cuò)誤檢測(cè)、仲裁、填充和錯(cuò)誤處理，并將經(jīng)處理的所述位定時(shí)信息發(fā)送至所述總線，以及將所述狀態(tài)信息上傳至所述寄存器模塊。
2.如權(quán)利要求1所述的局域網(wǎng)控制器IP核，其特征在于:所述位定時(shí)信息包括采樣點(diǎn)、采樣位、發(fā)送點(diǎn)和同步信號(hào)。
3.如權(quán)利要求1或2所述的局域網(wǎng)控制器IP核，其特征在于:所述局域網(wǎng)控制器IP核采用型號(hào)為EP3C40-FC484的FPGA芯片。
【專利摘要】本實(shí)用新型公開(kāi)一種局域網(wǎng)控制器IP核，包括相互連接的寄存器模塊、位定時(shí)邏輯模塊及位流處理器模塊；寄存器模塊與CPU連接，用于根據(jù)CPU的指令控制所述位定時(shí)邏輯模塊及位流處理器模塊的工作；以及將時(shí)間信息及狀態(tài)信息上傳至CPU；位定時(shí)邏輯模塊用于接收總線輸入信號(hào)及進(jìn)行解析及仲裁處理以產(chǎn)生位定時(shí)信息，并下傳至位流處理器模塊以及將時(shí)間信息上傳至寄存器模塊；位流處理器模塊用于接收位定時(shí)信息及進(jìn)行錯(cuò)誤檢測(cè)、仲裁、填充和錯(cuò)誤處理，并將經(jīng)處理的位定時(shí)信息發(fā)送至總線，以及將狀態(tài)信息上傳至寄存器模塊。本實(shí)用新型能實(shí)現(xiàn)場(chǎng)總線協(xié)議的物理層和數(shù)據(jù)鏈路層功能。
【IPC分類】H04L12-02, H04L12-28
【公開(kāi)號(hào)】CN204597991
【申請(qǐng)?zhí)枴緾N201420867771
【發(fā)明人】唐芳福, 蔣曉華, 張志國(guó)
【申請(qǐng)人】珠海歐比特控制工程股份有限公司
【公開(kāi)日】2015年8月26日
【申請(qǐng)日】2014年12月30日