能增強(qiáng)視頻轉(zhuǎn)板輸出信號(hào)能力的裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及液晶模組的顯示和測(cè)試領(lǐng)域，具體地指一種能增強(qiáng)視頻轉(zhuǎn)板輸出信號(hào)能力的裝置。
【背景技術(shù)】
[0002]在液晶顯示模組廠商進(jìn)行模組生產(chǎn)和檢測(cè)中，需要通過視頻轉(zhuǎn)板將標(biāo)準(zhǔn)的圖像信號(hào)源輸出的視頻信號(hào)轉(zhuǎn)接成各種不同標(biāo)準(zhǔn)的視頻信號(hào)(如LVDS、MIP1、DP、V-by-ONE等標(biāo)準(zhǔn)視頻信號(hào))來點(diǎn)亮檢測(cè)相應(yīng)的模組。
[0003]對(duì)于一般轉(zhuǎn)板輸出的信號(hào)往往都僅考慮在實(shí)驗(yàn)室環(huán)境下、比較好的外部工作環(huán)境、較短的連接線纜連到模組端，雖然信號(hào)穩(wěn)定，但缺乏長(zhǎng)距離傳輸?shù)哪芰?、抗干擾能力、抗工作環(huán)境變化的能力。
[0004]然而，在生產(chǎn)廠房使用下，干擾較大，工作環(huán)境較差，信號(hào)連接線纜較長(zhǎng)，一般視頻轉(zhuǎn)板產(chǎn)生輸出信號(hào)很難能在模組接收端處保證信號(hào)質(zhì)量或信號(hào)傳輸同步，容易導(dǎo)致模組點(diǎn)屏畫異或失敗。

【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)的不足，本實(shí)用新型的目的是提供一種能增強(qiáng)視頻轉(zhuǎn)板輸出信號(hào)能力的裝置，能確保在現(xiàn)場(chǎng)生產(chǎn)廠房的環(huán)境下把信號(hào)同步的可靠的送給模組端，使得模組點(diǎn)屏成功。
[0006]為實(shí)現(xiàn)上述目的，本實(shí)用新型所設(shè)計(jì)的一種能增強(qiáng)視頻轉(zhuǎn)板輸出信號(hào)能力的裝置，其特殊之處在于，包括上層配置模塊、輸入解調(diào)模塊、轉(zhuǎn)換模塊、時(shí)序基準(zhǔn)模塊、電氣基準(zhǔn)模塊、傳輸特性基準(zhǔn)模塊、阻抗基準(zhǔn)模塊、輸出時(shí)序加強(qiáng)模塊、輸出電氣加強(qiáng)模塊、輸出傳輸性能加強(qiáng)模塊、輸出阻抗加強(qiáng)模塊、視頻接收端信號(hào)狀態(tài)監(jiān)控模塊、FPGA狀態(tài)監(jiān)控校準(zhǔn)模塊、接收端監(jiān)控校準(zhǔn)模塊和輸出微調(diào)控制模塊；
[0007]所述上層配置模塊分別與轉(zhuǎn)換模塊、時(shí)序基準(zhǔn)模塊、電氣基準(zhǔn)模塊、傳輸特性基準(zhǔn)模塊和阻抗基準(zhǔn)模塊連接，所述輸入MIPI電平轉(zhuǎn)換模塊通過轉(zhuǎn)換模塊與輸出時(shí)序加強(qiáng)模塊連接，所述輸出時(shí)序加強(qiáng)模塊依次通過輸出電氣加強(qiáng)模塊、輸出傳輸性能加強(qiáng)模塊和輸出阻抗加強(qiáng)模塊與模組連接，所述電氣基準(zhǔn)模塊通過輸出電氣加強(qiáng)模塊與FPGA狀態(tài)監(jiān)控校準(zhǔn)模塊連接，所述傳輸特性基準(zhǔn)模塊通過輸出傳輸性能加強(qiáng)模塊與FPGA狀態(tài)監(jiān)控校準(zhǔn)模塊連接，所述阻抗基準(zhǔn)模塊通過輸出阻抗加強(qiáng)模塊與FPGA狀態(tài)監(jiān)控校準(zhǔn)模塊連接，所述視頻接收端信號(hào)狀態(tài)監(jiān)控模塊與模組連接，所述視頻接收端信號(hào)狀態(tài)監(jiān)控模塊還通過接收端監(jiān)控校準(zhǔn)模塊與輸出微調(diào)控制模塊連接，所述FPGA狀態(tài)監(jiān)控校準(zhǔn)模塊通過輸出微調(diào)控制模塊分別與輸出電氣加強(qiáng)模塊、輸出傳輸性能加強(qiáng)模塊、輸出阻抗加強(qiáng)模塊連接。
[0008]進(jìn)一步地，還包括分別與所述輸出時(shí)序加強(qiáng)模塊、輸出電氣加強(qiáng)模塊、FPGA狀態(tài)監(jiān)控校準(zhǔn)模塊和輸出微調(diào)控制模塊連接的各LINK輸出同步加強(qiáng)模塊。
[0009]更進(jìn)一步地，所述輸出時(shí)序加強(qiáng)模塊的數(shù)量與視頻信號(hào)的LINK數(shù)相同。
[0010]本實(shí)用新型的有益效果在于:
[0011](I)本實(shí)用新型能將圖像源送來的信號(hào)轉(zhuǎn)換成多個(gè)LINK的視頻信號(hào)輸出。通過上層軟件配置相關(guān)傳輸參數(shù)實(shí)現(xiàn)對(duì)不同分辨率、不同編碼方式、不同傳輸方式、不同傳輸速率的視頻信號(hào)輸出。
[0012](2)本實(shí)用新型對(duì)輸出的多LINK視頻信號(hào)能做到在接收端進(jìn)行同步，確保多LINK模組能同時(shí)正確的接收數(shù)據(jù)。
[0013](3)本實(shí)用新型能對(duì)輸出視頻信號(hào)的電氣特性，如電壓值、信號(hào)擺率、驅(qū)動(dòng)電流進(jìn)行實(shí)時(shí)調(diào)整，確保信號(hào)能到達(dá)模組端仍滿足模組對(duì)信號(hào)電氣的要求。
[0014](4)本實(shí)用新型能對(duì)輸出視頻信號(hào)的傳輸特性，如預(yù)加重、阻抗匹配、傳輸抖動(dòng)、差模信號(hào)失配歸零等進(jìn)行調(diào)整，確保在模組接收端信號(hào)質(zhì)量能處于較好狀態(tài)。
[0015](5)本實(shí)用新型能檢測(cè)在模組接收端的信號(hào)狀態(tài)和質(zhì)量，并將其實(shí)時(shí)反饋給轉(zhuǎn)板，由此進(jìn)行實(shí)時(shí)對(duì)信號(hào)傳輸進(jìn)行調(diào)整，從而避免了外部環(huán)境影響。
[0016](6)本實(shí)用新型可通過用FPGA(現(xiàn)場(chǎng)可編程邏輯陣列)芯片，不僅工作穩(wěn)定、實(shí)現(xiàn)容易，而且價(jià)格便宜，操作方便。
【附圖說明】
[0017]圖1為本實(shí)用新型能增強(qiáng)視頻轉(zhuǎn)板輸出信號(hào)能力的裝置的框圖。
[0018]圖中:上層配置模塊1，輸入解調(diào)模塊2，轉(zhuǎn)換模塊3，時(shí)序基準(zhǔn)模塊4，電氣基準(zhǔn)模塊5，傳輸特性基準(zhǔn)模塊6，阻抗基準(zhǔn)模塊7，輸出時(shí)序加強(qiáng)模塊8，各LINK輸出同步加強(qiáng)模塊9，輸出電氣加強(qiáng)模塊10，輸出傳輸性能加強(qiáng)模塊11，輸出阻抗加強(qiáng)模塊12，視頻接收端信號(hào)狀態(tài)監(jiān)控模塊13，F(xiàn)PGA狀態(tài)監(jiān)控校準(zhǔn)模塊14，接收端監(jiān)控校準(zhǔn)模塊15，輸出微調(diào)控制模塊16，模組17。
【具體實(shí)施方式】
[0019]以下結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)描述。
[0020]如圖1所示，本實(shí)用新型所提供的一種能增強(qiáng)視頻轉(zhuǎn)板輸出信號(hào)能力的裝置，包括上層配置模塊1、輸入解調(diào)模塊2、轉(zhuǎn)換模塊3、時(shí)序基準(zhǔn)模塊4、電氣基準(zhǔn)模塊5、傳輸特性基準(zhǔn)模塊6、阻抗基準(zhǔn)模塊7、輸出時(shí)序加強(qiáng)模塊8 (其中包括:LINK-1輸出時(shí)序加強(qiáng)模塊8-LLINK-2輸出時(shí)序加強(qiáng)模塊8-2，……、LINK_n輸出時(shí)序加強(qiáng)模塊8_n)，各LINK輸出同步加強(qiáng)模塊9、輸出電氣加強(qiáng)模塊10、輸出傳輸性能加強(qiáng)模塊11、輸出阻抗加強(qiáng)模塊12、視頻接收端信號(hào)狀態(tài)監(jiān)控模塊13、FPGA狀態(tài)監(jiān)控校準(zhǔn)模塊14、接收端監(jiān)控校準(zhǔn)模塊15和輸出微調(diào)控制模塊16。
[0021]上層配置模塊I分別與轉(zhuǎn)換模塊3、時(shí)序基準(zhǔn)模塊4、電氣基準(zhǔn)模塊5、傳輸特性基準(zhǔn)模塊6和阻抗基準(zhǔn)模塊7連接，輸入MIPI電平轉(zhuǎn)換模塊2通過轉(zhuǎn)換模塊3與輸出時(shí)序加強(qiáng)模塊8連接，輸出時(shí)序加強(qiáng)模塊8依次通過各LINK輸出同步加強(qiáng)模塊9、輸出電氣加強(qiáng)模塊10、輸出傳輸性能加強(qiáng)模塊11和輸出阻抗加強(qiáng)模塊12與模組17連接，電氣基準(zhǔn)模塊5通過輸出電氣加強(qiáng)模塊10與FPGA狀態(tài)監(jiān)控校準(zhǔn)模塊14連接，傳輸特性基準(zhǔn)模塊6通過輸出傳輸性能加強(qiáng)模塊11與FPGA狀態(tài)監(jiān)控校準(zhǔn)模塊14連接，阻抗基準(zhǔn)模塊7通過輸出阻抗加強(qiáng)模塊12與FPGA狀態(tài)監(jiān)控校準(zhǔn)模塊14連接，各LINK輸出同步加強(qiáng)模塊9與FPGA狀態(tài)監(jiān)控校準(zhǔn)模塊14連接，視頻接收端信號(hào)狀態(tài)監(jiān)控模塊13與模組17連接，視頻接收端信號(hào)狀態(tài)監(jiān)控模塊13還通過接收端監(jiān)控校準(zhǔn)模塊15與輸出微調(diào)控制模塊16連接，F(xiàn)PGA狀態(tài)監(jiān)控校準(zhǔn)模塊14通過輸出微調(diào)控制模塊16分別與各LINK輸出同步加強(qiáng)模塊9、輸出電氣加強(qiáng)模塊10、輸出傳輸性能加強(qiáng)模塊11、輸出阻抗加強(qiáng)模塊12連接。
[0022]上層接口模塊I用于從上層接收轉(zhuǎn)換參數(shù)、傳輸時(shí)序、電氣標(biāo)準(zhǔn)、傳輸參數(shù)和輸出端接阻抗設(shè)置并分別傳輸至轉(zhuǎn)換模塊3、時(shí)序基準(zhǔn)模塊4、電氣基準(zhǔn)模塊5、傳輸特性基準(zhǔn)模塊6和阻抗基準(zhǔn)模塊7。
[0023]輸入解調(diào)模塊2用于將接收的串行傳輸視頻信號(hào)解調(diào)為并行RGB視頻信號(hào)。
[0024]轉(zhuǎn)換模塊3用于根據(jù)轉(zhuǎn)換參數(shù)將并行RGB視頻信號(hào)轉(zhuǎn)換為視頻信號(hào)。
[0025]時(shí)序基準(zhǔn)模塊4用于根據(jù)傳輸時(shí)序產(chǎn)生傳輸時(shí)序基準(zhǔn)信號(hào)。
[0026]電氣基準(zhǔn)模塊5用于根據(jù)電氣標(biāo)準(zhǔn)產(chǎn)生電氣基準(zhǔn)信號(hào)。
[0027]傳輸特性基準(zhǔn)模塊6用于根據(jù)傳輸參數(shù)產(chǎn)生傳輸特性基準(zhǔn)信號(hào)。
[0028]阻抗基準(zhǔn)模塊7用于根據(jù)輸出端接阻抗設(shè)置產(chǎn)生輸出端接阻抗基準(zhǔn)信號(hào)。
[0029]輸出時(shí)序加強(qiáng)模塊8用于根據(jù)傳輸時(shí)序基準(zhǔn)信號(hào)對(duì)視頻信號(hào)進(jìn)行LINK內(nèi)的信號(hào)同步操作。輸出時(shí)序加強(qiáng)模塊8包括:LINK-1輸出時(shí)序加強(qiáng)模塊8-1，LINK-2輸出時(shí)序加強(qiáng)模塊8-2，……、LINK-n輸出時(shí)序加強(qiáng)模塊8_n，輸出時(shí)序加強(qiáng)模塊8的數(shù)量與視頻信號(hào)的LINK數(shù)相同。
[0030]各LINK輸出同步加強(qiáng)模塊9用于控制視頻信號(hào)中每個(gè)LINK的同步輸出。
[0031]輸出電氣加強(qiáng)模塊10用于根據(jù)電氣基準(zhǔn)信號(hào)和反饋控制信號(hào)對(duì)視頻信號(hào)進(jìn)行輸出電氣特性調(diào)整操作。
[0032]輸出傳輸性能加強(qiáng)模塊11用于根據(jù)傳輸特性基準(zhǔn)信號(hào)和反饋控制信號(hào)對(duì)視頻信號(hào)進(jìn)行傳輸特性調(diào)整操作。
[0033]輸出阻抗加強(qiáng)模塊12用于根據(jù)輸出端接阻抗基準(zhǔn)信號(hào)和反饋控制信號(hào)對(duì)視頻信號(hào)進(jìn)行端接阻抗調(diào)整操作。
[0034]視頻接收端信號(hào)狀態(tài)監(jiān)控模塊13用在緊靠模組17輸入端的位置采樣視頻信號(hào)并輸出至接收端監(jiān)控校準(zhǔn)模塊15。
[0035]FPGA狀態(tài)監(jiān)控校準(zhǔn)模塊14用于根據(jù)傳輸時(shí)序基準(zhǔn)信號(hào)、電氣基準(zhǔn)信號(hào)、傳輸特性基準(zhǔn)信號(hào)、輸出端接阻抗基準(zhǔn)信號(hào)與視頻信號(hào)的對(duì)比產(chǎn)生反饋控制信號(hào)。
[0036]接收端監(jiān)控校準(zhǔn)模塊15用于根據(jù)視頻接收端信號(hào)狀態(tài)監(jiān)控模塊13的采樣信號(hào)與傳輸時(shí)序基準(zhǔn)信號(hào)、電氣基準(zhǔn)信號(hào)、傳輸特性基準(zhǔn)信號(hào)、輸出端接阻抗基準(zhǔn)信號(hào)的對(duì)比產(chǎn)生反饋控制信號(hào)。
[0037]輸出微調(diào)控制模塊16用于對(duì)FPGA狀態(tài)監(jiān)控校準(zhǔn)模塊14和接收端監(jiān)控校準(zhǔn)模塊15輸出的反饋控制信號(hào)進(jìn)行整合，并將整合后的反饋控制信號(hào)分別發(fā)送至輸出電氣加強(qiáng)模塊10、輸出傳輸性能加強(qiáng)模塊11和輸出阻抗加強(qiáng)模塊12。
[0038]根據(jù)上述裝置實(shí)現(xiàn)能增強(qiáng)視頻轉(zhuǎn)板輸