一種基于無線技術(shù)的數(shù)字視頻交換盒的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種數(shù)字視頻技術(shù)領(lǐng)域，尤其涉及一種基于無線技術(shù)的數(shù)字視頻交換盒。
【背景技術(shù)】
[0002]在現(xiàn)有技術(shù)中，基于無線技術(shù)的數(shù)字視頻交換盒應(yīng)用較為廣泛，但是由于盒體內(nèi)復(fù)雜的數(shù)字視頻處理電路不但需要處理極大的數(shù)據(jù)量，處理過程復(fù)雜，涉及到復(fù)雜嚴(yán)格的時序邏輯關(guān)系，如果使用普通的集成電路或芯片，則所耗用資源非常驚人，并且有可能造成時序混亂，系統(tǒng)體積大，抗干擾能力較差。
【實用新型內(nèi)容】
[0003]本實用新型的目的就在于為了解決上述問題而提供一種基于無線技術(shù)的數(shù)字視頻交換盒。
[0004]本實用新型通過以下技術(shù)方案來實現(xiàn)上述目的:
[0005]一種基于無線技術(shù)的數(shù)字視頻交換盒，包括盒體，所述盒體內(nèi)設(shè)置有數(shù)字視頻信號處理器、模數(shù)轉(zhuǎn)換器、靜態(tài)存儲器和無線網(wǎng)絡(luò)連接器，所述數(shù)字視頻信號處理器包括數(shù)據(jù)打包模塊、數(shù)據(jù)解包模塊、場反相模塊、SRAM控制模塊和時序變換模塊，所述數(shù)據(jù)打包模塊的數(shù)據(jù)存儲端與所述靜態(tài)存儲器的數(shù)據(jù)寫入端連接，所述模數(shù)轉(zhuǎn)換器的數(shù)據(jù)輸出端與所述數(shù)據(jù)打包模塊的數(shù)據(jù)輸入端連接，所述靜態(tài)存儲器的數(shù)據(jù)讀取端與所述數(shù)據(jù)解包模塊的數(shù)據(jù)輸入端連接，所述數(shù)據(jù)解包模塊的數(shù)據(jù)信號輸出端與所述場反相模塊連接，所述時序變換模塊的同步信號輸入端與所述無線網(wǎng)絡(luò)連接器的信號輸出端連接，所述時序變換模塊的前端有效視頻信號控制輸出端、后端有效視頻信號控制輸出端和反相信號控制輸出端分別與所述數(shù)據(jù)打包模塊、所述數(shù)據(jù)解包模塊和場反相模塊的控制信號輸入端連接，所述SRAM控制模塊的時序信號輸入端與所述時序變換模塊的時序信號輸出端連接，所述SRAM控制模塊的讀控制信號輸出端和寫控制信號輸出端分別與所述數(shù)據(jù)打包模塊的讀控制信號輸入端和寫控制信號輸入端連接。
[0006]具體地，所述時序變換模塊包括前端時序變換模塊和后端時序變換模塊，所述前端時序變換模塊的同步信號輸入端與所述無線網(wǎng)絡(luò)連接器的信號輸出端連接，所述前端時序變換模塊的有效視頻信號控制輸出端與所述數(shù)據(jù)打包模塊的控制信號輸入端連接，所述后端時序變換模塊的視頻信號控制輸出端與所述數(shù)據(jù)解包模塊的控制信號輸入端連接，所述后端時序變換模塊的反相信號控制輸出端與所述場反相模塊的控制信號輸入端連接，所述后端時序變換模塊的時序信號輸出端與所述SRAM控制模塊的時序信號輸入端連接。
[0007]本實用新型的有益效果在于:
[0008]本實用新型數(shù)據(jù)處理過程簡單，耗用資源少，不會造成時序混亂，系統(tǒng)體積笑，抗干擾能力較好。
【附圖說明】
[0009]圖1是本實用新型所述基于無線技術(shù)的數(shù)字視頻交換盒的結(jié)構(gòu)示意圖；
[0010]圖中:1_盒體，2-數(shù)據(jù)打包模塊，3-靜態(tài)存儲器，4-數(shù)據(jù)解包模塊，5-場反相模塊，6-模數(shù)轉(zhuǎn)換器，7-無線網(wǎng)絡(luò)連接器，8-前端時序變換模塊，9-后端時序變換模塊，10-SRAM控制模塊，11-數(shù)字視頻信號處理器。
【具體實施方式】
[0011]下面結(jié)合附圖對本實用新型作進(jìn)一步說明:
[0012]如圖1所示，本實用新型包括盒體1，盒體I內(nèi)設(shè)置有數(shù)字視頻信號處理器11、模數(shù)轉(zhuǎn)換器6、靜態(tài)存儲器3和無線網(wǎng)絡(luò)連接器7，數(shù)字視頻信號處理器11包括數(shù)據(jù)打包模塊2、數(shù)據(jù)解包模塊4、場反相模塊5、SRAM控制模塊10和時序變換模塊，數(shù)據(jù)打包模塊2的數(shù)據(jù)存儲端與靜態(tài)存儲器3的數(shù)據(jù)寫入端連接，模數(shù)轉(zhuǎn)換器6的數(shù)據(jù)輸出端與數(shù)據(jù)打包模塊2的數(shù)據(jù)輸入端連接，靜態(tài)存儲器3的數(shù)據(jù)讀取端與數(shù)據(jù)解包模塊4的數(shù)據(jù)輸入端連接，數(shù)據(jù)解包模塊4的數(shù)據(jù)信號輸出端與場反相模塊5連接，時序變換模塊的同步信號輸入端與無線網(wǎng)絡(luò)連接器7的信號輸出端連接，時序變換模塊的前端有效視頻信號控制輸出端、后端有效視頻信號控制輸出端和反相信號控制輸出端分別與數(shù)據(jù)打包模塊2、數(shù)據(jù)解包模塊4和場反相模塊5的控制信號輸入端連接，SRAM控制模塊10的時序信號輸入端與時序變換模塊的時序信號輸出端連接，SRAM控制模塊10的讀控制信號輸出端和寫控制信號輸出端分別與數(shù)據(jù)打包模塊2的讀控制信號輸入端和寫控制信號輸入端連接。
[0013]其中，時序變換模塊包括前端時序變換模塊8和后端時序變換模塊9，前端時序變換模塊8的同步信號輸入端與無線網(wǎng)絡(luò)連接器7的信號輸出端連接，前端時序變換模塊8的有效視頻信號控制輸出端與數(shù)據(jù)打包模塊2的控制信號輸入端連接，后端時序變換模塊9的視頻信號控制輸出端與數(shù)據(jù)解包模塊4的控制信號輸入端連接，后端時序變換模塊9的反相信號控制輸出端與場反相模塊5的控制信號輸入端連接，后端時序變換模塊9的時序信號輸出端與SRAM控制模塊10的時序信號輸入端連接。
[0014]數(shù)據(jù)打包模塊2是在前端有效視頻控制期間，將來自模數(shù)轉(zhuǎn)換器6的數(shù)字視頻數(shù)據(jù)進(jìn)行組合，并存入72位字長的靜態(tài)存儲器3中。數(shù)據(jù)打包模塊2主要由一個打包計數(shù)器和一些組合電路構(gòu)成的，由于為常用技術(shù)，不作具體說明。
[0015]數(shù)據(jù)解包模塊4是在后端有效視頻控制期間，將從靜態(tài)存儲器3取出的72位數(shù)據(jù)進(jìn)行分解并重新組合，并通過場反相模塊5反相后輸出視頻數(shù)據(jù)。數(shù)據(jù)解包模塊4主要由一個解包計數(shù)器和一些組合電路構(gòu)成，由于為常用技術(shù)，不作具體說明。
[0016]無線網(wǎng)絡(luò)連接器7從遠(yuǎn)端PC機獲取兩個同步信號Hsync (行同步)和Vsync (幀同步)，并通過前端時序變換模塊8進(jìn)行處理，譯碼為前端有效視頻控制信號及其他控制信號，并和數(shù)據(jù)打包模塊2同步工作。
[0017]后端時序變換模塊9是根據(jù)前端時序變換模塊8送來的幀同步控制信號，生成后端有效視頻控制信號及符合微顯示器時序的各個控制信號，并與數(shù)據(jù)解包模塊4同步工作，以使視頻數(shù)據(jù)與各控制信號有正確的時序關(guān)系。
[0018]SRAM控制模塊10是對數(shù)據(jù)打包模塊2寫靜態(tài)存儲器3請求和數(shù)據(jù)解包模塊4讀靜態(tài)存儲器3請求進(jìn)行仲裁，并生成相應(yīng)的地址信號。SRAM控制模塊10包括存儲器寫控制和存儲器讀控制兩部分，數(shù)據(jù)解包模塊4的讀請求優(yōu)先于數(shù)據(jù)打包模塊2的寫請求，因此當(dāng)有靜態(tài)存儲器3的讀請求時，數(shù)據(jù)的猝發(fā)寫靜態(tài)存儲器3應(yīng)當(dāng)暫停，直到讀請求信號消失；這期間為了避免丟失信息，需要保存猝發(fā)數(shù)據(jù)。
[0019]以上僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實用新型的保護(hù)范圍內(nèi)。
【主權(quán)項】
1.一種基于無線技術(shù)的數(shù)字視頻交換盒，包括盒體，所述盒體內(nèi)設(shè)置有數(shù)字視頻信號處理器、模數(shù)轉(zhuǎn)換器、靜態(tài)存儲器和無線網(wǎng)絡(luò)連接器，其特征在于:所述數(shù)字視頻信號處理器包括數(shù)據(jù)打包模塊、數(shù)據(jù)解包模塊、場反相模塊、SRAM控制模塊和時序變換模塊，所述數(shù)據(jù)打包模塊的數(shù)據(jù)存儲端與所述靜態(tài)存儲器的數(shù)據(jù)寫入端連接，所述模數(shù)轉(zhuǎn)換器的數(shù)據(jù)輸出端與所述數(shù)據(jù)打包模塊的數(shù)據(jù)輸入端連接，所述靜態(tài)存儲器的數(shù)據(jù)讀取端與所述數(shù)據(jù)解包模塊的數(shù)據(jù)輸入端連接，所述數(shù)據(jù)解包模塊的數(shù)據(jù)信號輸出端與所述場反相模塊連接，所述時序變換模塊的同步信號輸入端與所述無線網(wǎng)絡(luò)連接器的信號輸出端連接，所述時序變換模塊的前端有效視頻信號控制輸出端、后端有效視頻信號控制輸出端和反相信號控制輸出端分別與所述數(shù)據(jù)打包模塊、所述數(shù)據(jù)解包模塊和場反相模塊的控制信號輸入端連接，所述SRAM控制模塊的時序信號輸入端與所述時序變換模塊的時序信號輸出端連接，所述SRAM控制模塊的讀控制信號輸出端和寫控制信號輸出端分別與所述數(shù)據(jù)打包模塊的讀控制信號輸入端和寫控制信號輸入端連接。
2.根據(jù)權(quán)利要求1所述的基于無線技術(shù)的數(shù)字視頻交換盒，其特征在于:所述時序變換模塊包括前端時序變換模塊和后端時序變換模塊，所述前端時序變換模塊的同步信號輸入端與所述無線網(wǎng)絡(luò)連接器的信號輸出端連接，所述前端時序變換模塊的有效視頻信號控制輸出端與所述數(shù)據(jù)打包模塊的控制信號輸入端連接，所述后端時序變換模塊的視頻信號控制輸出端與所述數(shù)據(jù)解包模塊的控制信號輸入端連接，所述后端時序變換模塊的反相信號控制輸出端與所述場反相模塊的控制信號輸入端連接，所述后端時序變換模塊的時序信號輸出端與所述SRAM控制模塊的時序信號輸入端連接。
【專利摘要】本實用新型公開了一種基于無線技術(shù)的數(shù)字視頻交換盒，包括盒體，所述盒體內(nèi)設(shè)置有數(shù)字視頻信號處理器、模數(shù)轉(zhuǎn)換器、靜態(tài)存儲器和無線網(wǎng)絡(luò)連接器，所述數(shù)字視頻信號處理器包括數(shù)據(jù)打包模塊、數(shù)據(jù)解包模塊、場反相模塊、SRAM控制模塊和時序變換模塊。本實用新型數(shù)據(jù)處理過程簡單，耗用資源少，不會造成時序混亂，系統(tǒng)體積笑，抗干擾能力較好。
【IPC分類】H04N21-426, H04N21-41
【公開號】CN204408567
【申請?zhí)枴緾N201520010385
【發(fā)明人】唐海龍
【申請人】成都爪媒科技有限公司
【公開日】2015年6月17日
【申請日】2015年1月8日