一種抗esd的信號解調(diào)集成電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種結(jié)構(gòu)簡單、并具有ESD防護功能的窄脈沖或者尖峰電壓信號解調(diào)集成電路。
【背景技術(shù)】
[0002]由于現(xiàn)代電力電子系統(tǒng)中有強弱電之分，強弱電之間的電位可以相差幾百伏甚至幾千伏，比如高壓控制系統(tǒng)中隔離電樞電流和電壓控制器，逆變控制系統(tǒng)IGBT驅(qū)動控制器等，通常需要在不同的模塊之間傳送高低電壓控制信號。現(xiàn)階段信號隔離技術(shù)有:光耦隔離、電容隔離、變壓器隔離，一般都是將低壓側(cè)的原始數(shù)字脈沖調(diào)制信號調(diào)制成窄脈沖或者尖峰電壓信號，通過上述隔離技術(shù)傳送到高壓側(cè)，然后在高壓側(cè)再將窄脈沖或者尖峰電壓信號解調(diào)成同相位的數(shù)字脈沖信號，用于控制高壓側(cè)器件的運轉(zhuǎn)。
[0003]傳統(tǒng)的信號解調(diào)技術(shù)一般采用比較器來實現(xiàn)信號解調(diào)，并且采用遲滯比較器來進行抗干擾采樣，這種技術(shù)實現(xiàn)起來較容易，但是電路會較復雜，占用空間大，成本高，最重要的是存在非常大的信號傳輸延時，同時集成電路的制作需要對芯片的輸入引腳進行ESD防護設計；這樣不僅僅信號解調(diào)輸入端需要有采樣電路，同時ESD防護也需要設計電路，就必然存在電路設計復雜、功耗大、芯片面積增大，導致開發(fā)成本增加等問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的主要目的是提供一種結(jié)構(gòu)簡單的窄脈沖或者尖峰電壓信號解調(diào)還原集成電路，并且該電路具備ESD防護與電壓鉗位的功能特征，其技術(shù)方案如下:
[0005]一種抗ESD的信號解調(diào)集成電路，包括輸入端口 VIN、第一 P型MOS管、第一 N型MOS管、第一電阻、第二電阻、第一反相器、第二反相器；輸入端口 VIN分別連接到第一 P型MOS管的源極與第一 N型MOS管的源極，第一 P型MOS管的漏極通過第一電阻連接到接地端GND，并且第一 P型MOS管的漏極連接到第一反相器的輸入端，第一反相器的輸出端作為一種抗ESD的信號解調(diào)集成電路的上路信號輸出端；第一 N型MOS管的漏極通過第二電阻連接到電源端VCC，并且第一 N型MOS管的漏極連接到第二反相器的輸入端，第二反相器輸出端作為一種抗ESD的信號解調(diào)集成電路的下路信號輸出端；第一 P型MOS管的體電位端連接到電源端VCC，第一 N型MOS管的體電位端連接到接地端GND。
[0006]更優(yōu)的，一種抗ESD的信號解調(diào)集成電路還包括第三電阻，第三電阻的一端連接到輸入端口 VIN，另一端分別連接到第一 P型MOS管的源極和第一 N型MOS管的源極。當VIN端口電壓較高時，為了防止流過第一 P型MOS管內(nèi)部寄生二極管和第一 N型MOS管內(nèi)部寄生二極管的電流過大，在輸入端串接第三電阻能夠有效減小電流，提高ESD防護與電壓鉗位的性能。
[0007]更優(yōu)的，一種抗ESD的信號解調(diào)集成電路還包括模塊211和模塊212，提高輸入采樣抗干擾能力。
[0008]模塊211包括:第二 N型MOS管、第三反相器、第四反相器、第一延時模塊；第二 N型MOS管的漏極分別連接到第三反相器的輸入端和第一 P型MOS管的漏極，第二 N型MOS管的源極與體電位端連接到芯片接地端GND，第三反相器的輸出連接到第四反相器的輸入端，第四反相器的輸出端分別連接到第一延時延時模塊的輸入端和第二 N型MOS管柵極，第一延時模塊的輸出連接到第一反相器的輸入端；
[0009]模塊212包括:第二 P型MOS管、第五反相器、第六反相器、第二延時模塊，第二 P型MOS管的漏極分別連接到第五反相器的輸入端和第一 N型MOS管的漏極，第二 P型MOS管的源極與體電位端連接到芯片電源端VCC，第五反相器的輸出端連接到第六反相器的輸入端，第六反相器的輸出端分別連接到第二延時模塊的輸入端和第二 P型MOS管的柵極，第二延時模塊的輸出端連接到第二反相器的輸入端。
[0010]本發(fā)明所述的一種抗ESD的信號解調(diào)集成電路，功能作用是接收來自變壓器副邊繞組的窄脈沖信號或尖脈沖信號，將窄脈沖信號或者尖脈沖信號還原成幅值等于副邊工作電壓的窄脈沖數(shù)字信號，解調(diào)集成電路的輸入信號為正負窄脈沖信號，所述正負窄脈沖信號是基于基準電壓(非局限于O電平的基準電平)的正負窄脈沖信號；所述解調(diào)集成電路的核心電路為:包括采樣正脈沖信號的第一 P型MOS管，與采樣負脈沖信號的第一 N型MOS管；所述解調(diào)集成電路的輸出信號包括兩路信號輸出，分別為上路信號輸出，即由第一 P型MOS管產(chǎn)生的輸出信號，與下路信號輸出，即由第一 N型MOS管產(chǎn)生的輸出信號，且每路輸出信號與所述解調(diào)集成電路的正或負脈沖輸入信號周期保持一致。與所述解調(diào)集成電路相連接的還原PWM輸出電路，功能所用是將所述解調(diào)集成電路的輸出信號，通過鎖存模塊電路后的輸出信號周期為所述解調(diào)集成電路的上路或下路輸出信號的二分之一。
[0011]所述解調(diào)集成電路的核心電路第一 P型MOS管與第一 N型MOS管不僅僅具有信號采樣的功能，同時具備了 ESD防護與電壓鉗位的功能特征，因為所述解調(diào)集成電路的輸入端口是與第一 P型MOS管和第一 N型MOS管的源極相連。在MOS管的內(nèi)部其源極與體電壓端存在了寄生二極管，當源極的電位超過第一 P型MOS管的體電壓柵端電位或者低于第一 N型MOS體電壓端電位時，輸入引腳的電位即將被鉗位，因為此時寄生二極管正向?qū)?，從而起到?ESD防護與電壓鉗位的作用。
[0012]與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果:
[0013](I)本發(fā)明可以將信號檢測電路與ESD防護與電壓鉗位進行有效結(jié)合；
[0014](2)本發(fā)明中所述電路具備電路結(jié)構(gòu)簡單、功耗小，成本低的特征。
【附圖說明】
[0015]圖1為本發(fā)明信號調(diào)解集成電路應用功能框圖；
[0016]圖2-1為現(xiàn)有具備ESD防護的解調(diào)還原集成電路示意圖；
[0017]圖2-2為現(xiàn)有解調(diào)還原集成電路原理圖；
[0018]圖3為本發(fā)明第一實施例的電路原理圖；
[0019]圖4為本發(fā)明第一實施例的信號波形圖；
[0020]圖5-1為本發(fā)明第一實施例中第一 P型MOS器件的縱向剖面圖；
[0021]圖5-2為本發(fā)明第一實施例中第一 N型MOS器件的縱向剖面圖；
[0022]圖6為本發(fā)明第一實施例中輸入的實際信號波形圖；
[0023]圖7本發(fā)明第二實施例的電路原理圖；
[0024]圖8為發(fā)明第三實施例的電路原理圖。
【具體實施方式】
[0025]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0026]實施例一
[0027]目前較廣泛應用于高壓信號隔離傳輸?shù)姆绞接凶儔浩鞲綦x傳輸與電容隔離傳輸，電容隔離傳輸只能傳輸尖峰電壓信號，而變壓器隔離傳輸則沒有這個限制。而運用在IGBT驅(qū)動器中的信號隔離傳輸普遍為變壓器隔離傳輸，變壓器的輸入信號與輸出信號分別為原邊信號與副邊信號，原邊信號是將PWM信號處理成為窄脈沖或者尖峰電壓信號，所述的窄脈沖或者尖峰電壓信號從變壓器原邊傳輸?shù)阶儔浩鞯母边叄瑐鬏數(shù)阶儔浩鞲边叺恼}沖或者尖峰電壓信號作為所述解調(diào)集成電路的輸入信號。
[0028]圖1所示為本發(fā)明所述的一種抗ESD的信號解調(diào)集成電路的應用框圖，包括了 PWM輸入信號調(diào)制電路部分01、解調(diào)還原電路部分02、隔離傳輸部分03。PWM輸入信號調(diào)制電路部分01包括PWM輸入檢測電路部分11、窄脈沖或者尖峰電壓信號產(chǎn)出電路12 ;解調(diào)還原電路部分02包括窄