一種圖像數(shù)據(jù)處理電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種數(shù)據(jù)處理電路，尤其涉及一種圖像數(shù)據(jù)處理電路。
【背景技術(shù)】
[0002]對(duì)真實(shí)世界的圖像一般由圖像上每一點(diǎn)光的強(qiáng)弱和頻譜(顏色)來(lái)表示，把圖像信息轉(zhuǎn)換成數(shù)據(jù)信息時(shí)，須將圖像分解為很多小區(qū)域，這些小區(qū)域稱為像素，可以用一個(gè)數(shù)值來(lái)表示它的灰度，對(duì)于彩色圖像常用紅、綠、藍(lán)三原色分量表示。順序地抽取每一個(gè)像素的信息，就可以用一個(gè)離散的陣列來(lái)代表一幅連續(xù)的圖像?，F(xiàn)有技術(shù)中，用于圖像數(shù)據(jù)傳輸電路的抗干擾性較差，在信號(hào)處理的過(guò)程中有時(shí)會(huì)造成信號(hào)的缺失，如監(jiān)控?cái)?shù)據(jù)不同步等情況，因此，存在改進(jìn)空間。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的就在于為了解決上述問(wèn)題而提供一種圖像數(shù)據(jù)處理電路。
[0004]本發(fā)明通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)上述目的:
[0005]本發(fā)明包括拾音器、第一放大器、第二放大器、第三放大器、第四放大器、鎖相環(huán)集成芯片、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、第一電容、第二電容、第三電容、第四電容、第五電容、第六電容、第七電容、第八電容、第一電位器、第二電位器、第三電位器和直流電源，所述拾音器的信號(hào)輸出端與所述第一放大器的同相輸入端連接，所述第一放大器的反相輸入端同時(shí)與所述第一放大器的輸出端和所述第一電阻的第一端連接，所述第一電阻的第二端同時(shí)與所述第一電容的第一端和所述第二電阻的第一端連接，所述第一電容的第二端、所述第二電容的第一端、所述第三電阻的第一端、所述第二電位器的第一端、所述鎖相環(huán)集成芯片的第五腳、所述第五電容的第一端和所述第十電阻的第一端均接地，所述第二電阻的第二端同時(shí)與所述第二電容的第二端和所述第二放大器的同相輸入端連接，所述第二放大器的反相輸入端同時(shí)與所述第三電阻的第二端和所述第四電阻的第一端連接，所述第四電阻的第二端同時(shí)與所述第一電位器的第一端和所述第一電位器的滑動(dòng)端連接，所述第一電位器的第二端同時(shí)與所述第二放大器的輸出端和所述第三電容的第一端連接，所述第三電容的第二端與所述鎖相環(huán)集成芯片的第十四腳連接，所述鎖相環(huán)集成芯片的第十一腳與所述第五電阻的第一端連接，所述第五電阻的第二端同時(shí)與所述第二電位器的第二端和所述第二電位器的滑動(dòng)端連接，所述鎖相環(huán)集成芯片的第五腳與所述鎖相環(huán)集成芯片的第八腳連接，所述鎖相環(huán)集成芯片的第十六腳與所述直流電源的正極連接，所述鎖相環(huán)集成芯片的第六腳與所述第四電容的第一端連接，所述第四電容的第二端與所述鎖相環(huán)集成芯片的第七腳連接，所述鎖相環(huán)集成芯片的第十腳與所述第六電阻的第一端連接，所述鎖相環(huán)集成芯片的第二腳與所述第七電阻的第一端連接，所述第七電阻的第二端同時(shí)與所述第五電容的第二端和所述鎖相環(huán)集成芯片的第九腳連接，所述第六電阻的第二端與所述第八電阻的第一端連接，所述第八電阻的第二端同時(shí)與所述第六電容的第一端和所述第九電阻的第一端連接，所述第六電容的第二端與所述第七電容的第一端連接并接地，所述第七電容的第二端同時(shí)與所述第九電阻的第二端和所述第八電容的第一端連接，所述第八電容的第二端與所述第三放大器的同相輸入端連接，所述第三放大器的反相輸入端同時(shí)與所述第十一電阻的第一端和所述第十電阻的第二端連接，所述第十一電阻的第二端同時(shí)與所述第三電位器的第一端和所述第三電位器的滑動(dòng)端連接，所述第四電位器的第二端同時(shí)與所述第三放大器的輸出端和所述第四放大器的同相輸入端連接，所述第四放大器的反相輸入端與所述第四放大器的輸出端連接并作為所述信號(hào)解調(diào)電路的信號(hào)輸出端。
[0006]本發(fā)明的有益效果在于:
[0007]本發(fā)明所述一種圖像數(shù)據(jù)處理電路，與現(xiàn)有技術(shù)相比，本發(fā)明可使輸出信號(hào)與基準(zhǔn)信號(hào)在頻率和相位上保持同步，抗干擾性較好，在進(jìn)行信號(hào)處理的過(guò)程中不會(huì)造成信號(hào)的缺失，結(jié)構(gòu)簡(jiǎn)單，制作成本較低，具有較高的普及推廣的價(jià)值。
【附圖說(shuō)明】
[0008]圖1是本發(fā)明的電路結(jié)構(gòu)原理圖。
【具體實(shí)施方式】
[0009]下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說(shuō)明:
[0010]如圖1所示，本發(fā)明包括拾音器BM、第一放大器ICl、第二放大器IC2、第三放大器IC3、第四放大器IC4、鎖相環(huán)集成芯片IC5、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10、第^^一電阻R11、第一電容Cl、第二電容C2、第三電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容C7、第八電容C8、第一電位器W1、第二電位器W2、第三電位器W3和直流電源DC，拾音器BM的信號(hào)輸出端與第一放大器ICl的同相輸入端連接，第一放大器ICl的反相輸入端同時(shí)與第一放大器ICl的輸出端和第一電阻Rl的第一端連接，第一電阻Rl的第二端同時(shí)與第一電容Cl的第一端和第二電阻R2的第一端連接，第一電容Cl的第二端、第二電容C2的第一端、第三電阻R3的第一端、第二電位器W2的第一端、鎖相環(huán)集成芯片IC5的第五腳、第五電容C5的第一端和第十電阻RlO的第一端均接地，第二電阻R2的第二端同時(shí)與第二電容C2的第二端和第二放大器IC2的同相輸入端連接，第二放大器IC2的反相輸入端同時(shí)與第三電阻R3的第二端和第四電阻R4的第一端連接，第四電阻R4的第二端同時(shí)與第一電位器Wl的第一端和第一電位器Wl的滑動(dòng)端連接，第一電位器Wl的第二端同時(shí)與第二放大器IC2的輸出端和第三電容C3的第一端連接，第三電容C3的第二端與鎖相環(huán)集成芯片IC5的第十四腳連接，鎖相環(huán)集成芯片IC5的第^ 腳與第五電阻R5的第一端連接，第五電阻R5的第二端同時(shí)與第二電位器W2的第二端和第二電位器W2的滑動(dòng)端連接，鎖相環(huán)集成芯片IC5的第五腳與鎖相環(huán)集成芯片IC5的第八腳連接，鎖相環(huán)集成芯片IC5的第十六腳與直流電源DC的正極連接，鎖相環(huán)集成芯片IC5的第六腳與第四電容C4的第一端連接，第四電容