比較器、ad轉(zhuǎn)換器、固態(tài)成像器件、電子裝置及比較器控制方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及比較器、AD轉(zhuǎn)換器、固態(tài)成像器件、電子裝置和比較器控制方法，并更 具體地涉及能夠在提高比較器的判定速度的同時(shí)降低功率消耗的比較器、AD轉(zhuǎn)換器、固態(tài) 成像器件、電子裝置和比較器控制方法。
【背景技術(shù)】
[0002] 在通過針對固態(tài)成像器件設(shè)計(jì)的信號讀取方法在諸如像素中的區(qū)域等受限區(qū)域 中執(zhí)行AD轉(zhuǎn)換的情況下，具有最高區(qū)域效率的方法是通過比較器和后續(xù)階段中的數(shù)字電路 來實(shí)現(xiàn)的積分型(斜坡型)AD轉(zhuǎn)換方法。
[0003] 非專利文件1和2提出了通過使用積分型AD轉(zhuǎn)換方法實(shí)現(xiàn)受限區(qū)域中的AD轉(zhuǎn)換的 技術(shù)。例如，非專利文件1披露了如下電路結(jié)構(gòu):隨后階段中的數(shù)字電路是DRAM電路，且斜坡 信號被多次輸入至比較器。例如，當(dāng)執(zhí)行8位AD轉(zhuǎn)換時(shí)，將相同的斜坡信號八次輸入至比較 器。在比較器的輸出發(fā)生反轉(zhuǎn)時(shí)將"0"或"Γ的代碼存儲到DRAM電路中的操作重復(fù)八次。當(dāng) 完成整個區(qū)域中的比較時(shí)，讀出這些代碼。
[0004] 引用列表
[0005] 非專利文件
[0006] 非專利文件 1 :D.Yang，B.Fowler和A.E1 Gamal，〃A Nyquist rate pixel level ADC for CMOS image sensors，〃〈〈Proc · IEEE 1998Custom Integrated Circuits Conf.)), 加利福尼亞州圣克拉拉，1998年5月，第237-240頁。
[0007] 非專利文件2: S.Kleinfelder，S.Lim、X.Liu和A.E1 Gamal，〃A 10kframe/s 0· 18μ m CMOS digital pixel sensor with pixel-level memory"，《IEEE International Solid-State Circuits Conference》，第XLIV卷，第88-89頁，2001 年2月。

【發(fā)明內(nèi)容】

[0008] 本發(fā)明要解決的問題
[0009] 在針對列平行布局中的各個像素列布置AD轉(zhuǎn)換器的情況下，在區(qū)域方面允許相對 高的自由度。然而，在將AD轉(zhuǎn)換器設(shè)置在每個像素中的情況下，電路容納區(qū)域受到限制，且 因此難以制造充分地滿足要求的比較器。例如，比較器的判定速度可能變低，或者如果提高 性能，則功率消耗可能增加。
[0010] 本發(fā)明是針對這些情況提出的，并旨在在提高比較器的判定速度的同時(shí)降低功率 消耗。
[0011] 問題的解決方案
[0012] 作為本發(fā)明的第一方面的比較器包括：比較單元，其用于比較輸入信號的電壓與 參考信號的電壓并輸出比較結(jié)果信號；正反饋電路，其用于加快所述比較結(jié)果信號發(fā)生反 轉(zhuǎn)時(shí)的轉(zhuǎn)變速度；以及電流限制單元，其用于限制所述比較結(jié)果信號發(fā)生反轉(zhuǎn)之后在所述 比較單元中流動的電流。
[0013] 作為本發(fā)明的第二方面的用于控制包括比較單元、正反饋電路和電流限制單元的 比較器的方法包括:所述比較單元比較輸入信號的電壓與參考信號的電壓并輸出比較結(jié)果 信號;所述正反饋電路加快所述比較結(jié)果信號發(fā)生反轉(zhuǎn)時(shí)的轉(zhuǎn)變速度;及所述電流限制單 元限制所述比較結(jié)果信號發(fā)生反轉(zhuǎn)之后在所述比較單元中流動的電流。
[0014] 在本發(fā)明的第一和第二方面中，將輸入信號的電壓與參考信號的電壓進(jìn)行比較， 且輸出比較結(jié)果信號。使所述比較結(jié)果信號發(fā)生反轉(zhuǎn)時(shí)的轉(zhuǎn)變速度加快。對所述比較結(jié)果 信號發(fā)生反轉(zhuǎn)之后在所述比較單元中流動的電流進(jìn)行限制。
[0015] 根據(jù)本發(fā)明的第三方面的AD轉(zhuǎn)換器包括：比較器，其包括：比較單元，其用于比較 輸入信號的電壓與參考信號的電壓并輸出比較結(jié)果信號；正反饋電路，其用于加快所述比 較結(jié)果信號發(fā)生反轉(zhuǎn)時(shí)的轉(zhuǎn)變速度；以及電流限制單元，其用于限制所述比較結(jié)果信號發(fā) 生反轉(zhuǎn)之后在所述比較單元中流動的電流;和存儲單元，其用于存儲所述比較結(jié)果信號發(fā) 生反轉(zhuǎn)時(shí)的代碼輸入信號，并輸出所述代碼輸入信號。
[0016] 在本發(fā)明的第三方面中，將輸入信號的電壓與參考信號的電壓進(jìn)行比較，且輸出 比較結(jié)果信號。使所述比較結(jié)果信號發(fā)生反轉(zhuǎn)時(shí)的轉(zhuǎn)變速度加快。對所述比較結(jié)果信號發(fā) 生反轉(zhuǎn)之后在所述比較單元中流動的電流進(jìn)行限制。存儲所述比較結(jié)果信號發(fā)生反轉(zhuǎn)時(shí)的 代碼輸入信號存儲并將其輸出。
[0017] 作為本發(fā)明的第四方面的固態(tài)成像器件包括:AD轉(zhuǎn)換器，其包括:比較器，其包括： 比較單元，其用于比較輸入信號的電壓與參考信號的電壓并輸出比較結(jié)果信號；正反饋電 路，其用于加快所述比較結(jié)果信號發(fā)生反轉(zhuǎn)時(shí)的轉(zhuǎn)變速度；以及電流限制單元，其用于限制 所述比較結(jié)果信號發(fā)生反轉(zhuǎn)之后在所述比較單元中流動的電流;和存儲單元，其用于存儲 所述比較結(jié)果信號發(fā)生反轉(zhuǎn)時(shí)的代碼輸入信號，并輸出所述代碼輸入信號以作為代碼輸出 信號；以及像素電路，其用于將作為所述輸入信號的電荷信號輸出至所述比較單元，所述電 荷信號是通過接收進(jìn)入像素的光并對所述光執(zhí)行光電轉(zhuǎn)換而生成的。
[0018] 作為本發(fā)明的第五方面的電子裝置包括固態(tài)成像器件，所述固態(tài)成像器件包括： AAD轉(zhuǎn)換器，其包括：比較器，其包括：比較單元，其用于比較輸入信號的電壓與參考信號的 電壓并輸出比較結(jié)果信號；正反饋電路，其用于加快所述比較結(jié)果信號發(fā)生反轉(zhuǎn)時(shí)的轉(zhuǎn)變 速度；以及電流限制單元，其用于限制所述比較結(jié)果信號發(fā)生反轉(zhuǎn)之后在所述比較單元中 流動的電流;和存儲單元，其用于存儲所述比較結(jié)果信號發(fā)生反轉(zhuǎn)時(shí)的代碼輸入信號，并輸 出所述代碼輸入信號以作為代碼輸出信號；以及像素電路，其用于將作為所述輸入信號的 電荷信號輸出至所述比較單元，所述電荷信號是通過接收進(jìn)入像素的光并對所述光執(zhí)行光 電轉(zhuǎn)換而生成的。
[0019] 在本發(fā)明的第四和第五方面中，將輸入信號的電壓與參考信號的電壓進(jìn)行比較， 且輸出比較結(jié)果信號。使所述比較結(jié)果信號發(fā)生反轉(zhuǎn)時(shí)的轉(zhuǎn)變速度加快。對所述比較結(jié)果 信號發(fā)生反轉(zhuǎn)之后在所述比較單元中流動的電流進(jìn)行限制。存儲所述比較結(jié)果信號發(fā)生反 轉(zhuǎn)時(shí)的代碼輸入信號存儲并將其作為代碼輸出信號輸出。在所述像素電路中，通過接收進(jìn) 入像素的光并對所述光執(zhí)行光電轉(zhuǎn)換而生成的所述電荷信號作為所述比較單元的所述輸 入信號被輸出。
[0020] 所述比較器、所述AD轉(zhuǎn)換器、所述固態(tài)成像器件和所述電子裝置可以是獨(dú)立的裝 置，或可以是被組合到一些其它裝置中的模塊。
[0021 ]本發(fā)明的效果
[0022] 根據(jù)本發(fā)明的第一至第五方面，可以在提高所述比較器的判定速度的同時(shí)降低功 率消耗。
[0023] 本發(fā)明的效果不限于此處描述的這些效果，并可包括本發(fā)明中所述的任何效果。
【附圖說明】
[0024] 圖1是示意性地示出了根據(jù)本發(fā)明的固態(tài)成像器件的結(jié)構(gòu)的示圖。
[0025] 圖2是示出了像素單元的示例結(jié)構(gòu)的框圖。
[0026] 圖3是示出了比較器的特定示例結(jié)構(gòu)的框圖。
[0027] 圖4是比較器的電路圖。
[0028]圖5是示出了比較器的輸入/輸出信號的示圖。
[0029]圖6是示出了 ADC的第一實(shí)施例的框圖。
[0030]圖7是示出了 ADC的第一實(shí)施例的電路圖。
[0031]圖8是用于說明整個ADC 42的操作和控制的示圖。
[0032]圖9是用于說明代碼輸入信號是多電平信號的情況的示圖。
[0033]圖10是用于說明代碼輸入信號是多電平信號的情況的示圖。
[0034]圖11是用于說明代碼輸入信號是多電平信號的情況的示圖。
[0035]圖12是用于說明代碼輸入信號是多電平信號的情況的示圖。
[0036]圖13是示出了 ADC的第二實(shí)施例的電路圖。
[0037]圖14是示出了根據(jù)第二實(shí)施例的ADC的鎖存電路的示例布局的示圖。
[0038]圖15是示出了 ADC的第三實(shí)施例的電路圖。
[0039]圖16是示出了 ADC的第四實(shí)施例的電路圖。
[0040] 圖17是示出了ADC的第五實(shí)施例的電路圖。
[0041] 圖18是示出了像素的第一實(shí)施例的電路圖。
[0042]圖19是用于說明根據(jù)第一實(shí)施例的像素的操作的時(shí)序圖。
[0043]圖20是示出了像素的第二實(shí)施例的電路圖。
[0044]圖21是示出了像素的第三實(shí)施例的電路圖。
[0045]圖22是用于說明根據(jù)第三實(shí)施例的像素的操作的時(shí)序圖。
[0046]圖23是示出了像素的第四實(shí)施例的電路圖。
[0047]圖24是用于說明根據(jù)第四實(shí)施例的像素的操作的時(shí)序圖。
[0048]圖25是示出了像素共享的第一實(shí)施例的電路圖。
[0049]圖26是用于說明根據(jù)第一實(shí)施例的共享像素的操作的時(shí)序圖。
[0050]圖27是示出了像素共享的第二實(shí)施例的電路圖。
[0051] 圖28是用于說明根據(jù)第二實(shí)施例的共享像素的操作的時(shí)序圖。
[0052] 圖29是用于說明共享像素的讀取順序的示圖。
[0053] 圖30是用于說明共享像素的讀取順序的示圖。
[0054] 圖31是用于說明共享像素讀取順序的示圖。
[0055] 圖32是示出了像素共享的第三實(shí)施例的電路圖。
[0056] 圖33是用于說明根據(jù)第三實(shí)施例的共享像素的操作的時(shí)序圖。
[0057] 圖34是示出了像素共享的第四實(shí)施例的電路圖。
[0058]圖35是用于說明垂直分割控制的示圖。
[0059]圖36是用于說明使用兩個半導(dǎo)體基板的示例結(jié)構(gòu)的示圖。
[0060]圖3 7是用于說明使用兩個半導(dǎo)體基板的示例結(jié)構(gòu)的示圖。
[0061 ]圖38是用于說明使用兩個半導(dǎo)體基板的示例結(jié)構(gòu)的示圖。
[0062]圖39是用于說明使用兩個半導(dǎo)體基板的示例結(jié)構(gòu)的示圖。
[0063]圖40是用于說明使用三個半導(dǎo)體基板的示例結(jié)構(gòu)的示圖。
[0064]圖41是用于說明使用三個半導(dǎo)體基板的示例結(jié)構(gòu)的示圖。
[0065]圖42是用于說明使用三個半導(dǎo)體基板的示例結(jié)構(gòu)的示圖。
[0066 ]圖43是用于說明使用側(cè)部基板的示例結(jié)構(gòu)的示圖。
[0067]圖4 4是用于說明使用側(cè)部基板的示例結(jié)構(gòu)的示圖 [0068]圖45是用于說明使用側(cè)部基板的示例結(jié)構(gòu)的示圖 [0069]圖46是示出了像素的第五實(shí)施例的電路圖。
[0070]圖47是用于說明根據(jù)第五實(shí)施例的像素的操作的時(shí)序圖。
[0071 ]圖48是示出了像素靈敏度可變的第一示例結(jié)構(gòu)的電路圖。
[0072] 圖49是示出了像素靈敏度可變的第二示例結(jié)構(gòu)的電路圖。
[0073] 圖50是用于說明改變斜坡傾斜度的控制的示圖。
[0074]圖51是用于說明改變代碼輸入信號的頻率的控制的示圖。
[0075] 圖52是用于說明去耦電容的增加的示圖。
[0076] 圖53是用于說明位數(shù)斜坡輸入的驅(qū)動的示圖。
[0077] 圖54是用于說明位數(shù)斜坡輸入的驅(qū)動的示圖。
[0078]圖55是示出了像素的第五實(shí)施例的電路圖。
[0079] 圖56是用于說明對防漏光措施的控制的示圖。
[0080] 圖57是用于說明改變用于反轉(zhuǎn)操作的時(shí)間的結(jié)構(gòu)的示圖 [0081 ]圖58是示出了列ADC的電路結(jié)構(gòu)的示圖。
[0082]圖59是示出了列ADC的電路結(jié)構(gòu)的示圖。
[0083]圖60是用于說明列ADC的操作的時(shí)序圖。
[0084]圖61是示出了黑電平校正中的黑輸出像素的示例布局的示圖。
[0085]圖62是用于說明黑電平的校正方法的示圖。
[0086]圖63是示出了黑電平校正中的黑輸出像素的示例布局的示圖。
[0087]圖64是用于說明黑電平校正的控制的示例的示圖。
[0088]圖65是示出了像素的第七實(shí)施例的電路圖。
[0089]圖66是用于說明鎖存信號交錯驅(qū)動的示圖。
[0090]圖67是用于說明鎖存信號交錯驅(qū)動的時(shí)序圖。
[0091 ]圖68是用于說明所有位同時(shí)讀取驅(qū)2動的示圖。
[0092]圖69是用于說明所有位同時(shí)讀取驅(qū)動的時(shí)序圖。
[0093]圖70是示出了執(zhí)行交錯驅(qū)動時(shí)的鎖存電路的示例互連布局的示圖。
[0094]圖71是示出了作為根據(jù)本發(fā)明的電子裝置的成像裝置的示例結(jié)構(gòu)的框圖。
【具體實(shí)施方式】
[0095] 下面是對本發(fā)明的實(shí)施方式(在下文中，被稱為實(shí)施例）的說明。將按照下列順序 進(jìn)行說明。
[0096] 1.固態(tài)成像器件的一般示例結(jié)構(gòu)
[0097] 2.比較器的特定示例結(jié)構(gòu)
[0098] 3.ADC的第一實(shí)施例
[0099] 4.ADC的第二實(shí)施例 [0100] 5.ADC的第三實(shí)施例 [0101] 6.ADC的第四實(shí)施例 [0102] 7.ADC的第五實(shí)施例 [0103] 8.像素單元的第一實(shí)施例
[0104] 9.像素單元的第二實(shí)施例
[0105] 10.像素單元的第三實(shí)施例
[0106] 11.像素單元的第四實(shí)施例
[0107] 12.像素共享的第一實(shí)施例
[0108] 13.像素共享的第二實(shí)施例
[0109] 14.像素共享的第三實(shí)施例
[0110] 15.像素共享的第四實(shí)施例
[0111] 16.多基板構(gòu)造1
[0112] 17.多基板構(gòu)造2
[0113] 18.多基板構(gòu)造3
[0114] 19.像素單元的第五實(shí)施例
[0115] 20.像素單元的第六實(shí)施例
[0116] 21.列ADC的示例結(jié)構(gòu)
[0117] 22.圖象拖尾（streaking)校正計(jì)算
[0118] 23.像素單元的第七實(shí)施例
[0119] 24.鎖存電路輸出控制
[0120] 25.電子裝置的示例應(yīng)用
[0121] <1.固態(tài)成像器件的一般示例結(jié)構(gòu)>
[0122] 圖1示意性地示出了根據(jù)本發(fā)明的固態(tài)成像器件的結(jié)構(gòu)。
[0123] 圖1中的固態(tài)成像器件1包括像素陣列單元22,在像素陣列單元中，像素21以二維 陣列的方式布置在由作為半導(dǎo)體的硅(Si)制成的半導(dǎo)體基板11上。在半導(dǎo)體基板11上的像 素陣列單元22周圍形成有像素驅(qū)動電路23、D/A轉(zhuǎn)換器(DAC)24、垂直驅(qū)動電路25、感測放大 器單元26、輸出單元27和時(shí)序產(chǎn)生器電路28。
[0124] 如圖2所示，每個像素21包括像素電路41和AD轉(zhuǎn)換器(ADC)42。像素電路41包括用 于生成并存儲與接收光的量相對應(yīng)的電荷信號的光電轉(zhuǎn)換單元，并將在光電轉(zhuǎn)換單元處獲 得的模擬像素信號SIG輸出至ADC 42ADC 42將從像素電路41提供的模擬像素信號SIG轉(zhuǎn)換 成數(shù)字信號。
[0125] ADC 42包括比較器51和鎖存存儲單元52。比較器51將從DAC 24提供的參考信號 REF與像素信號SIG進(jìn)行比較，并輸出輸出信號VC0作為用于表示比較結(jié)果的信號。當(dāng)參考信 號REF和像素信號SIG(在電壓上)變得相等時(shí)，比較器51使輸出信號VC0反轉(zhuǎn)。
[0126] 輸出用于表示當(dāng)前時(shí)間的代碼值BITXn(n是1至N的整數(shù)），以作為鎖存存儲單元52 的輸入信號。將比較器51的輸出信號VC0發(fā)生反轉(zhuǎn)時(shí)的代碼值ΒΙΤΧη保持在鎖存存儲單元52 中，并然后將其讀取為輸出信號Coin。于是，從ADC 42輸出通過將模擬像素信號SIG數(shù)字化 成N個位的值而獲得的數(shù)字值。
[0127] 圖1中的像素驅(qū)動電路23驅(qū)動每個像素21中的像素電路41和比較器51AAC 24生 成參考信號REF(其是斜坡信號，且其電平隨時(shí)間單調(diào)遞減），并將參考信號REF提供至每個 像素21。垂直驅(qū)動電路25基于從時(shí)序產(chǎn)生器電路28提供的時(shí)序信號以預(yù)定的順序輸出像素 21中產(chǎn)生的數(shù)字像素信號SIG。通過感測放大器單元26對從像素21輸出的數(shù)字像素信號SIG 進(jìn)行放大，并然后將它們從輸出單元27輸出至固態(tài)成像器件1的外部。輸出單元27執(zhí)行諸如 用于校正黑電平的黑電平校正過程和相關(guān)雙采樣(CDS)過程等預(yù)定數(shù)字信號處理，并將獲 得的信號輸出至外部。
[0128] 時(shí)序產(chǎn)生器電路28由產(chǎn)生各種類型的時(shí)序信號的時(shí)序產(chǎn)生器等形成，并將所產(chǎn)生 的各種時(shí)序信號提供至像素驅(qū)動電路23、DAC 24和垂直驅(qū)動電路25等。
[0129] 固態(tài)成像器件1可具有上述結(jié)構(gòu)。雖然用于構(gòu)成固態(tài)成像器件1的所有電路都形成 在如上所述的圖1中的單個半導(dǎo)體基板11中，但是如后所述，用于構(gòu)成固態(tài)成像器件1的電 路也可形成在多個半導(dǎo)體基板11上。
[0130] <2.比較器的特定示例結(jié)構(gòu)>
[0131] 圖3是示出了比較器51的特定示例結(jié)構(gòu)的框圖。
[0132] 比較器51包括差分放大器電路61、正反饋電路(PFB)62和電流限制單元63。
[0133] 圖4是示出了差分放大器電路61、正反饋電路(PFB)62和電流限制單元63的電路結(jié) 構(gòu)的電路圖。
[0134]差分放大器電路61包括作為差分對的晶體管81和82、形成電流鏡的晶體管83和84 以及作為根據(jù)輸入偏置電流Vb提供電流IB的恒定電流源的晶體管85。用作電流限制單元63 的晶體管86連接在晶體管8 2與晶體管84之間。
[0135] 晶體管81、82和85由負(fù)溝道冊3(匪03)晶體管形成，且晶體管83、84和86由正溝道 MOS(PMOS)晶體管形成。
[0136] 對于形成差分對的晶體管81和82，將從DAC 24輸出的參考信號REF輸入至晶體管 81的柵極，且將從像素21中的像素電路41輸出的像素信號SIG輸入至晶體管82的柵極。晶體 管81和82的源極連接到晶體管85的漏極，且晶體管85的源極連接到GND。
[0137]晶體管81的漏極連接到晶體管83和84的柵極(從而形成電流鏡電路），并連接到晶 體管83的漏極。晶體管82的漏極連接到作為電流限制單元63的晶體管86的漏極。晶體管83 和84的源極連接到電壓電源Vdd。
[0138]作為電流限制單元63的晶體管86的源極連接到用于形成電流鏡電路的晶體管84 的漏極，且晶體管86的柵極連接到正反饋電路62中的預(yù)定連接點(diǎn)。
[0139]正反饋電路62由三個晶體管91至93形成。因此，晶體管91由PM0S晶體管形成，且晶 體管92和93由NM0S晶體管形成。
[0140]晶體管84的漏極與晶體管86的源極之間的連接點(diǎn)用作差分放大器電路61的輸出 端，并連接到正反饋電路62中的晶體管91的柵極和晶體管92的漏極。將從差分放大器電路 61輸出的輸出信號VC0輸出至比較器51之后的階段中的鎖存存儲單元52 (圖2 )，并還將其輸 出至正反饋電路62中的晶體管91的柵極。
[0141]晶體管91的源極連接到電壓電源Vdd，且晶體管91的漏極連接到晶體管92的柵極、 晶體管93的漏極和作為電流限制單元63的晶體管86的柵極。晶體管92和93的源極連接到 GND〇
[0142]現(xiàn)在對具有上述結(jié)構(gòu)的比較器51的操作進(jìn)行說明。
[0143]差分放大器電路61將輸入至晶體管81的柵極的參考信號REF與輸入至晶體管82的 柵極的像素信號SIG進(jìn)行比較。當(dāng)參考信號REF和像素信號SIG(在電壓上)變得相等時(shí)，差分 放大器電路61使輸出信號VC0從Hi反轉(zhuǎn)至Low。
[0144] 在將輸出信號VC0從Hi反轉(zhuǎn)至Low的情況下，正反饋電路62的晶體管91接通，且產(chǎn) 生漏極電壓。由于晶體管91的漏極連接到晶體管92的柵極，所以晶體管92接通。當(dāng)晶體管92 接通時(shí)，晶體管91的柵極和比較器51的輸出端連接至IjGND，且因此，輸出信號VC0迅速地降低 至GND。由此，晶體管91進(jìn)入更徹底的導(dǎo)通狀態(tài)，且同時(shí)，晶體管92進(jìn)入更徹底的導(dǎo)通狀態(tài)。
[0145] 圖5是示出了輸入至比較器51的信號和從比較器51輸出的信號的示圖。
[0146]如果在比較器51中沒有設(shè)置正反饋電路62,則如圖5中的虛線所示，輸出信號VC0 緩慢地反轉(zhuǎn)，且因此，輸出反轉(zhuǎn)的檢測需要時(shí)間