固態(tài)成像器件、固態(tài)成像器件的制造方法及電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及固態(tài)成像器件、固態(tài)成像器件的制造方法以及電子裝置，并具體地涉及能夠在抑制混色惡化的同時(shí)提高靈敏度的固態(tài)成像器件、固態(tài)成像器件的制造方法以及電子裝置。
【背景技術(shù)】
[0002]在固態(tài)成像器件中，已經(jīng)提出了所謂的蛾眼結(jié)構(gòu)(moth-eye structure)以作為用于防止入射光反射的結(jié)構(gòu)，在蛾眼結(jié)構(gòu)中，在形成有光電二極管的娃層的處于光接收表面?zhèn)鹊慕缑嫔显O(shè)置微細(xì)凸凹結(jié)構(gòu)(例如，參見(jiàn)專(zhuān)利文獻(xiàn)I和2)。
[0003]引用文獻(xiàn)列表
[0004]專(zhuān)利文獻(xiàn)
[0005]專(zhuān)利文獻(xiàn)1:日本專(zhuān)利申請(qǐng)?zhí)亻_(kāi)第2010-272612號(hào)
[0006]專(zhuān)利文獻(xiàn)2:日本專(zhuān)利申請(qǐng)?zhí)亻_(kāi)第2013-33864號(hào)

【發(fā)明內(nèi)容】

[0007]本發(fā)明要解決的問(wèn)題
[0008]然而，能夠通過(guò)防止入射光反射來(lái)提高靈敏度的蛾眼結(jié)構(gòu)還會(huì)引起更大的漫射，使得大量的光泄漏到鄰近像素中，并因而使混色惡化。
[0009]本發(fā)明是考慮到這種情況而提出的，且本發(fā)明的目的在于在抑制混色劣化的同時(shí)提高靈敏度。
[0010]問(wèn)題的解決方案
[0011]根據(jù)本發(fā)明的第一方面的固態(tài)成像器件包括:具有蛾眼結(jié)構(gòu)的防反射部，其設(shè)置在處于二維地布置的每個(gè)像素的光電轉(zhuǎn)換區(qū)域的光接收表面?zhèn)鹊慕缑嫔?；以及用于以阻擋入射光的像素間遮光部，其設(shè)置在所述防反射部的所述界面下方。
[0012]根據(jù)本發(fā)明的第二方面的固態(tài)成像器件的制造方法包括:在處于二維地布置的每個(gè)像素的光電轉(zhuǎn)換區(qū)域的光接收表面?zhèn)鹊慕缑嫔闲纬删哂卸暄劢Y(jié)構(gòu)的防反射部；以及在所述防反射部的所述界面下方形成用于阻擋入射光的像素間遮光部。
[0013]在本發(fā)明的第二方面中，具有所述蛾眼結(jié)構(gòu)的所述防反射部形成在二維地布置的每個(gè)像素的所述光電轉(zhuǎn)換區(qū)域的所述光接收表面?zhèn)鹊乃鼋缑嫔?，而用于阻擋入射光的所述像素間遮光部形成在所述防反射部的所述界面下方。
[0014]根據(jù)本發(fā)明的第三方面的電子裝置包括如下固態(tài)成像器件，述固態(tài)成像器件包括具有蛾眼結(jié)構(gòu)的防反射部以及用于阻擋入射光的像素間遮光部，所述防反射部設(shè)置在處于二維地布置的每個(gè)像素的光電轉(zhuǎn)換區(qū)域的光接收表面?zhèn)鹊慕缑嫔?，且所述像素間遮光部設(shè)置在所述防反射部的所述界面下方。
[0015]在本發(fā)明的第一和第三方面中，具有所述蛾眼結(jié)構(gòu)的所述防反射部設(shè)置在二維地布置的每個(gè)像素的所述光電轉(zhuǎn)換區(qū)域的所述光接收表面?zhèn)鹊乃鼋缑嫔?，而用于阻擋入射光的所述像素間遮光部形成在所述防反射部的所述界面下方。
[0016]所述固態(tài)成像器件和所述電子裝置可以是單獨(dú)的將要內(nèi)置到另一裝置中的裝置或模塊。
[0017]本發(fā)明的效果
[0018]根據(jù)本發(fā)明的第一至第三方面，可在抑制混色劣化的同時(shí)提高靈敏度。
【附圖說(shuō)明】
[0019]圖1是圖示了根據(jù)本發(fā)明的固態(tài)成像器件的示意結(jié)構(gòu)的示圖。
[0020]圖2是圖示了根據(jù)第一實(shí)施例的像素的示例性剖面結(jié)構(gòu)的示圖。
[0021]圖3是用于說(shuō)明像素的制造方法的示圖。
[0022]圖4是用于說(shuō)明像素的制造方法的示圖。
[0023]圖5是用于說(shuō)明像素的另一制造方法的示圖。
[0024]圖6是用于說(shuō)明根據(jù)本發(fā)明的像素結(jié)構(gòu)的效果的示圖。
[0025]圖7是用于說(shuō)明根據(jù)本發(fā)明的像素結(jié)構(gòu)的效果的示圖。
[0026]圖8是圖示了根據(jù)第二實(shí)施例的像素的示例性剖面結(jié)構(gòu)的示圖。
[0027]圖9是用于說(shuō)明根據(jù)第二實(shí)施例的像素的制造方法的示圖。
[0028]圖10是用于說(shuō)明像素中的不同位置的最佳條件的示圖。
[0029]圖11是圖示了像素結(jié)構(gòu)的第一變形例的示圖。
[0030]圖12是圖示了像素結(jié)構(gòu)的第二變形例的示圖。
[0031]圖13是圖示了像素結(jié)構(gòu)的第三變形例的示圖。
[0032]圖14是圖示了像素結(jié)構(gòu)的第四變形例的示圖。
[0033]圖15是圖示了像素結(jié)構(gòu)的第五變形例的示圖。
[0034]圖16是圖示了像素結(jié)構(gòu)的第六變形例的示圖。
[0035]圖17是圖示了像素結(jié)構(gòu)的第七變形例的示圖。
[0036]圖18是圖示了像素結(jié)構(gòu)的第八變形例的示圖。
[0037]圖19是圖示了像素結(jié)構(gòu)的第九變形例的示圖。
[0038]圖20是圖示了像素結(jié)構(gòu)的第十變形例的示圖。
[0039]圖21是圖示了像素結(jié)構(gòu)的第^^一變形例的示圖。
[0040]圖22是圖示了像素結(jié)構(gòu)的第十二變形例的示圖。
[0041]圖23是圖示了像素結(jié)構(gòu)的第十三變形例的示圖。
[0042]圖24是圖示了像素結(jié)構(gòu)的第十四變形例的示圖。
[0043]圖25是圖示了像素結(jié)構(gòu)的第十五變形例的示圖。
[0044]圖26是圖示了像素結(jié)構(gòu)的第十六變形例的示圖。
[0045]圖27是圖示了根據(jù)本發(fā)明的用作電子裝置的成像器件的示例性構(gòu)造的框圖。
【具體實(shí)施方式】
[0046]下面將對(duì)本發(fā)明的【具體實(shí)施方式】(在下文中，被稱(chēng)為實(shí)施例)進(jìn)行說(shuō)明。將按照以下順序進(jìn)行說(shuō)明。
[0047]1.固態(tài)成像器件的示例性示意結(jié)構(gòu)
[0048]2.根據(jù)第一實(shí)施例的像素結(jié)構(gòu)(包括防反射部和像素間遮光部的像素結(jié)構(gòu))
[0049]3.根據(jù)第二實(shí)施例的像素結(jié)構(gòu)(包括填充有金屬的像素間遮光部的像素結(jié)構(gòu))
[0050]4.像素結(jié)構(gòu)的變形例
[0051]5.電子裝置的示例性應(yīng)用
[0052]〈1.固態(tài)成像器件的示例性示意結(jié)構(gòu)〉
[0053]圖1是圖示了根據(jù)本發(fā)明的固態(tài)成像器件的示意結(jié)構(gòu)的示圖。
[0054]圖1所示的固態(tài)成像器件I包括以二維陣列的方式布置有像素2的像素陣列部3以及設(shè)置在像素陣列部3外圍的外圍電路部。像素陣列部3和外圍電路部設(shè)置在例如使用硅(Si)作為半導(dǎo)體的半導(dǎo)體基板12上。外圍電路部包括垂直驅(qū)動(dòng)電路4、列信號(hào)處理電路5、水平驅(qū)動(dòng)電路6、輸出電路7和控制電路8等。
[0055]像素2包括作為光電轉(zhuǎn)換元件的光電二極管以及多個(gè)像素晶體管。多個(gè)像素晶體管例如由四個(gè)MOS晶體管(S卩，傳輸晶體管、選擇晶體管、復(fù)位晶體管和放大晶體管)構(gòu)成。
[0056]像素2可具有共用像素結(jié)構(gòu)。對(duì)于每個(gè)像素，該共用像素結(jié)構(gòu)包括多個(gè)光電二極管、多個(gè)傳輸晶體管、一個(gè)共用浮動(dòng)擴(kuò)散部(浮動(dòng)擴(kuò)散區(qū)域)和另一共用像素晶體管。即，共用像素由用于構(gòu)成多個(gè)單位像素的光電二極管和傳輸晶體管構(gòu)成，每組單元像素共用另一像素晶體管。
[0057]控制電路8接收用于對(duì)操作模式等作出指示的輸入時(shí)鐘和數(shù)據(jù)，并輸出諸如固態(tài)成像器件I的內(nèi)部信息等數(shù)據(jù)。換句話說(shuō)，基于垂直同步信號(hào)、水平同步信號(hào)和主時(shí)鐘，控制電路8生成用作時(shí)鐘信號(hào)或控制信號(hào)以用于操作垂直驅(qū)動(dòng)電路4、列信號(hào)處理電路5和水平驅(qū)動(dòng)電路6等的參考。此外，控制電路8將所生成的時(shí)鐘信號(hào)或控制信號(hào)輸出至垂直驅(qū)動(dòng)電路4、列信號(hào)處理電路5和水平驅(qū)動(dòng)電路6等。
[0058]例如包括移位寄存器的垂直驅(qū)動(dòng)電路4選擇像素驅(qū)動(dòng)線10并將用于驅(qū)動(dòng)像素2的脈沖提供至所選擇的像素驅(qū)動(dòng)線10，以逐行地驅(qū)動(dòng)像素2。S卩，垂直驅(qū)動(dòng)電路4在垂直方向上逐行地順序選擇并掃描像素陣列部3中的像素2，并通過(guò)垂直信號(hào)線9將基于如下信號(hào)電荷的像素信號(hào)提供至列信號(hào)處理電路5，該信號(hào)電荷是根據(jù)每個(gè)像素2的光電轉(zhuǎn)換單元中接收的光的量而生成的。
[0059]列信號(hào)處理電路5是針對(duì)每列像素2設(shè)置的，以針對(duì)每個(gè)像素列對(duì)從一行中包括的像素2輸出的信號(hào)執(zhí)行諸如噪音消除等信號(hào)處理。例如，列信號(hào)處理電路5執(zhí)行諸如相關(guān)雙采樣(CDS)和AD轉(zhuǎn)換等信號(hào)處理，以消除像素特有的固定模式噪音。
[0060]例如包括移位寄存器的水平驅(qū)動(dòng)電路6順序地輸出水平掃描脈沖，以依次選擇每個(gè)列信號(hào)處理電路5并使每個(gè)列信號(hào)處理電路5將像素信號(hào)輸出至水平信號(hào)線11。
[0061]輸出電路7對(duì)通過(guò)水平信號(hào)線11從每個(gè)列信號(hào)處理電路5順序地提供的信號(hào)執(zhí)行信號(hào)處理并輸出處理后的信號(hào)。例如，輸出電路7可僅執(zhí)行緩沖或還可執(zhí)行黑電平調(diào)節(jié)、列變化校正和各種數(shù)字信號(hào)處理等。輸入/輸出端子13與外部進(jìn)行信號(hào)交換。
[0062]以上述方式構(gòu)造的固態(tài)成像器件I是被稱(chēng)為列AD方案的CMOS圖像傳感器，在該列AD方案中，列信號(hào)處理電路5是針對(duì)每個(gè)像素列設(shè)置的以執(zhí)行CDS處理和AD轉(zhuǎn)換處理。
[0063]此外，固態(tài)成像器件I是背面照射型的MOS型固態(tài)成像器件，在該MOS型固態(tài)成像器件中，光從半導(dǎo)體基板12的與形成有像素晶體管的正面?zhèn)认鄬?duì)的背面?zhèn)冗M(jìn)入。
[0064]〈2.根據(jù)第一實(shí)施例的像素結(jié)構(gòu)〉
[0065]<像素的示例性剖面結(jié)構(gòu)>
[0066]圖2是圖示了根據(jù)第一實(shí)施例的像素2的示例性剖面結(jié)構(gòu)的示圖。
[0067]固態(tài)成像器件I包括半導(dǎo)體基板12、形成在半導(dǎo)體基板12的正面?zhèn)?圖中的下偵D的多層式布線層21以及支撐基板22。
[0068]半導(dǎo)體基板12例如由娃(Si)制成并形成為例如具有I至6 μπι的厚度。在半導(dǎo)體基板12中，例如，針對(duì)每個(gè)像素2在P型(第一導(dǎo)電類(lèi)型)半導(dǎo)體區(qū)域41中形成N型(第二導(dǎo)電類(lèi)型)半導(dǎo)體區(qū)域42，從而針對(duì)每個(gè)像素形成光電二極管H)。延伸到半導(dǎo)體基板12的正面和背面的P型半導(dǎo)體區(qū)域41還用作用于抑制暗電流的空穴電荷累積區(qū)域。
[0069]注意，在像素2之間的位于N型半導(dǎo)體區(qū)域42之間的像素邊界處，如圖2所示，深挖P型半導(dǎo)體區(qū)域41以形成后述的像素間遮光部47。
[0070]P型半導(dǎo)體區(qū)域41的位于用作電荷累積區(qū)域的N型半導(dǎo)體區(qū)域42的上側(cè)的界面(位于光接收表面?zhèn)鹊慕缑?構(gòu)成防反射部48，防反射部48通過(guò)使用所謂的形成有微細(xì)凹凸結(jié)構(gòu)的蛾眼結(jié)構(gòu)來(lái)防止入射光反射。在防反射部48中，紡錘形突出部的與凹凸周期相對(duì)應(yīng)的間隔被例如設(shè)定為從40nm到200nm。
[0071]多層式布線層21包括多個(gè)布線層43和層間絕緣膜44。另外，多個(gè)像素晶體管Tr例如形成在多層式布線層21中，以讀取累積在光電二極管ro中的電荷。
[0072]釘扎層45形成在半導(dǎo)體基板12的背面上，并覆蓋P型半導(dǎo)體區(qū)域41的頂面。通過(guò)使用具有負(fù)固定電荷的高電介質(zhì)來(lái)形成釘扎層45，使得形成在釘扎層45與半導(dǎo)體基板12之間的界面周?chē)恼姾?空穴)累積區(qū)域抑制了暗電流的生成。當(dāng)釘扎層45形成為具有負(fù)固定電荷時(shí)，負(fù)固定電荷向釘扎層45與半導(dǎo)體基板12之間的界面添加電場(chǎng)，由此形成了正電荷累積區(qū)域。
[0073]例如，通過(guò)使用氧化鉿(HfO2)來(lái)形成