基于sca的波形組件動態(tài)地址配置系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及軟件無線電，具體地，涉及一種基于SR1總線星型通信的SCA波形組件動態(tài)地址配置系統(tǒng)及方法。
【背景技術(shù)】
[0002]軟件無線電是二十世紀(jì)90年代初提出的通信新技術(shù)，它的思想是將標(biāo)準(zhǔn)化、模塊化的硬件功能單元，通過高速總線或高速網(wǎng)絡(luò)等連接形成一個通用的數(shù)字式硬件平臺，再通過軟件加載的方式來實現(xiàn)各種類型無線通信系統(tǒng)的開放式體系結(jié)構(gòu)，用軟件方式實現(xiàn)各種通信功能。
[0003]交換芯片將多個SR1設(shè)備組成星型連接網(wǎng)絡(luò)系統(tǒng)的結(jié)構(gòu)是:各個SR1設(shè)備和交換芯片相連。交換芯片給每個設(shè)備一個固定的SR1端口號，若設(shè)備的SR1號和交換芯片分配的端口號不匹配，則設(shè)備的SR1不能正常通信，由于交換芯片的端口號是事先配置好的，但SR1設(shè)備上的程序具體要在那個SR1設(shè)備上運行是隨機的。
[0004]即SR1有端口匹配的特殊性，若不采用動態(tài)地址配置技術(shù)，系統(tǒng)有三個不足:第一，系統(tǒng)中相同的板卡不能隨意互換;第二，針對某個固定SR1設(shè)備編寫的程序在其他相同設(shè)備上運行SR1端口不通;第三，系統(tǒng)的硬件資源不能根據(jù)組件要求靈活分配。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明的目的是提供一種SCA波形組件動態(tài)地址配置系統(tǒng)及方法。
[0006]根據(jù)本發(fā)明一個方面提供的基于SCA的波形組件動態(tài)地址配置系統(tǒng)，包括SR1交換模塊和多個SR1設(shè)備；
[0007]其中，SR1交換模塊與所述SR1設(shè)備之間通過卡槽連接;所述SR1交換模塊用于卡槽地址識別以及確定該卡槽上SR1設(shè)備的SR1端口號；
[0008]所述SR1設(shè)備為軟件實現(xiàn)主控模塊、軟件實現(xiàn)DSP從模塊或軟件實現(xiàn)FPGA從模塊中的任一個;所述軟件實現(xiàn)主控模塊、所述軟件實現(xiàn)DSP從模塊或所述軟件實現(xiàn)FPGA從模塊分別通過對應(yīng)的卡槽連接SR1交換模塊；
[0009]軟件實現(xiàn)主控模塊用于管理多個波形通道上的波形組件，負(fù)責(zé)查詢、收集、管理各個波形通道上波形組件邏輯地址和物理地址的映射關(guān)系；
[0010]當(dāng)軟件實現(xiàn)主控模塊查詢軟件實現(xiàn)DSP從模塊或軟件實現(xiàn)FPGA從模塊上的波形組件地址時，軟件實現(xiàn)DSP從模塊或軟件實現(xiàn)FPGA從模塊分別將其對應(yīng)的波形組件的邏輯地址、物理地址的映射關(guān)系上報至軟件實現(xiàn)主控模塊；
[0011 ]當(dāng)軟件實現(xiàn)主控模塊下發(fā)波形通道上各波形組件的地址時，軟件實現(xiàn)DSP從模塊、軟件實現(xiàn)FPGA從模塊負(fù)責(zé)接收所述波形通路上各波形組件的地址，并根據(jù)所述波形通路上各波形組件的地更新各自的目標(biāo)波形組件的邏輯地址與物理地址的映射關(guān)系。
[0012]優(yōu)選地，所述卡槽地址識別通過地址線編碼實現(xiàn)，SR1交換模塊的6個卡槽每一個都有獨立的三根卡槽地址線，通過配置三根卡槽地址線區(qū)分卡槽。
[0013]優(yōu)選地，所述SR1設(shè)備通過卡槽連接所述SR1交換模塊的固定的SR1口相連。
[0014]優(yōu)選地，所述軟件實現(xiàn)主控模塊為主控PPC;所述軟件實現(xiàn)DSP從模塊為用于信號處理的4個DSP設(shè)備；
[0015]所述軟件實現(xiàn)FPGA從模塊為用于信號處理的4個FPGA和射頻模塊上的4個FPGA。
[0016]本發(fā)明另一個方面提供的基于SCA的波形組件動態(tài)地址配置方法，包括如下步驟:
[0017]步驟I:軟件實現(xiàn)DSP從模塊和信號處理軟件實現(xiàn)FPGA從模塊被加載程序后，分別根據(jù)加載器件，即發(fā)出所述程序的SR1設(shè)備給出的SR1端口設(shè)備信息，獲取所述SR1設(shè)備的SR1端口號，更新各自對應(yīng)的SR1端口號，以保證軟件實現(xiàn)DSP從模塊和信號處理軟件實現(xiàn)FPGA從模塊的SR1 口正常通信，同時更新軟件實現(xiàn)DSP從模塊和信號處理軟件實現(xiàn)FPGA從模塊上運行的波形組件的邏輯地址LD和物理地址H)的映射關(guān)系；
[0018]步驟2:軟件實現(xiàn)主控模塊待軟件實現(xiàn)DSP從模塊和信號處理軟件實現(xiàn)FPGA從模塊的波形加載完成后，下發(fā)指令，查詢一波形通路上各SR1設(shè)備中運行波形組件的邏輯地址LD和物理地址ro的映射關(guān)系；
[0019]步驟3:所述波形通路上的軟件實現(xiàn)DSP從模塊和信號處理軟件實現(xiàn)FPGA從模塊收到軟件實現(xiàn)主控模塊發(fā)來的查詢指令后，將其運行波形組件的邏輯地址LD和物理地址PD的映射關(guān)系上報給軟件實現(xiàn)主控模塊；
[0020]步驟4:軟件實現(xiàn)主控模塊收到各波形組件的LD和PD的映射關(guān)系后，整理、更新該波形通路的邏輯地址LD和物理地址ro映射表，同時將所述邏輯地址LD和物理地址ro映射表下發(fā)給所述波形通路上的各SR1設(shè)備；
[0021]步驟5:波形通路上各SR1設(shè)備收到軟件實現(xiàn)主控模塊發(fā)來的所述波形通路上的邏輯地址LD和物理地址ro映射表后，根據(jù)邏輯地址LD和物理地址ro映射表更新各自波形組件的邏輯地址LD和物理地址ro映射關(guān)系，從而完成波形組件動態(tài)地址配置。
[0022]優(yōu)選地，所述軟件實現(xiàn)主控模塊為主控PPC;所述軟件實現(xiàn)DSP從模塊為用于信號處理的4個DSP設(shè)備；
[0023 ]所述軟件實現(xiàn)FPGA從模塊為用于信號處理的4個FPGA和射頻模塊上的4個FPGA。
[0024]與現(xiàn)有技術(shù)相比，本發(fā)明具有如下的有益效果:
[0025]1、本發(fā)明能夠確保了 SCA平臺多波形通道設(shè)備，相同類型的板卡隨意互換，又保證了波形組件可以加載到任意波形通道上；
[0026]2、本發(fā)明能夠根據(jù)具體波形需求，靈活調(diào)配平臺資源，即便在射頻板卡出現(xiàn)故障時，在不更換該通道射頻板卡的前提下，將該通道配置到其他通道射頻板卡上，保證該通道正常工作，最大限度的提高了平臺的靈活性、適應(yīng)性、容錯性。
【附圖說明】
[0027]通過閱讀參照以下附圖對非限制性實施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯:
[0028]圖1為本發(fā)明中SCA波形組件動態(tài)地址配置系統(tǒng)的結(jié)構(gòu)示意圖；
[0029]圖2為本發(fā)明中SCA波形組件動態(tài)地址配置方法的結(jié)構(gòu)示意圖；
[0030]圖3為本發(fā)明中軟件實現(xiàn)主控模塊的工作流程圖；[0031 ]圖4為本發(fā)明中軟件實現(xiàn)DSP從模塊的主線程的流程圖；
[0032]圖5為本發(fā)明中軟件實現(xiàn)DSP從模塊的動態(tài)地址配置線程的流程圖；
[0033]圖6為本發(fā)明中軟件實現(xiàn)FPGA從模塊獲取SR1端口，更新本地組件LD和PD映射關(guān)系的流程圖；
[0034]圖7為本發(fā)明中軟件實現(xiàn)FPGA從模塊的動態(tài)地址配置的流程圖。
【具體實施方式】
[0035]下面結(jié)合具體實施例對本發(fā)明進(jìn)行詳細(xì)說明。以下實施例將有助于本領(lǐng)域的技術(shù)人員進(jìn)一步理解本發(fā)明，但不以任何形式限制本發(fā)明。應(yīng)當(dāng)指出的是，對本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)。這些都屬于本發(fā)明的保護范圍。
[0036]在本實施例中，本發(fā)明提供的基于SCA的波形組件動態(tài)地址配置系統(tǒng)，包括SR1交換模塊和多個SR1設(shè)備；
[0037]其中，SR1交換模塊與所述SR1設(shè)備之間通過卡槽連接;所述SR1交換模塊用于卡槽地址識別以及確定該卡槽上SR1設(shè)備的SR1端口號；
[0038]所述SR1設(shè)備為軟件實現(xiàn)主控模塊、軟件實現(xiàn)DSP從模塊或軟件實現(xiàn)FPGA從模塊中的任一個;所述軟件實現(xiàn)主控模塊、所述軟件實現(xiàn)DSP從模塊或所述軟件實現(xiàn)FPGA從模塊分別通過對應(yīng)的卡槽連接SR1交換模塊；
[0039]軟件實現(xiàn)主控模塊用于管理多個波形通道上的波形組件，負(fù)責(zé)查詢、收集、管理各個波形通道上波形組件邏輯地址和物理地址的映射關(guān)系；
[0040]當(dāng)軟件實現(xiàn)主控模塊查詢軟件實現(xiàn)DSP從模塊或軟件實現(xiàn)FPGA從模塊上的波形組件地址時，軟件實現(xiàn)DSP從模塊或軟件實現(xiàn)FPGA從模塊分別將其對應(yīng)的波形組件的邏輯地址、物理地址的映射關(guān)系上報至軟件實現(xiàn)主控模塊；
[0041 ]當(dāng)軟件實現(xiàn)主控模塊下發(fā)波形通道上各波形組件的地址時，軟件實現(xiàn)DSP從模塊、軟件實現(xiàn)