3d視頻編碼系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種3D視頻制作設(shè)備，更具體地說，涉及一種3D視頻編碼系統(tǒng)。
【背景技術(shù)】
[0002] 3D如果拍攝、制作精良，看起來會(huì)感覺非常好，現(xiàn)場感很強(qiáng)和畫面非常有沖擊力。 有些3D電影是通過后期制作實(shí)現(xiàn)的，如果制作得不好還不如2D的電影，因?yàn)橥ㄟ^軟件把二 維轉(zhuǎn)成三維，如果轉(zhuǎn)的時(shí)候沒有保證質(zhì)量，從觀看角度來說效果不一定比2D好。因此，必須 通過一些技術(shù)手段確保制作的3D立體內(nèi)容非常符合感官感受。
[0003] 3D很重要的效果就是立體感，因?yàn)樽笥已壑g的視差產(chǎn)生了所謂的3D效果，視差 有一定的范圍，視差如果超過范圍的話就會(huì)產(chǎn)生很不好的視覺感受，甚至看3D電影時(shí)間長 了會(huì)頭暈或者不舒服。拍攝和后期制作3D的電影電視的時(shí)候，如果沒有把握好視差或者景 深，就會(huì)產(chǎn)生類似的不適體驗(yàn)，當(dāng)然現(xiàn)在沒有很好的證據(jù)說看了 3D會(huì)有什么傷害，但會(huì)有 不適的感覺。
[0004] 左眼和右眼看到兩個(gè)畫面有一定的差距，人的雙眼解析畫面，通過人的視網(wǎng)膜的 判斷，把左右眼獲得的信號(hào)通過大腦的解析形成立體的感覺，解析到它們之間位置的關(guān)系 和立體的關(guān)系，最后出來的就是3D效果，這是人的眼睛通過感覺感知到3D的過程。原來有 人提出一個(gè)問題，如果閉上一只眼睛能不能感到3D的效果？事實(shí)上，圖像深度是需要兩只 眼睛感知的，有些時(shí)候通過一只眼睛也可以感知到它的立體信息，這種信息通過2D會(huì)透露 出距離，它會(huì)提供一些信息給我們，圖像顯露和掩蓋的部分，通過這個(gè)來判斷誰在前面誰在 后面。
[0005] 然而，常見的3D制作的過程中，常常面對各種的2D輸入數(shù)據(jù)，即2D的左右眼不同 的視頻數(shù)據(jù)，在制作過程中需要進(jìn)行各種格式的互換，并且多種格式的數(shù)據(jù)要進(jìn)行協(xié)同處 理，因此許多設(shè)備無法單獨(dú)完成3D視頻的制作，或者說需要多個(gè)視頻轉(zhuǎn)換設(shè)備先將各種格 式的2D視頻現(xiàn)行轉(zhuǎn)換，再進(jìn)行后期制作。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明的目的旨在提供一種3D視頻編碼系統(tǒng)，來解決現(xiàn)有技術(shù)中3D視頻制作設(shè) 備結(jié)構(gòu)復(fù)雜，附屬設(shè)備過多的問題。
[0007] 根據(jù)本發(fā)明，提供一種3D視頻編碼系統(tǒng)，包括合成處理模塊、H264編碼模塊和輸 出模塊，H264編碼模塊包括接收及解嵌單元、FPGA單元、編碼單元、CPU。接收及解嵌單元 接收SDI信號(hào)，并將解嵌后的信號(hào)發(fā)送至FPGA單元，F(xiàn)PGA單元與編碼單元、CPU雙向連接， 編碼單元與CPU之間雙向傳輸控制信號(hào)，CPU控制輸出TS流或IP流信號(hào)。
[0008] 根據(jù)本發(fā)明的一實(shí)施例，F(xiàn)PGA單元向編碼單元發(fā)送BT. 1120格式的視頻信號(hào)和 12S格式的音頻信號(hào)。
[0009] 根據(jù)本發(fā)明的一實(shí)施例，編碼單元為264硬件編碼芯片，根據(jù)BT. 1120格式的視頻 信號(hào)和12S格式的音頻信號(hào)輸出對應(yīng)的TS流并發(fā)送至FPGA信號(hào)。
[0010] 根據(jù)本發(fā)明的一實(shí)施例，F(xiàn)PGA與CPU之間設(shè)置雙向的數(shù)據(jù)總線。
[0011] 根據(jù)本發(fā)明的一實(shí)施例，F(xiàn)PGA單元輸出DVB-ASI格式信號(hào)。
[0012] 根據(jù)本發(fā)明的一實(shí)施例，合成處理模塊接收左眼SDI信號(hào)和右眼SDI信號(hào)，并將左 眼SDI信號(hào)與右眼SDI信號(hào)合成為一路SDI信號(hào)，并發(fā)送至H264編碼模塊。
[0013] 根據(jù)本發(fā)明的一實(shí)施例，H264編碼模塊將FPGA單元輸出的DVB-ASI格式信號(hào)、以 及CPU控制輸出的TS流或IP流信號(hào)發(fā)送至輸出模塊。
[0014] 根據(jù)本發(fā)明的一實(shí)施例，輸出模塊輸出兩路ASI信號(hào)以及IP信號(hào)。
[0015] 采用了本發(fā)明的技術(shù)方案，能夠極大地簡化3D視頻編碼系統(tǒng)的復(fù)雜度，并且對各 種格式的視頻源能夠更好地支持。
【附圖說明】
[0016] 在本發(fā)明中，相同的附圖標(biāo)記始終表示相同的特征，其中：
[0017] 圖1是本發(fā)明3D視頻編碼系統(tǒng)的結(jié)構(gòu)示意圖；
[0018] 圖2是圖1中H264編碼模塊的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0019] 下面結(jié)合附圖和實(shí)施例進(jìn)一步說明本發(fā)明的技術(shù)方案。
[0020] 為了將制作好的電視節(jié)目傳送到終端用戶，往往需要搭建節(jié)目傳輸前端，其主要 功能是通過高效音視頻編碼將視頻信號(hào)壓縮為可用于信道傳輸?shù)拇a流，并通過IP方式進(jìn) 行網(wǎng)絡(luò)輸出。在前端需要建設(shè)以3D高清編碼器設(shè)備為核心的傳輸前端平臺(tái)。
[0021] 參照圖1，本發(fā)明公開一種應(yīng)用于上述傳輸前端平臺(tái)的3D視頻編碼系統(tǒng)，其主要 構(gòu)成模塊包括合成處理模塊1、H264編碼模塊2和輸出模塊3,而H264編碼模塊2又進(jìn)一 步包括接收及解嵌單元21、FPGA單元22、編碼單元23、CPU24。
[0022] 如圖1所示，為了實(shí)現(xiàn)3D信號(hào)的有效傳輸、節(jié)目存儲(chǔ)、節(jié)目交換等需求，3D的視頻 信號(hào)必須要經(jīng)過有效的壓縮，降低數(shù)據(jù)量。3D高清編碼HDE-7000首先對輸入的二路SDI同 步信號(hào)進(jìn)行合成處理。本發(fā)明的合成處理模塊1接收左眼SDI信號(hào)和右眼SDI信號(hào)，并將 左眼SDI信號(hào)與右眼SDI信號(hào)合成為一路SDI信號(hào)，并發(fā)送至H264編碼模塊2。合成處理 模塊1負(fù)責(zé)將輸入的2路SDI信號(hào)按照指定模式進(jìn)行合成，合成后的信號(hào)送入H264編碼模 塊2進(jìn)行處理。
[0023] 在接收到上述數(shù)據(jù)之后，H264編碼模塊2用以完成高清視頻信號(hào)的編碼工作，其 將FPGA單元22輸出的DVB-ASI格式信號(hào)、以及CPU24控制輸出的TS流或IP流信號(hào)發(fā)送 至輸出模塊3。
[0024] 輸出模塊3輸出兩路ASI信號(hào)以及IP信號(hào)，即負(fù)責(zé)將編碼后的TS流按照不同的 輸出接口要求，進(jìn)行數(shù)據(jù)的打包以及接口協(xié)議轉(zhuǎn)換，完成壓縮流的發(fā)送。
[0025] 參照圖2，H264編碼模塊2中，CPU24負(fù)責(zé)整個(gè)系統(tǒng)的配置與控制功能。FPGA單元 22負(fù)責(zé)做輸入視頻數(shù)據(jù)的處理，協(xié)議轉(zhuǎn)換，TS流的接收輸出打包。編碼單元23 (264Enc〇der LSI)為專用264硬件編碼芯片，將輸入的視頻及音頻信號(hào)編碼成標(biāo)準(zhǔn)的TS流數(shù)據(jù)后輸出。
[0026] 具體來說，如圖2所示，接收及解嵌單元21接收SDI信號(hào)，并將解嵌后的信號(hào)發(fā) 送至FPGA單元22,FPGA單元22與編碼單元23、CPU24雙向連接，編碼單元23與CPU24之 間雙向傳輸控制信號(hào)，CPU24控制輸出TS流或IP流信號(hào)。FPGA單元22向編碼單元23發(fā) 送BT. 1120格式的視頻信號(hào)和12S格式的音頻信號(hào)。編碼單元23為264硬件編碼芯片，根 據(jù)BT. 1120格式的視頻信號(hào)和12S格式的音頻信號(hào)輸出對應(yīng)的TS流并發(fā)送至FPGA信號(hào)。 FPGA與CPU24之間設(shè)置雙向的數(shù)據(jù)總線。FPGA單元22輸出DVB-ASI格式信號(hào)。
[0027] 上述系統(tǒng)的軟硬件可以實(shí)現(xiàn)以下的參數(shù)格式要求：
[0028]
[0029]
[0030] 本技術(shù)領(lǐng)域中的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，以上的說明書僅是本發(fā)明眾多實(shí)施例 中的一種或幾種實(shí)施方式，而并非用對本發(fā)明的限定。任何對于以上所述實(shí)施例的均等變 化、變型以及等同替代等技術(shù)方案，只要符合本發(fā)明的實(shí)質(zhì)精神范圍，都將落在本發(fā)明的權(quán) 利要求書所保護(hù)的范圍內(nèi)。
【主權(quán)項(xiàng)】
1. 一種3D視頻編碼系統(tǒng)，包括合成處理模塊、H264編碼模塊和輸出模塊，其特征在于， 所述H264編碼模塊包括： 接收及解嵌單元、FPGA單元、編碼單元、CPU; 所述接收及解嵌單元接收SDI信號(hào)，并將解嵌后的信號(hào)發(fā)送至所述FPGA單元； 所述FPGA單元與所述編碼單元、所述CPU雙向連接； 所述編碼單元與所述CPU之間雙向傳輸控制信號(hào)； 所述CPU控制輸出TS流或IP流信號(hào)。2. 如權(quán)利要求1所述的3D視頻編碼系統(tǒng)，其特征在于，所述FPGA單元向所述編碼單元 發(fā)送BT. 1120格式的視頻信號(hào)和12S格式的音頻信號(hào)。3. 如權(quán)利要求2所述的3D視頻編碼系統(tǒng)，其特征在于，所述編碼單元為264硬件編碼 芯片，根據(jù)所述BT. 1120格式的視頻信號(hào)和12S格式的音頻信號(hào)輸出對應(yīng)的TS流并發(fā)送至 所述FPGA信號(hào)。4. 如權(quán)利要求1所述的3D視頻編碼系統(tǒng)，其特征在于，所述FPGA與所述CPU之間設(shè)置 雙向的數(shù)據(jù)總線。5. 如權(quán)利要求1所述的3D視頻編碼系統(tǒng)，其特征在于，所述FPGA單元輸出DVB-ASI格 式信號(hào)。6. 如權(quán)利要求5所述的3D視頻編碼系統(tǒng)，其特征在于，所述合成處理模塊接收左眼 SDI信號(hào)和右眼SDI信號(hào)，并將所述左眼SDI信號(hào)與右眼SDI信號(hào)合成為一路SDI信號(hào)，并 發(fā)送至所述H264編碼模塊。7. 如權(quán)利要求6所述的3D視頻編碼系統(tǒng)，其特征在于，所述H264編碼模塊將所述FPGA 單元輸出的DVB-ASI格式信號(hào)、以及所述CPU控制輸出的TS流或IP流信號(hào)發(fā)送至所述輸 出模塊。8. 如權(quán)利要求7所述的3D視頻編碼系統(tǒng)，其特征在于，所述輸出模塊輸出兩路ASI信 號(hào)以及IP信號(hào)。
【專利摘要】本發(fā)明揭示了一種3D視頻編碼系統(tǒng)，包括合成處理模塊、H264編碼模塊和輸出模塊，H264編碼模塊包括接收及解嵌單元、FPGA單元、編碼單元、CPU。接收及解嵌單元接收SDI信號(hào)，并將解嵌后的信號(hào)發(fā)送至FPGA單元，F(xiàn)PGA單元與編碼單元、CPU雙向連接，編碼單元與CPU之間雙向傳輸控制信號(hào)，CPU控制輸出TS流或IP流信號(hào)。采用了本發(fā)明的技術(shù)方案，能夠極大地簡化3D視頻編碼系統(tǒng)的復(fù)雜度，并且對各種格式的視頻源能夠更好地支持。
【IPC分類】H04N19/597, H04N19/42, H04N13/00
【公開號(hào)】CN105306955
【申請?zhí)枴緾N201410317021
【發(fā)明人】袁政, 陸偉, 許穎浩
【申請人】上海廣播電視臺(tái), 上海文廣互動(dòng)電視有限公司
【公開日】2016年2月3日
【申請日】2014年7月4日