一種快跳頻系統(tǒng)中多載波可變速率的接收處理方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及通信抗干擾技術(shù)，特別涉及一種快跳頻系統(tǒng)中多載波可變速率的接收 處理方法。
【背景技術(shù)】
[0002] 跳頻技術(shù)是一種擴(kuò)頻技術(shù)，是通信抗干擾領(lǐng)域應(yīng)用范圍最廣的一種通信方式，它 具有較強(qiáng)的抗干擾、抗衰落、抗截獲能力。
[0003] 對于快跳頻系統(tǒng)，跳頻速率大于信道符號傳輸速率，每一個信息符號利用多跳傳 輸，即每個符號分散在不同的頻點(diǎn)上傳輸，同時利用了時間分集和頻率分集，提供更強(qiáng)的抗 干擾能力，保證軍用通信衛(wèi)星的最低限度可靠通信，可以實(shí)現(xiàn)大地域范圍內(nèi)的各種用戶接 入、低速數(shù)據(jù)和話音通信。相對于慢跳頻，采用分集的快跳頻系統(tǒng)把包含同一信息的符號 分別用多跳傳輸，如果跳頻帶寬內(nèi)某些頻點(diǎn)受到了敵意干擾，而其它相對獨(dú)立的頻點(diǎn)仍可 能包含著較強(qiáng)的信號，則在接收端可以得到若干個不同信號樣式的分量。系統(tǒng)根據(jù)一定的 判定準(zhǔn)則把這些分量加以處理，利用某種分集合并算法可增加系統(tǒng)對所傳信息判決的準(zhǔn)確 性。
[0004] 快跳頻體制主要應(yīng)用于干擾環(huán)境下的業(yè)務(wù)通信，信息速率不同導(dǎo)致系統(tǒng)抗干擾能 力不同，因此對于不同的抗干擾需求，要求信息速率實(shí)時可變。現(xiàn)有系統(tǒng)中，一般包含以下 幾種信號格式：
[0005] (1)、上行包含一路載波，信息速率可變；這種方式雖然在信息速率上靈活可變，具 有一定的抗干擾能力，但只有一路載波，支持用戶數(shù)少，系統(tǒng)容量較小。
[0006] (2)、上行包含多路載波，信息速率固定；這種方式雖然系統(tǒng)容量較大，但由于固定 了信息速率，系統(tǒng)抗干擾能力固定，不具備強(qiáng)干擾環(huán)境下的通信能力。
[0007] (3)、上行包含多路載波，信息速率按照載波劃分為多檔，但速率固定。這種方式雖 然兼顧了系統(tǒng)容量和抗干擾能力，但系統(tǒng)使用的靈活性降低；當(dāng)干擾較強(qiáng)時，只能保證少數(shù) 信息速率低的載波能夠通信，相反當(dāng)干擾較弱時，即使鏈路上能夠支持高速數(shù)據(jù)的傳輸，但 由于速率設(shè)置固定，因此只能少數(shù)載波支持高速數(shù)據(jù)傳輸，其余載波依然只能支持低速數(shù) 據(jù)的傳輸。

【發(fā)明內(nèi)容】

[0008] 本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供了一種快跳頻系統(tǒng)中多載波可變速 率的接收處理方法，該方法實(shí)現(xiàn)了快跳頻系統(tǒng)中載波數(shù)及信息速率變化的自適應(yīng)解調(diào)處 理，結(jié)構(gòu)簡單，可滿足不同干擾環(huán)境下的系統(tǒng)使用需求。
[0009] 本發(fā)明通過如下技術(shù)方案予以實(shí)現(xiàn)：
[0010] -種快跳頻系統(tǒng)中多載波可變速率的接收處理方法，用于對快跳頻系統(tǒng)的信號進(jìn) 行接收處理，所述快跳頻系統(tǒng)中的原始信息速率共有P個，分別為f M、…、fbiP，所述 快跳頻系統(tǒng)分別對各原始信息進(jìn)行編碼和MFSK調(diào)制，所述MFSK調(diào)制的調(diào)制頻率個數(shù)為M， 調(diào)制后的符號速率分別為fd、f;2、…、f;p，且跳速為f h，各符號速率對應(yīng)的分集數(shù)分別為Li寺、奪、…、心=|_;然后將所述調(diào)制后的符號分別調(diào)制到N路載波上； A a /c,2 lc,p 在所述快跳頻系統(tǒng)中將原始信息速率相同的各路載波分為一個載波組，共劃分為p個載波 組，其中，第m個載波組中的載波路數(shù)為％、信息速率為fbini，m= 1、2、…、P，即
[0011] 對所述快跳頻系統(tǒng)的信號進(jìn)行接收處理方法包括如下步驟：
[0012] (1)、采用加權(quán)疊加結(jié)構(gòu)對接收信號進(jìn)行數(shù)字分路處理，得到數(shù)字分路信號x(n)， 其中所述加權(quán)疊加結(jié)構(gòu)中的濾波器為矩形濾波器；
[0013] (2)、按照各載波組中的載波路數(shù)對步驟（1)得到的數(shù)字分路信號x(n)進(jìn)行串并 變換，共得到P路并行數(shù)據(jù)，每路并行數(shù)據(jù)對應(yīng)一個載波組；
[0014](3)、對步驟（2)得到P路并行數(shù)據(jù)分別進(jìn)行交織處理，交織處理后同一符號對應(yīng) 的各分集數(shù)據(jù)按順序排列；
[0015](4)、對步驟（3)交織處理后的P路信號進(jìn)行如下處理：首先將每路交織處理后的 信號兩兩合并求取能量值，作為每跳數(shù)據(jù)中每個頻點(diǎn)對應(yīng)的能量值，再采用自歸一合并對 所述能量值進(jìn)行合并；
[0016](5)、對步驟（4)分集合并后的輸出信號進(jìn)行譯碼，輸出譯碼結(jié)果。
[0017] 上述的快跳頻系統(tǒng)中多載波可變速率信號的接收處理方法，在步驟（2)中，對步 驟（1)得到的數(shù)字分路信號x(n)進(jìn)行串并變換的具體實(shí)現(xiàn)方式為：第1路并行數(shù)據(jù)為 x⑴~x(MXQi);第2路并行數(shù)據(jù)為x(MXQi+l)~x(MXQi+MXQ2);依次類推，第P路并行 數(shù)據(jù)為叉(]\^〇1+]\^〇2+...+]\^〇"+1)~叉(]\^〇 1+]\^〇2+...+]\^〇0。
[0018] 上述的快跳頻系統(tǒng)中多載波可變速率信號的接收處理方法，在步驟（3)中，對步 驟（2)得到P路并行數(shù)據(jù)分別進(jìn)行交織處理，具體交織處理方法如下：
[0019] 將第m路并行數(shù)據(jù)劃分為長度為Q^XMX 2k的數(shù)據(jù)塊并順序?qū)懭隦AM進(jìn)行緩存， 寫入地址wr_addr依次為1~Q^XMX 2k，然后以周期為MX 2LJ勺計(jì)數(shù)器rd_cnt從RAM中 讀取數(shù)據(jù)順序輸出，其中數(shù)據(jù)讀取地址rd_addr的更新公式如下：
[0020] 當(dāng)rd_cnt=1、3、…、或 MX2Lm_l 時，rd_addr=rd_addr+MXQm;
[0021] 當(dāng) rd_cnt = 2、4、..?、或 MX2Lm_2 時，如果 rd_cnt 是 2M 的整數(shù)倍，貝rd_addr = rd_addr+MXQm-M+l，否則 rd_addr = rd_addr-MXQm+l ;
[0022] 當(dāng) rd_cnt = MX 2Lm時，rd_addr = rd_addr-Q mX (MX 2Lm_M)+1 ;
[0023] 其中，數(shù)據(jù)讀取地址rd_addr的初值為1 ;m = 1、2、…、P。
[0024] 上述的快跳頻系統(tǒng)中多載波可變速率信號的接收處理方法，進(jìn)行P路并行數(shù)據(jù)緩 存的RAM存儲空間大小設(shè)定為
[0025] 上述的快跳頻系統(tǒng)中多載波可變速率信號的接收處理方法，在步驟（4)中，每路 交織處理后的信號兩兩合并求取能量值，作為每跳數(shù)據(jù)中每個頻點(diǎn)對應(yīng)的能量值，再采用 自歸一合并對所述能量值進(jìn)行合并，具體實(shí)現(xiàn)方法如下：在第m路交織處理后的信號中，將 數(shù)據(jù)依次劃分為長度為2M的數(shù)據(jù)塊，然后將相鄰的兩個數(shù)據(jù)相加后求模，得到1跳數(shù)據(jù)中 M個頻點(diǎn)對應(yīng)的能量值；然后對連續(xù)k跳數(shù)據(jù)的能量值進(jìn)行自歸一合并；m = 1、2、…、P。
[0026] 上述的快跳頻系統(tǒng)中多載波可變速率信號的接收處理方法，在步驟（5)中，將P路 分集合并后的數(shù)據(jù)分別進(jìn)行緩存，然后再將各路數(shù)據(jù)依次順序輸出，復(fù)用一個譯碼器進(jìn)行 譯碼。
[0027] 上述的快跳頻系統(tǒng)中多載波可變速率信號的接收處理方法，采用P個RAM對 P組分集合并后的數(shù)據(jù)進(jìn)行緩存，并在譯碼時按順序依次循環(huán)讀取P個RAM內(nèi)數(shù)據(jù)；其 中，P個RAM的寫時鐘分別為各自載波組內(nèi)各路載波解調(diào)后串行數(shù)據(jù)速率，即分別為 f。, i X log2MX Qi、f。,2X log2MX Q2、…、f。,PX log2MX QP;讀數(shù)據(jù)根據(jù)解調(diào)后的最高數(shù)據(jù)速率設(shè) 置RAM的讀時鐘。
[0028] 上述的快跳頻系統(tǒng)中多載波可變速率信號的接收處理方法，設(shè)置RAM讀時鐘為
[0029] 上述的快跳頻系統(tǒng)中多載波可變速率信號的接收處理方法，從RAM內(nèi)讀取數(shù)據(jù) 時，首先判斷所述RAM內(nèi)存儲的數(shù)據(jù)長度1是否大于或等于Q^XR，其中R為設(shè)定的編碼塊 長度；如果1多QmXR，則按順序讀取數(shù)據(jù)；如果KQ^XR，則讀地址不變，輸出無效數(shù)據(jù)。
[0030] 本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)：
[0031] (1)、本發(fā)明采用加權(quán)疊加結(jié)構(gòu)對接收信號進(jìn)行數(shù)字分路處