基于fpga和dsp芯片的pci通信監(jiān)控系統(tǒng)的制作方法
【技術領域】
[0001]本發(fā)明屬于視頻監(jiān)控領域的具體應用，尤其涉及基于FPGA和DSP芯片的PCI通信監(jiān)控系統(tǒng)。
【背景技術】
[0002]隨著智慧城市的建設，多源、高清、智能的視頻監(jiān)控系統(tǒng)由于能滿足用戶對監(jiān)控的高品質需求，廣泛應用在社會安防、智能交通、樓宇管理、金融交易等領域。圖像壓縮技術、網(wǎng)絡傳輸技術和嵌入式技術的快速發(fā)展，也使得以微控制器為核心、軟硬件相結合的嵌入式視頻監(jiān)控系統(tǒng)成為國內外許多學者的研宄課題。隨著平安城市在規(guī)劃和建設中的逐步完善和網(wǎng)絡化、智能化的提高，智慧城市成為視頻監(jiān)控應用的新的承載平臺。從智慧城市總體架構上來說，視頻監(jiān)控領域的技術革新是必要的趨勢，智能化安防平臺的建設給目前傳統(tǒng)的視頻監(jiān)控帶來了新的挑戰(zhàn):遠程、高清、智能。在未來的智慧城市中，監(jiān)控不僅僅能夠具有發(fā)現(xiàn)和提供數(shù)據(jù)功能，還要具有預防和處理等智能化處理，同時隨著數(shù)字技術的快速發(fā)展，能夠容易實現(xiàn)高清視頻的傳輸和存儲，遠程和高清成為視頻監(jiān)控市場的一種極為重要的用戶體驗指標。
[0003]國際市場上的視頻監(jiān)控系統(tǒng)由于長期發(fā)展和積累的技術，加上政府的大致支持，發(fā)展處于領先優(yōu)勢，國內的視頻監(jiān)控系統(tǒng)發(fā)展較為緩慢，研發(fā)力度相對欠缺，仍然處于研宄實踐階段。但隨著國內市場需求的不斷增強，其發(fā)展的潛力也不容忽視，新一代智能化的視頻監(jiān)控系統(tǒng)將會得到越來越多的投入和建設。
[0004]基于以上應用背景，該發(fā)明提供了基于FPGA和DSP芯片的PCI通信監(jiān)控系統(tǒng)，能夠滿足新型視頻監(jiān)控系統(tǒng)遠程、高清和智能化的需求。該系統(tǒng)使用嵌入式技術，采用FPGA、DSP聯(lián)合開發(fā)架構，通過以太網(wǎng)接收多路遠程視頻數(shù)據(jù)，擴展了視頻監(jiān)控的應用場所；系統(tǒng)還能夠支持1SOi和1SOp高清數(shù)字視頻流的處理，極大程度上提高了用戶體驗；另外系統(tǒng)還能夠提供視頻和輔助信息的同步功能，給系統(tǒng)后端智能化處理視頻數(shù)據(jù)提供了技術支持。該系統(tǒng)可應用在智能交通、應急指揮、數(shù)字城管等各類后臺系統(tǒng)，帶動平安智慧城市的信息化發(fā)展，為整個安防行業(yè)的發(fā)展提供部分力量，為整個社會的平安、繁榮保駕護航。該發(fā)明具有集成度高、多源化、高清化、智能化的優(yōu)點。

【發(fā)明內容】

[0005]針對現(xiàn)有視頻監(jiān)控系統(tǒng)在網(wǎng)絡化、智能化方面存在的不足，本發(fā)明的目的在于，提供一種集成度高、多源化、高清化、智能化的基于FPGA和DSP芯片的PCI通信監(jiān)控系統(tǒng)。
[0006]為了實現(xiàn)上述系統(tǒng)，本發(fā)明采取的技術方案是:
基于FPGA和DSP芯片的PCI通信監(jiān)控系統(tǒng)，其特征在于，該系統(tǒng)由硬件部分和軟件部分組成；其硬件部分包括:PC上位機、FPGA芯片、DSP芯片、FLASH寄存器、DDR2寄存器；其軟件部分包括:上位機應用程序模塊、PCI接口模塊、視頻緩存模塊、視頻處理模塊、同步模塊、時鐘復位模塊、DSP解壓縮模塊；所述的基于FPGA和DSP芯片的PCI通信監(jiān)控系統(tǒng)通過PC上位機接收多路壓縮視頻流，利用上位機應用程序模塊將視頻流進行封裝后通過PCI接口模塊下傳給DSP解壓縮模塊，DSP解壓縮模塊對壓縮視頻流進行解壓縮，視頻格式轉換、縮放和疊加處理后通過PCI接口模塊上傳給PC上位機進行顯示，從而實現(xiàn)監(jiān)控功能。
[0007]進一步的，所述PC上位機與FPGA芯片之間通過PCI接口進行連接；所述FPGA芯片內部集成了系統(tǒng)軟件部分的PCI接口模塊、視頻緩存模塊、視頻處理模塊、同步模塊以及時鐘復位模塊；所述DSP芯片與FPGA芯片之間通過EMIF、GP1以及視頻接口進行連接；所述FLASH寄存器與FPGA芯片之間雙向連接；所述DDR2寄存器與FPGA芯片之間雙向連接。
[0008]在該PCI通信監(jiān)控系統(tǒng)中，所述的PC上位機同上位機應用程序模塊共同完成視頻接收、顯示以及人機交互的作用。
[0009]在該PCI通信監(jiān)控系統(tǒng)中，所述的FPGA芯片采用Altera公司StratixIII系列中端芯片EP3SE1 1Fl 15213，所述的FPGA芯片具有85200個邏輯單元，16個M144K RAM塊，8個PLL，16個全局時鐘，744個I/O管腳，利用該芯片來實現(xiàn)對四路視頻流的緩存，格式轉換和縮放疊加功能，另外還有系統(tǒng)的容錯機制和其他控制功能。FPGA芯片內部集成了系統(tǒng)軟件部分的PCI接口模塊、視頻緩存模塊、視頻處理模塊、同步模塊以及時鐘復位模塊，結合上述系統(tǒng)中的各軟件模塊，該芯片可以實現(xiàn)系統(tǒng)數(shù)據(jù)傳輸和信號控制功能，是整個系統(tǒng)的核心。
[0010]在該PCI通信監(jiān)控系統(tǒng)中，所述DSP芯片采用TI公司的TMS320DM368視頻處理器，該DSP芯片內含一個ARM9內核，將視頻編碼/解碼功能卸載至集成的高清視頻加速器上；主頻432MHz，集成圖像縮放、OSD (On-Screen Display，屏幕菜單式調試方式)、視頻DA、圖像壓縮功能，具有網(wǎng)絡接口、USB接口、IXD接口、異步串口、12C接口、SPI接口、NAND FLASH接口、SD卡接口 ；該芯片與FPGA芯片之間通過EMIF、GP10以及視頻接口進行連接，所述DSP芯片結合系統(tǒng)軟件部分的DSP解壓縮模塊用于實現(xiàn)視頻流的解碼功能。
[0011]在該PCI通信監(jiān)控系統(tǒng)中，所述FLASH寄存器選用Altera公司的配置FLASHEPCS64SI16N作為FPGA的配置芯片，用于存放FPGA程序和數(shù)據(jù)，所述FLASH寄存器與FPGA芯片之間雙向連接，用于存放程序和數(shù)據(jù)。
[0012]在該PCI通信監(jiān)控系統(tǒng)中，所述DDR2寄存器選用Micron公司的MT47H64M16HR-3IT型SDRAM，該系統(tǒng)中選用四片Micron公司的MT47H64M16HR-3IT，四片容量一共是512MB，分成兩組跟FPGA相接，每組大小為256MB。另外使用四片芯片與DSP相連，用于存儲DSP視頻緩存處理。
[0013]在該PCI通信監(jiān)控系統(tǒng)中，所述上位機應用程序模塊用于提供人機交互功能；其軟件編程部分分為發(fā)送進程、接收進程和顯示進程；發(fā)送進程獲取網(wǎng)絡壓縮視頻流，并按照通信協(xié)議通過PCI接口模塊下傳給PCI接口模塊；接收進程通過PCI接口模塊接收板卡處理后的整合視頻監(jiān)控數(shù)據(jù)；顯示進程顯示接收進程獲取的視頻圖像和響應應用程序上的按鈕或屏幕操作。
[0014]在該PCI通信監(jiān)控系統(tǒng)中，所述PCI接口模塊分為三部分:PCI下傳模塊、PC上傳模塊和PCI配置模塊，用于完成PC機應用程序和板卡的傳輸功能；該模塊所述PCI下傳模塊根據(jù)上位機命令接收壓縮視頻流并按照一定協(xié)議將視頻流分別存入視頻緩存模塊中；所述PCI上傳模塊將處理后的整合視頻數(shù)據(jù)和同步信息一起上傳給上位機；所述PCI配置模塊完成PCI接口設計中的寄存器配置，使PCI接口能夠正常使用。
[0015]在該PCI通信監(jiān)控系統(tǒng)中，所述視頻緩存模塊包括壓縮視頻緩存模塊以及整合視頻緩存模塊兩部分；所述壓縮視頻緩存模塊接收PCI接口傳輸過來的視頻數(shù)據(jù)，并分別存放到DPRAM中，當滿足一定條件時，該模塊會根據(jù)EMIF接口時序將視頻數(shù)據(jù)傳輸給DSP解壓縮模塊進行解碼；所述整合視頻緩存模塊接收經(jīng)過視頻格式轉換、縮放和疊加處理的整合圖像和同步模塊過來的輔助信息，將整合視頻圖像和輔助信息一起存放到FIFO中，當滿足一定條件時，將FIFO中的數(shù)據(jù)傳輸?shù)絇CI上傳模塊。
[0016]在該PCI通信監(jiān)控系統(tǒng)中，所述視頻處理模塊接收DSP解壓縮模塊傳送過來的解壓縮后的視頻圖像，并對視頻圖像進行格式轉換，縮放和疊加功能，最終輸出一路疊加后的視頻數(shù)據(jù)；所述同步模塊根據(jù)DSP解壓縮模塊的GP1 口脈沖，檢測丟幀情況，然后在存儲器中查找目前該路該幀圖像的輔助信息，發(fā)給整合視頻緩存模塊，使得每一路視頻的每一幀視頻數(shù)據(jù)都與該路該幀視頻數(shù)據(jù)的輔助信息同步。
[0017]在該PCI通信監(jiān)控系統(tǒng)中，所述時鐘復位模塊一是提供FPGA端其他模塊的時鐘、復位信號，產(chǎn)生滿足系統(tǒng)時鐘需求的幾個時鐘值和全局復位信號；二是提供DSP芯片的復位信號，該復位信號包括DSP芯片上電初始化的復位信號和DSP芯片工作不正常時的看門狗復位信號；所述DSP解壓縮模塊用于實現(xiàn)壓縮視頻流的解壓縮工作。
[0018]本發(fā)明的有益效果是:
基于FPGA和DSP芯片的PCI通信監(jiān)控系統(tǒng)，其特征在于，該系統(tǒng)由硬件部分和軟件部分組成；其硬件部分包括:PC上位機、FPGA芯片、DSP芯片、FLASH寄存器、DDR2寄存器；通過PCI接口模塊實現(xiàn)FPGA芯片、DSP芯片與PC上位機之間的通信，通過EMIF接口和視頻接口實現(xiàn)FPGA芯片與DSP芯片之間的通信；設計并編程實現(xiàn)多路視頻圖像信息與其相應輔助信息之間的同步機制，提高了系統(tǒng)的性能；使用DSP芯片可以完成多路視頻數(shù)據(jù)的解壓縮工作；使用VC6.0編寫上位機應用程序完成四路視頻數(shù)據(jù)的下傳和整合數(shù)據(jù)的上傳顯示工作。
[0019]所述的基于FPGA和DSP芯片的PCI通信監(jiān)控系統(tǒng)通過PC上位機接收多路壓縮視頻流，利用上位機應用程序模塊將視頻流進行封裝后通過PCI接口模塊下傳給DSP解壓縮模塊，DSP解壓縮模塊對壓縮視頻流進行解壓縮，視頻格式轉換、縮放和疊加處理后通過PCI接口模塊上傳給PC上位機進行顯示，從而實現(xiàn)監(jiān)控功能。該系統(tǒng)具有集成度高、多源化、高清化、智能化的優(yōu)點。
【附圖說明】
[0020]以下結合附圖和【具體實施方式】對本發(fā)明作進一步的解釋說明。
[0021]圖1是基于FPGA和DSP芯片的PCI通信監(jiān)控系統(tǒng)框架圖；
圖2是PCI接口模塊總體框架圖；
圖3是視頻緩存模塊框架圖；
圖4是視頻處理模塊框架圖；
圖5是DSP解壓縮模塊框架圖；
圖6是上位機應用模塊視頻接收及顯示進程流程圖。
【具體實施方式】
[0022]本發(fā)明的【具體實施方式】為:基于FPGA和DSP芯片的PCI通信監(jiān)控系統(tǒng)通過上位機應用程序模塊從網(wǎng)絡接收多路壓縮視頻流，并按照一定協(xié)議以串行方式通過PCI接口模塊中的一個DMA通道傳輸給FPGA，在FPGA中會根據(jù)協(xié)議識別視頻流，并將其分別存放到視頻緩存模塊中開辟的DPRA