專利名稱：可重組的可編程數(shù)字濾波器結(jié)構(gòu)的制作方法
在發(fā)信機(jī)與一個或多個收信機(jī)之間的信息通信模式可藉地面廣播、衛(wèi)星和/或電纜等方式完成。這種通信的信息包括，例如，模擬NTSC電視信號、數(shù)字HDTV(高清晰度)電視信號、以及數(shù)字移動電話信號等。由于多路徑效應(yīng)或其它信號傳輸效應(yīng)，接收到的信號相對于發(fā)射信號可能有失真。眾所周知，接收機(jī)中的這種失真可藉助于適當(dāng)?shù)木鉃V波器被降至最小。尤其是，所謂的消重影濾波器就可用作為多路徑均衡濾波器以減小電視接收機(jī)中顯示的多路徑失真。以數(shù)字電路形式完成的這種消重影濾波器的一個實(shí)例在于1991年11月11日頒發(fā)給Dieterich等人的美國專利5，065，242中被揭示。
每個單個電視機(jī)、移動電話或其它類型的通信接收機(jī)的消重影濾波器或其它類型的均衡濾波器的特定濾波特性最好是為該具體接收機(jī)定做的以便有效地把接收信號的失真減至最小。然而，電視機(jī)和移動電話均是大批量生產(chǎn)的產(chǎn)品，其成本必須減到最小。所需要的是單片集成電路技術(shù)，它允許一個或多個這種芯片有效地和經(jīng)濟(jì)地制成具有消重影濾波器或其它類型均衡濾波器特性的可重組的可編程數(shù)字濾波器，它們可以分別被定制以用于任何類型通信設(shè)備的每個獨(dú)自的接收機(jī)中。
本發(fā)明涉及可做成集成電路的濾波器結(jié)構(gòu)。此結(jié)構(gòu)包含與第一和第二輸入加權(quán)的數(shù)字濾波器單元相結(jié)合的多路復(fù)用器裝置，每個單元有已知個數(shù)的倍乘系數(shù)抽頭，它可提供可重組可編程的適合于用作為消重影濾波器的數(shù)字濾波器。第一和第二數(shù)字濾波器單元可用這種結(jié)合方式組成，用作為具有已知個數(shù)的復(fù)數(shù)倍乘系數(shù)的單個復(fù)數(shù)數(shù)字濾波器單元以用于復(fù)數(shù)采樣輸入信號，或者代之以兩個數(shù)字濾波器單元中至少有一個可用這種結(jié)合方式組成，用作為具有兩倍于已知個數(shù)的實(shí)乘數(shù)系數(shù)的分開的實(shí)數(shù)數(shù)字濾波器單元以用于實(shí)數(shù)采樣輸入信號。


圖1顯示了適用于有效地做成具有n個濾波器節(jié)的可重組的可編程數(shù)字濾波器結(jié)構(gòu)的(n+1)節(jié)超大規(guī)模集成電路芯片(VLSI)的結(jié)構(gòu)，而圖1a顯示了采用多個這種芯片的布置;
圖2顯示了在圖1的n階濾波器的每一節(jié)中采用的一對實(shí)系數(shù)有限沖擊響應(yīng)(FIR)濾波器單元的第一種配置，而圖2a是表示其運(yùn)行的時序圖;
圖3顯示了在圖1的n階濾波器的每一節(jié)中采用的一對實(shí)系數(shù)FIR濾波器單元的第二種配置，而圖3a是表示其運(yùn)行的時序圖;以及圖4a、4b和5到12詳細(xì)地顯示了適合于作為消重影濾波器和/或均衡濾波器的各種濾波器的說明例，它們中的每一個都可藉一個單個全局(global)節(jié)和三個相同構(gòu)造的濾波器節(jié)的不同的可編程組合被做在VLSI芯片上。
用于HDTV或NTSC信號的數(shù)字信道均衡和消重影濾波器必須適合于正在接收的信道中的前重影、后重影以及其它線性的信道損傷的任意組合。需要這些濾波器型式并采用各種算法以完成減弱后重影和前重影以及信道均衡。信道均衡由稠密的有限沖擊響應(yīng)(FIR)濾波器完成;消除后重影由稀疏無限沖擊響應(yīng)(IIR)濾波完成而消除前重影由稀疏有限沖擊響應(yīng)(FIR)濾波器完成。更進(jìn)一步地，數(shù)字化的NTSC信號的值只由實(shí)數(shù)值所確定，并且只需要實(shí)數(shù)數(shù)字濾波器，而數(shù)字化的HDTV信號是復(fù)數(shù)，并且需要復(fù)數(shù)數(shù)字濾波器。本發(fā)明針對于多用的濾波器結(jié)構(gòu)，它們能使上述濾波器模式的各種組合在單個VLSI芯片上構(gòu)成而不用實(shí)際地重做芯片。這提供了廉價的單個濾波器集成電路(IC)，它允許對已知的輸入信號選擇最佳濾波器拓?fù)浣Y(jié)構(gòu)。
現(xiàn)在參考圖1，圖上顯示了分成(n+1)個子區(qū)域的VLSI芯片100的區(qū)域，它包括一個單個IIR輸入和全局節(jié)子區(qū)域和濾波器節(jié)(FS)子區(qū)域1到n，其中所有濾波器節(jié)都有相同的結(jié)構(gòu)。數(shù)據(jù)輸入總線把輸入數(shù)據(jù)提供給FIR組合中的被變換結(jié)構(gòu)的濾波器。IIR輸出總線把IIR加法器的輸出提供給制成IIR濾波器的被變換結(jié)構(gòu)的濾波器的輸入端。總線被表示成雙向的，這是由于可組合的多芯片系統(tǒng)可把IIR加法器裝在這n個芯片的任意片上。原則上，n可以小到等于1(也就是，VLSI芯片100可能只包含一個單個濾波器節(jié))。然而，實(shí)際上，n值通常大于1(即VLSI芯片100通常包含已知的多個濾波器節(jié))。在一個實(shí)際設(shè)計(jì)的VLSI芯片中，n值是5。然而，在用圖描述本發(fā)明時，假定在圖4a、4b和5到12中所示的例子中，n值僅為3。
芯片100的n個濾波器節(jié)中的每一個包括一對輸入加權(quán)濾波器單元102T和102B，如圖1所示。此外，這n個濾波器節(jié)中的每一個還包含了其它結(jié)構(gòu)，它們包括輸入多路轉(zhuǎn)接器、路由選擇多路轉(zhuǎn)接器寄存器和大容量延時裝置，它們在圖1上均未示出，但可結(jié)合圖2、2a、3、3a、4a、4b和5到12，在以后詳細(xì)地顯示和描述。芯片100的IIR輸入和全局節(jié)可結(jié)合圖4a、4b和5到12在以后詳細(xì)地顯示和描述，它包括路由選擇多路轉(zhuǎn)接器以及其它結(jié)構(gòu)，以用來(a)可選擇地內(nèi)部連接n個濾波器節(jié)，(b)可選擇地將n個濾波器節(jié)中的全部或部分作為FIR濾波器運(yùn)行，或不運(yùn)行，和/或?qū)個濾波器節(jié)中的全部或部分作為IIR濾波器運(yùn)行或不運(yùn)行，以及(c)可選擇地控制濾波器級輸出，該輸出被轉(zhuǎn)送到芯片100的級聯(lián)輸出。
對需要用n個或更少的濾波器節(jié)構(gòu)成消重影濾波器和/或均衡濾波器的情況，一個單個芯片100就是所需要的全部。對于需要用多于n個濾波器節(jié)構(gòu)成消重影和/或均衡濾波器的情況，給定的多個芯片100-1到100-m可以級聯(lián)，如圖1a所示。在這種情況下，除了最后一個芯片100-m以外，每個芯片的級聯(lián)輸出都被轉(zhuǎn)送，以作為除了第一個芯片100-1以外的每個芯片的級聯(lián)輸入。
濾波器單元102T和102B的復(fù)數(shù)和實(shí)數(shù)組合一對濾波器單元102T和102B被可選地配置成對復(fù)數(shù)輸入信號作為具有已知個數(shù)的抽頭的單個復(fù)系數(shù)輸入加權(quán)數(shù)字濾波器運(yùn)行，如圖2所示，或者配置成對兩個獨(dú)立的實(shí)數(shù)輸入信號作為兩個具有兩倍的已知個數(shù)的抽頭的獨(dú)立的實(shí)系數(shù)輸入加權(quán)數(shù)字濾波器運(yùn)行，如圖3所示，再或者配置成對四個獨(dú)立的實(shí)數(shù)輸入信號作為四個具有已知個數(shù)的抽頭的獨(dú)立的實(shí)系數(shù)輸入加權(quán)數(shù)字濾波器運(yùn)行。
現(xiàn)在參考圖2，圖上顯示了上部的實(shí)系數(shù)FIR濾波器單元102T和與輸入多路轉(zhuǎn)接器200相連接的底部的實(shí)系數(shù)FIR濾波器單元102B，再參考圖2a，它是表示圖2結(jié)構(gòu)的運(yùn)行時序圖。濾波器單元102T和102B中的每一個是具有兩個乘法累加器寄存器的多抽頭輸入加權(quán)濾波器，這兩個寄存器與每個抽頭相連接，如圖2所示。例如，輸入信號是由電視信號視頻源提供，而輸出信號被加到電視信號接收機(jī)的視頻信號處理電路。接連不斷的實(shí)部(R)和虛部(I)輸入數(shù)據(jù)樣本分別以等于濾波器時鐘(CLK)速率的一半的已知采樣速率被加到多路轉(zhuǎn)接器200的第一和第二輸入端。多路轉(zhuǎn)接器200響應(yīng)于加到其開關(guān)(S)輸入端的時鐘，在每個接連的采樣周期(在圖2a中表示為SP)的第一時鐘周期期間，把實(shí)部輸入數(shù)據(jù)樣本轉(zhuǎn)送到兩個濾波器單元102T和102B的輸入端，并在每個接連的采樣周期的第二時鐘周期期間，把虛部輸入數(shù)據(jù)樣本轉(zhuǎn)送到兩個濾波器單元102T和102B的輸入端。盡管未在圖2上特別顯示出來，在第一時鐘周期期間，適當(dāng)取值的倍乘系數(shù)R被加到與濾波器單元102T的每個抽頭和濾波器單元102B的每個抽頭相連接的兩個乘法累加器寄存器中的第一個上。在第二時鐘周期期間，適當(dāng)取值的倍乘系數(shù)的負(fù)值-I被加到與濾波器單元102T的每個抽頭相連接的兩個乘法累加器寄存器中的第二個上，以及適當(dāng)取值的倍乘系數(shù)R被加到與濾波器單元102B的每個抽頭相連接的兩個乘法累加器寄存器中的第二個上。
復(fù)數(shù)倍乘系數(shù)值C包含實(shí)部值R和虛部值I，復(fù)數(shù)輸入樣本i也包含實(shí)部值R和虛部值I。因此復(fù)數(shù)倍乘系數(shù)C與復(fù)數(shù)輸入樣本i的乘積(R+jI)c(R+jI)i等于(RcRi-IcIi)+j(RcIi+IcRi)。通常需要四個數(shù)字濾波單元來完成所包括的復(fù)數(shù)乘積運(yùn)算。然而，濾波器單元102T和102B，藉使用時間復(fù)用系數(shù)和抽頭間的兩個乘法累加器寄存器，允許只用兩個濾波器單元102T和102B完成所包括的復(fù)數(shù)乘積運(yùn)算。
尤其是在每個采樣周期的第一時鐘周期期間，從濾波器102T給出的采樣輸出是RR，在每個采樣周期的第二時鐘周期期間，從濾波器102T的采樣輸出是-II。合在一起，它們代表了每個復(fù)數(shù)輸出樣本的實(shí)數(shù)部分，如在圖2a的時序圖上所示的EE。類似地，在每個采樣周期的第一時鐘周期期間，從濾波器102B給出的采樣輸出是RI，在每個采樣周期的第二時鐘周期期間，從濾波器102B的采樣輸出是IR。合在一起，它們代表了每個復(fù)數(shù)輸出樣本的虛數(shù)部分，如在圖2a的時序圖上所示的FF。
在所設(shè)計(jì)的芯片中，濾波器單元102T和102B中的每一個只包含三個抽頭。為此，整個濾波器通常包含做在單個芯片上的多個級聯(lián)濾波器單元，或者在某些情況下，做在多個級聯(lián)的芯片上。前面濾波器節(jié)的相應(yīng)濾波器單元102T的實(shí)數(shù)級聯(lián)輸出，被表示為E，可被轉(zhuǎn)送到圖2的濾波器單元102T的總和進(jìn)入(Sumin)的輸入端。類似地，前面濾波器節(jié)的相應(yīng)濾波器單元102B的虛數(shù)級聯(lián)輸出，被表示為F，可被轉(zhuǎn)送到圖2的濾波器單元102B的總和進(jìn)入的輸入端。
在處理轉(zhuǎn)送到輸入加權(quán)濾波器單元102T或102B的總和進(jìn)入輸入樣本值時，有兩種可選擇的方式。第一種方式，圖2上未示出，是以與在任何濾波器節(jié)的一個輸入加權(quán)濾波器單元102T或102B中內(nèi)部處理方式相同的方式來處理總和進(jìn)入值。更具體地，與濾波器單元102T和102B的每個抽頭相連的復(fù)用的第一和第二乘法累加器寄存器將電流輸入采樣值與相關(guān)的系數(shù)值相乘，然后，在指定個數(shù)的時鐘周期的延時后，將此乘積加到從前面的抽頭轉(zhuǎn)接到的相應(yīng)的復(fù)用寄存器中的累加的總和值上。在第一種方式中，來自前面濾波器節(jié)的相應(yīng)濾波器單元的復(fù)用輸出EE或FF的，并進(jìn)到給定濾波器節(jié)的濾波器單元的總和進(jìn)入輸入E或F，以復(fù)用形式直接被轉(zhuǎn)送到給定的濾波器節(jié)。在這種情況下，該總和進(jìn)入的輸入的第一和第二時鐘周期采樣值分別地被加到第一乘法累加器寄存器的總和值上和與已知濾波器節(jié)的濾波器單元的第一抽頭相連的第二乘法累加器寄存器的總和值上。在第二種方式中，示于圖2，復(fù)用的輸出EE和FF，在被轉(zhuǎn)送到下一個濾波器節(jié)的E和F的總和進(jìn)入濾波器單元輸入端之前，先被信號分離。這是借助在寄存器202T和202B中把EE和FF輸出延時一個時鐘周期，然后在加法器204T和204B中把被延時的EE和FF輸出加到未被延時的EE和FF輸出上的方法而完成的。在該第二種方式中，來自加法器204T的RealOut(實(shí)數(shù)出口)的輸出和來自加法器204B的ImagOut(虛數(shù)出口)的輸出(在圖2a中表示為Out(出口))只在每個采樣周期SP的第一和第二時鐘周期中的一個所選擇的有效周期期間內(nèi)才被轉(zhuǎn)送(在圖2a中表示為Out的V部分)，而在每個采樣周期SP的第一和第二時鐘周期中的未被選擇的無效的周期期間內(nèi)不被轉(zhuǎn)送(在圖2a中表示為Out的X部分)。每個采樣周期SP的第一和第二時鐘周期中的一個所選擇的有效周期，對于加法器204T和204B來說，并不需要彼此相同。
現(xiàn)參考圖3，圖上顯示了相同的上部的實(shí)系數(shù)FIR濾波器單元102T和底部的實(shí)系數(shù)FIR濾波器單元102B，在上述的圖2中，它們是作為具有已知個數(shù)抽頭的單個復(fù)系數(shù)輸入加權(quán)數(shù)字濾波器進(jìn)行復(fù)用運(yùn)行的，被重新組合后，作為具有該已知個數(shù)兩倍的抽頭的兩個獨(dú)立的實(shí)系數(shù)輸入加權(quán)數(shù)字濾波器進(jìn)行復(fù)用運(yùn)行。圖3a是表示圖3結(jié)構(gòu)的運(yùn)行時序圖。
圖3顯示了與輸入多路轉(zhuǎn)接器300T相連的上部濾波器單元102T以及與輸入多路轉(zhuǎn)接器300B相連的底部的實(shí)系數(shù)FIR濾波器單元102B。如圖2所顯示和圖2a所表示的，多路轉(zhuǎn)接器300T和300B，每個以在本質(zhì)上類似于上述的在多路轉(zhuǎn)接器200中的方式運(yùn)行，分別把濾波器單元102T和102B的Out(出口)輸出在每個采樣周期SP的第一時鐘周期期間反饋到它們的總和進(jìn)入輸入端。并分別把前面濾波器節(jié)的相應(yīng)濾波器單元的級聯(lián)輸出在每個采樣周期SP的第二時鐘周期期間轉(zhuǎn)送到濾波器單元102T和102B的總和進(jìn)入輸入端。驅(qū)動GG輸出的圖3的濾波器單元102T和102B中的每一個，在連續(xù)的采樣周期的第一時鐘周期期間內(nèi)進(jìn)行的連續(xù)輸入樣本中的每一個第一次通過該濾波器的過程中，作為具有已知個數(shù)的實(shí)系數(shù)的輸入加權(quán)濾波器運(yùn)行(在第一時鐘周期期間內(nèi)GG輸出的連續(xù)不斷的樣本，在圖3a上被表示為P1)。各個濾波器單元102T和102B的GG輸出的這些連續(xù)的樣本P1中的每一個，借助各自的寄存器302T和302B經(jīng)延時一個時鐘周期以后，被反饋，并在連續(xù)的采樣周期的第二時鐘周期期間內(nèi)第二次通過濾波器單元102T和102B(在第二時鐘周期期間內(nèi)GG輸出的連續(xù)不斷的樣本，在圖3a上被表示為P2)。圖3的濾波器單元102T和102B，在連續(xù)的被延時的P1樣本中的每個樣本第二次通過過程中，再次作為具有已知個數(shù)的實(shí)系數(shù)的輸入加權(quán)濾波器運(yùn)行。因此，對于連續(xù)的輸入樣本，各個濾波器單元102T和102B中的每一個作為具有兩倍的已知個數(shù)的實(shí)系數(shù)的輸入加權(quán)濾波器運(yùn)行，以得到連續(xù)的P2樣本。在連續(xù)的采樣周期的第一時鐘周期期間內(nèi)出現(xiàn)的，在各自的濾波器單元102T和102B中每個濾波器的Out(出口)輸出端上的連續(xù)不斷的被延時的P2樣本構(gòu)成了有效的V輸出，而在連續(xù)的采樣周期的第一時鐘周期期間內(nèi)出現(xiàn)的那些，構(gòu)成了無效的X輸出，如圖3a所表示的。
顯然，類似于在圖3結(jié)構(gòu)中所使用的那些復(fù)用技術(shù)，在不使用反饋時就能將濾波器單元102T和102B組合成作為多到四個獨(dú)立的FIR濾波器運(yùn)行，每個有其各自的已知個數(shù)的實(shí)系數(shù)?？蛇x擇地，使用反饋后，濾波器單元102T和102B可被配置成把這兩個濾波器單元的輸出樣本作為其它的這種兩個濾波器單元的級聯(lián)輸入，藉此，就把它們作為具有四倍于每個濾波器的已知個數(shù)的實(shí)數(shù)系數(shù)的單個實(shí)數(shù)FIR濾波器運(yùn)行。
可重組可編程濾波器芯片結(jié)構(gòu)的實(shí)例裝在本發(fā)明的可重組可編程數(shù)字濾波器結(jié)構(gòu)中的所設(shè)計(jì)的VLSI芯片采用的濾波器時鐘是28.636MHz而輸入數(shù)據(jù)采樣時鐘是14.318MHz(也就是濾波器時鐘速率的一半)。濾波器的編程由軟件控制的CPU所決定。如在以上的“概貌”中所描述的那樣，所設(shè)計(jì)的VLSI芯片包括六節(jié)，即包括一個單個的IIR輸入與全局節(jié)和五個濾波器節(jié)，所有濾波器都有同樣的結(jié)構(gòu)。由于包括在這些節(jié)的每一節(jié)中的大量結(jié)構(gòu)，有必要在圖4a、4b和5到12中把每個結(jié)構(gòu)件的名稱加以縮寫，并且把圖4a、4b和5到12中所顯示的可重組濾波器芯片結(jié)構(gòu)的說明例限制到僅僅三個濾波器節(jié)，以便適合于在所提供的圖表中的所有這種結(jié)構(gòu)。對這種VLSI芯片的命名是從它使用于復(fù)數(shù)模式中得到的。實(shí)數(shù)濾波器節(jié)和有關(guān)的硬件關(guān)系到所描述中的濾波器節(jié)102T和有關(guān)的硬件，而虛數(shù)濾波器節(jié)關(guān)系到濾波器節(jié)102B。下面是圖4a、4b和5到12中使用的縮寫名稱的清單1.濾波器節(jié)縮寫名稱FIR濾波器-復(fù)用的FIR濾波器單元，類似于圖2和3中所顯示的那種。這些輸入加權(quán)濾波器包含內(nèi)部抽頭的、可編程的延時，可從1個變到4個采樣周期延時，以及它們包括復(fù)用系數(shù)?！癐nput”(“輸入”)連接到系數(shù)乘法器，“Sumin”(“總和進(jìn)入”)加進(jìn)到第一系數(shù)乘法器的乘積上，以及“Sumout”(“總和送出”)是最后的加法器的輸出，被延時了等于采樣周期一半的一個時鐘周期。
RB[4…1]，IB[4…1]-實(shí)部和虛部輸入多路轉(zhuǎn)接器控制。有四個輸入信號加到每個輸入多路轉(zhuǎn)接器。有四個控制位加到每個多路轉(zhuǎn)接器。在采樣周期的第一和第二時鐘周期T0和T1中的每個周期內(nèi)，不同的數(shù)據(jù)被送到輸入多路轉(zhuǎn)接器的控制端。這允許在T0期間從四個輸入節(jié)處選擇任何輸入，以及在T1期間選擇任何輸入。這是為得到所需要的適合于級聯(lián)的靈活性，并且支持全部所需要的工作模式的一種容易的方式。每個輸入多路轉(zhuǎn)接器的控制包括第一鎖存器，用以存儲由CPU控制線寫入的兩位控制位，它在時鐘周期T0的任何期間內(nèi)，確定四個輸入中的有效輸入，和第二鎖存器，用以存儲由CPU控制線寫入的兩位控制位，它在時鐘周期T1的任何期間內(nèi)，確定四個輸入中的有效輸入。
RIReg，IIReg-實(shí)部和虛部輸入數(shù)據(jù)寄存器。這是一種輸送線延時器，以及用于數(shù)據(jù)進(jìn)入濾波器輸入端的緩沖器。這是可編程的，以便對于復(fù)數(shù)模式以時鐘速率采樣，對于實(shí)數(shù)模式以采樣速率采樣。
RM1，IM1-實(shí)部和虛部的實(shí)數(shù)/復(fù)數(shù)模式多路轉(zhuǎn)接器。實(shí)數(shù)模式被置成輸入為0，復(fù)數(shù)模式被置成輸入為1。
RM2，IM2-實(shí)部和虛部輸出多路轉(zhuǎn)接器，用于從以下四種可選項(xiàng)中選擇數(shù)據(jù)輸出源
ROReg，IOReg-實(shí)部和虛部輸出數(shù)據(jù)寄存器。
T0-采樣周期的第一時鐘周期。
T1-采樣周期的第二時鐘周期。
Tlena-在T1期間能工作。這是一個以采樣速率工作，并僅在T1時鐘周期期間內(nèi)能工作的寄存器。數(shù)據(jù)將只在采樣周期的過渡期間內(nèi)才能通過。大量的延時以采樣周期速率工作，而不是以時鐘周期速率工作。這就形成了把第三個延時加到從0到152的大量延時的范圍上，以得到從3到155的范圍。
Z-1-一個時鐘周期的延時，在圖4a、4b和5到12中它是獨(dú)一無二的。否則它是能調(diào)整的，或者對復(fù)數(shù)它是一個時鐘周期，對實(shí)數(shù)是一個整個采樣周期(RIReg，IIReg)，或者全都是一個整個采樣周期(Tlena)，或者對實(shí)數(shù)，是在T1能工作的一個整個采樣周期，對復(fù)數(shù)是在T0能工作的一個整個采樣周期(ROReg，IOReg)。其唯一的一致定義是它是僅是用單級寄存器做成的。
Z-3kr，Z-3ki-實(shí)部和虛部可編程的內(nèi)部抽頭延時，它僅用于實(shí)數(shù)模式的結(jié)構(gòu)中。延時范圍從0到3個采樣周期。
Z-RDEL，Z-IDEL-實(shí)部和虛部大量延時寄存器。從0到152個采樣周期的可編程延時。
2.IIR輸入和全局節(jié)縮寫名稱ISC，QSC-同相定標(biāo)控制和正交定標(biāo)控制。當(dāng)所有IIR系數(shù)小于1、1/2或1/8時，該多路轉(zhuǎn)接器允許IIR反饋數(shù)據(jù)移位，以得到附加的精度。在僅僅是FIR模式時，可很方便地選擇0作為輸入。該多路轉(zhuǎn)接器被統(tǒng)計(jì)地控制，并類似于一個開關(guān)。
M2-正交(虛部)級聯(lián)源選擇。在與M5相連接時，任何濾波器節(jié)或IIR加法器的輸出或者零可被級聯(lián)到芯片的輸入濾波器節(jié)的“總和進(jìn)入”輸入端。(圖1的濾波器節(jié)n和圖4a、4b與5到12中的濾波器節(jié)3)。像RB和IB那樣，該多路轉(zhuǎn)接器可以每個時鐘周期循環(huán)，交替地選擇不同的輸入。這對某些復(fù)數(shù)模式結(jié)構(gòu)的級聯(lián)使用是需要的。
M3-同相(實(shí)部)級聯(lián)源選擇。在與M4相連接時，任何濾波器節(jié)或IIR加法器的輸出或者零可被級聯(lián)到芯片的輸入濾波器節(jié)的“總和進(jìn)入”輸入端。(圖1的濾波器節(jié)n和圖4a、4b與5到12中的濾波器節(jié)3)。像RB和IB那樣，該多路轉(zhuǎn)接器可以時鐘周期循環(huán)，交替地選擇任何輸入。這時某些復(fù)數(shù)模式的級聯(lián)使用是需要的。
M4-同相(實(shí)部)節(jié)選擇。選擇任何實(shí)部(同相)半個濾波器節(jié)的輸出或?qū)嵅縄IR加法器的輸出以驅(qū)動M3。
M5-正交(虛部)節(jié)選擇。選擇任何虛部(正交)半個濾波器節(jié)的輸出或虛部IIR加法器的輸出以驅(qū)動M2。
M6-同相(實(shí)部)輸出選擇。選擇任何實(shí)部半個濾波器節(jié)的輸出，或?qū)嵅縄IR加法器的輸出，并從Iout端口輸出。
M7-正交(虛部)輸出選擇。選擇任何虛部半個濾波器節(jié)的輸出或虛部IIR加法器的輸出，并從Qout端口輸出。
M8-FIR輸入多路轉(zhuǎn)接器。在FIR模式中，輸入數(shù)據(jù)來自IIR濾波器輸出或者來自相位旋轉(zhuǎn)器輸出。不管怎么說，路由是經(jīng)過IIR濾波器加法器-若濾波器是完全的FIR，則其它的IIR加數(shù)被ISC和QSC置成0。在實(shí)數(shù)模式，隨便哪一個加法器可被用作為數(shù)據(jù)源。在復(fù)數(shù)模式，M8以兩倍于采樣周期速率的時鐘周期速率復(fù)用實(shí)部和虛部數(shù)據(jù)，藉此，為復(fù)用的濾波器級格式化輸入數(shù)據(jù)。
TOena Z-1-在采樣周期的T0時鐘周期內(nèi)能工作的寄存器。
3.芯片系統(tǒng)輸入和輸出的縮寫名稱0-零常數(shù)值。
I1，I2，I3-同相(實(shí)部)濾波器節(jié)1，2，3的輸出。
Iout-同相濾波器輸出。
Iph-從相位旋轉(zhuǎn)器來的、進(jìn)到IIR加法器的同相輸入。在實(shí)數(shù)模式中，用作為實(shí)數(shù)輸入。
Isumin-同相級聯(lián)輸入。用作為實(shí)數(shù)模式結(jié)構(gòu)中僅僅是實(shí)數(shù)的級聯(lián)輸入。
結(jié)構(gòu)中僅僅是實(shí)數(shù)的級聯(lián)輸入。
MIO-復(fù)用濾波器I/O-復(fù)數(shù)模式中的實(shí)部/虛部復(fù)用信號，實(shí)數(shù)模式中的實(shí)數(shù)信號。這是在具有有源IIR反饋加法器的芯片上的輸出。它是在所有其它芯片上的輸入。MIOena使能有輸出能力。
Q1，Q2，Q3-正交濾波器節(jié)1，2，3的輸出。
Qout-正交濾波器輸出。
Qph-從相位旋轉(zhuǎn)器來的、進(jìn)到IIR加法器的正交輸入。
Qsumin-正交相位級聯(lián)輸入。
圖4a、4b和5到12中的每個圖上所顯示的三個濾波器節(jié)和單個IIR輸入與全局節(jié)的相同的芯片結(jié)構(gòu)被有選擇地編程，以重新組合成九種不同的濾波器結(jié)構(gòu)中的具體的一種，或可選地，不進(jìn)行任何濾波，僅僅把級聯(lián)輸入轉(zhuǎn)送到芯片上，只是在芯片的級聯(lián)輸出上加上一定量的延時。軟件控制的CPU借助以下步驟單獨(dú)地完成此選擇性的編程(1)在每個采樣周期的各自的時鐘周期T0和T1內(nèi)決定每個濾波器節(jié)的每個輸入多路轉(zhuǎn)接器的輸入-輸出連接;(2)決定每個濾波器節(jié)的每個路由選擇多路轉(zhuǎn)接器RM1、IM1、RM2和IM2的輸入-輸出連接;(3)決定單個IIR輸入與全局節(jié)的每個路由選擇多路轉(zhuǎn)接器ISC、QSC、M2、M3、M4、M5、M6、M7與M8的輸入-輸出連接;以及(4)控制復(fù)數(shù)相位旋轉(zhuǎn)系數(shù)的同相(實(shí)部)Iph部分和正交相位(虛部)Qph部分的各自的數(shù)字值。
如所周知，NTSC電視信號是實(shí)數(shù)信號，而不是復(fù)數(shù)信號。在這種情況下，三個濾波器節(jié)和單個IIR輸入與全局節(jié)應(yīng)當(dāng)被重新組合成實(shí)數(shù)(而不是復(fù)數(shù))濾波器。圖4a中所顯示的芯片結(jié)構(gòu)組合是對于IIR濾波器比FIR濾波器使用得較少的濾波器節(jié)的情況下，一個實(shí)數(shù)IIR濾波器后面再接實(shí)數(shù)FIR濾波器的例子。在圖4a中，F(xiàn)IR濾波器由全部虛部節(jié)和節(jié)3的實(shí)半部所構(gòu)成。更進(jìn)一步地，輸入數(shù)據(jù)借助提供復(fù)數(shù)相位旋轉(zhuǎn)系數(shù)值為1-2-10+jo(其中1-2-10是用11位數(shù)字的二進(jìn)制數(shù)表示的最接近于1的數(shù))被送到IIR輸入加法器的實(shí)數(shù)端。IIR輸出由MIO總線反饋回去，以及FIR濾波器由濾波器節(jié)3的虛半部(底部)所做成。濾波器節(jié)1的虛半部的輸出被反饋到濾波器節(jié)3的實(shí)數(shù)"sumin"端(上部)。FIR濾波器輸出取自濾波器節(jié)3的實(shí)數(shù)輸出。
圖4b中所顯示的芯片結(jié)構(gòu)配置是對于IIR濾波器比FIR濾波器使用得較多的濾波器節(jié)的情況下，一個實(shí)數(shù)IIR濾波器后面再接實(shí)數(shù)FIR濾波器的例子。圖4b規(guī)定了使用全部濾波器節(jié)的虛半部和濾波器節(jié)1的實(shí)半部的實(shí)數(shù)IIR濾波器。FIR濾波器由濾波器節(jié)1和2的實(shí)半部組成。實(shí)數(shù)輸入數(shù)據(jù)借助提供復(fù)數(shù)相位旋轉(zhuǎn)系數(shù)值為O+j(1-2-10)被送到IIR輸入加法器的虛數(shù)端。通常，IIR輸出由MIO總線反饋回去。
圖5-12顯示了其它一些結(jié)構(gòu)的例子，它們可用作為最近被開發(fā)的HDTV電視的和/或NTSC電視的消重影和/或均衡濾波器。這些濾波器包括實(shí)數(shù)濾波器、復(fù)數(shù)濾波器以及它們的組合型。
圖5顯示了復(fù)數(shù)IIR濾波器結(jié)構(gòu)的例子。在此結(jié)構(gòu)中，整個芯片被編程成為一個復(fù)數(shù)IIR濾波器。圖上顯示節(jié)1和2只帶有Z-1延時，節(jié)3是借助大量延時與節(jié)2分離開。除了可能用于級聯(lián)之外，Isumin和Qsumin端口并未被使用;輸入信號到達(dá)VLSI芯片的I和Q輸入端口(圖上未示出)，且濾波器輸出在Iout和Qout端口上得到。RIReg和IIReg在T0和T1時鐘周期內(nèi)均被配置以用于計(jì)時，而ROReg和IOReg只在T0時鐘周期的末尾才被配置以用于計(jì)時。
圖6顯示了在一個芯片上包含了帶有復(fù)數(shù)FIR濾波器的復(fù)數(shù)IIR濾波器的結(jié)構(gòu)的例子。在此結(jié)構(gòu)中，濾波器節(jié)1和2處于IIR濾波器模式，而節(jié)3被配置成一個三抽頭FIR濾波器。經(jīng)相位調(diào)整的輸入數(shù)據(jù)到達(dá)Iph和Qph端口，而輸出數(shù)據(jù)在Iout和Qout端口上得到，它們從濾波器節(jié)3接收其輸出。RIReg和IIReg在T0和T1時鐘周期內(nèi)均被配置以用于計(jì)時，而RIReg和IIReg在T0時鐘周期的末尾才被配置以用于計(jì)時。濾波器節(jié)2是借助一個采樣周期(也就是兩個時鐘周期)的Z-1延時與濾波器節(jié)1分離開，而濾波器節(jié)1使用了大量的延時以便在加到輸入數(shù)據(jù)之前得到總延時為3到155個采樣周期。注意到，在恢復(fù)節(jié)3的復(fù)數(shù)輸出數(shù)據(jù)時會出現(xiàn)延時。如果節(jié)3要級聯(lián)到下一個芯片，則復(fù)數(shù)分量(也就是系數(shù)/數(shù)據(jù)的四個乘積RR，-II，RI和IR)會通過輸出總線。由于該例子是獨(dú)一無二的配置，實(shí)部和虛部的濾波器輸出在輸出之前先被運(yùn)算。這種延時僅僅是信號等待時間。
圖7顯示了包含了一個復(fù)數(shù)IIR濾波器后面再接一個處理復(fù)數(shù)IIR輸出實(shí)部的實(shí)數(shù)FIR濾波器結(jié)構(gòu)的例子。在此結(jié)構(gòu)中，濾波器節(jié)1和2計(jì)算了復(fù)數(shù)IIR，而濾波器節(jié)3計(jì)算了12個抽頭的實(shí)數(shù)FIR。節(jié)3的大量延時RDEL可被用來同時分離開兩個有6抽頭的實(shí)數(shù)FIR濾波器節(jié)。為了只提取來自實(shí)數(shù)濾波器的實(shí)數(shù)輸出數(shù)據(jù)，必須使用到達(dá)輸出端口的大量延時路徑。若是級聯(lián)，則輸入節(jié)會使中間抽頭信息變成零。節(jié)3的RIReg和IIReg僅在T1時鐘周期對實(shí)數(shù)運(yùn)算工作。節(jié)3的ROReg和IOReg則只對實(shí)數(shù)運(yùn)算總能工作。節(jié)1和2的RIReg和IIReg總是能工作，而節(jié)1和2的ROReg和IOReg僅在T0時才能工作。復(fù)數(shù)IIR濾波器的虛部輸出可被提供在復(fù)用輸出總線MIO上和在芯片的Qout端口上。
圖8顯示了包含了一個復(fù)數(shù)IIR濾波器后面再接半個復(fù)數(shù)FIR濾波器的結(jié)構(gòu)的例子。在此結(jié)構(gòu)中，濾波器節(jié)1計(jì)算了IIR濾波器，濾波器節(jié)2和3計(jì)算了12個抽頭的半個復(fù)數(shù)FIR濾波器。12個抽頭FIR濾波器被配置成作為9個抽頭均衡器，由濾波器節(jié)3中的大量延時IDEL把3個抽頭的前重影衰減器與均衡器分離開。實(shí)部輸出是在Iout端口。虛部輸出被提供在復(fù)用的MIO總線上和Qout端口上。FIR濾波器級是級聯(lián)的。當(dāng)需要大量延時時，實(shí)部數(shù)據(jù)乘以實(shí)系數(shù)和值與虛部數(shù)據(jù)乘以虛系數(shù)和值必須被減去，且完全的實(shí)數(shù)結(jié)束以大量延時被存儲。直接級聯(lián)需要以復(fù)用形式傳遞實(shí)部數(shù)據(jù)乘以實(shí)系數(shù)與虛部數(shù)據(jù)乘以虛系數(shù)的部分和(在T0時鐘周期進(jìn)行實(shí)部乘以實(shí)數(shù)以及在T1時鐘周期進(jìn)行虛部乘以虛數(shù))。
圖9顯示了包含了單個實(shí)數(shù)FIR濾波器的結(jié)構(gòu)的例子。在此結(jié)構(gòu)中，把送到Iph的輸入發(fā)送到所有濾波器的輸入端。該實(shí)數(shù)FIR濾波器的有效的第一濾波器節(jié)是濾波器節(jié)3的虛半部。濾波器節(jié)1的虛半部被反饋到濾波器節(jié)3的實(shí)半部，并從濾波器節(jié)1的實(shí)半部取出輸出。
圖10顯示了包含單個復(fù)數(shù)FIR濾波器的結(jié)構(gòu)的例子。根據(jù)以上的講授，該結(jié)構(gòu)是簡單易懂的。
圖11顯示了包含半個復(fù)數(shù)FIR濾波器的結(jié)構(gòu)的例子。在此結(jié)構(gòu)中，復(fù)數(shù)數(shù)據(jù)被輸入到Iph和Qph端口。在時鐘周期T0和T1內(nèi)由M8復(fù)用的實(shí)數(shù)/復(fù)數(shù)被送到所有濾波器節(jié)的輸入端。濾波器節(jié)3的虛半部是有效的第一FIR濾波器節(jié)，濾波器節(jié)1的虛半部的輸出被反饋到濾波器節(jié)3的實(shí)半部，并從濾波器節(jié)1的實(shí)半部取出實(shí)數(shù)輸出。
圖12顯示了僅當(dāng)作為芯片的輸入和輸出之間的延時線運(yùn)行的運(yùn)送未被改變的數(shù)據(jù)的結(jié)構(gòu)的例子。這是在芯片的電源啟動時發(fā)生的缺省條件。數(shù)據(jù)通過時不發(fā)生改變是因?yàn)閷υ陔娫磫訒r出現(xiàn)的特定控制信號響應(yīng)時，系數(shù)全被置成零，它被加到多路轉(zhuǎn)接器ISC和QSC，以導(dǎo)致這些多路轉(zhuǎn)接器把零值轉(zhuǎn)送到IIR加法器，而該特定控制信號也導(dǎo)致由Iph和Qph所規(guī)定的復(fù)系數(shù)值成為1-2-10+jo，而不是零。缺省操作把輸入端的數(shù)據(jù)傳遞到芯片上的Sumout端口，并使這些數(shù)據(jù)脈動傳送通過FIR濾波器的"Sumin"端口到達(dá)下一個"Sumout"端口。
本文并不想要將圖4a、4b和5到12所顯示的本發(fā)明的濾波器結(jié)構(gòu)的具體說明例成為任何方式的限制?？膳渲贸蓪?shí)數(shù)FIR或IIR濾波器，復(fù)數(shù)FIR或IIR濾波器或是它們的各種組合形式的濾波器的輸入加權(quán)復(fù)用濾波器對的許多不同的或較大的濾波器結(jié)構(gòu)，可以用所設(shè)計(jì)的6節(jié)VLSI芯片做成。即使更大的濾波器結(jié)構(gòu)也能用多片這樣的芯片以級聯(lián)方式做成。
權(quán)利要求
1.適合于用作為諸如減小多路徑效應(yīng)濾波器的均衡濾波器的可重組可編程數(shù)字濾波器結(jié)構(gòu)；其中所述結(jié)構(gòu)包括第一和第二輸入加權(quán)數(shù)字濾波器單元，每個單元有已知個數(shù)的乘數(shù)系數(shù)抽頭；其組合的特征在于用于把信號提供到所述數(shù)字濾波器的輸入裝置；包括多路轉(zhuǎn)接器(200、202T、202B；300T、302T、300B、302B)的裝置，用于(1)把所述第一(102T)和第二(102B)數(shù)字濾波器單元配置成對復(fù)數(shù)采樣輸入信號用作為具有所述已知個數(shù)的復(fù)乘數(shù)系數(shù)的單個復(fù)數(shù)數(shù)字濾波器單元(100)，或(2)把所述第一(102T)和第二(102B)數(shù)字濾波器單元中的至少一個濾波器單元配置成對于實(shí)數(shù)采樣輸入信號用作為具有多于所述已知個數(shù)的實(shí)乘數(shù)系數(shù)的單獨(dú)的實(shí)數(shù)數(shù)字濾波器單元(100)；以及輸出裝置，用于接收來自所述數(shù)字濾波器的信號。
2.權(quán)利要求1中所述的數(shù)字濾波器結(jié)構(gòu)，其特征在于每個所述第一和第二濾波器單元的所述已知個數(shù)的倍乘系數(shù)抽頭中的每一個抽頭有與其相連的第一乘法累加器寄存器和第二乘法累加器寄存器。
3.權(quán)利要求2中所述的數(shù)字濾波器結(jié)構(gòu)，其特征在于在組合(1)中包括多路轉(zhuǎn)接器在內(nèi)的所述裝置還包含用于以下目的的裝置，(a)在第一和第二時間-多路復(fù)用的時鐘周期的每個第一時鐘周期期間內(nèi)，把每一個輸入樣本的實(shí)部值作為輸入加到所述第一濾波器單元和把與所述第一濾波器單元的每個抽頭相連接的第一寄存器的倍乘系數(shù)的實(shí)部值加到該抽頭，(b)在所述第一和第二時間-多路復(fù)用的時鐘周期的每個第一時鐘周期期間內(nèi)，把每一個輸入樣本的虛部值作為輸入加到所述第二濾波器單元和把與所述第二濾器單元的每個抽頭相連接的第一寄存器的乘數(shù)系數(shù)的實(shí)部值加到該抽頭，(C)在所述第一和第二時間-多路復(fù)用的時鐘周期的每個第二時鐘周期期間內(nèi)，把每一個輸入樣本的虛部值作為輸入加到所述第一濾波器單元和把與所述第一濾波器單元的每個抽頭相連接的第二寄存器的倍乘系數(shù)的虛部值加到該抽頭，(d)在所述第一和第二時間-多路復(fù)用的時鐘周期的每個第二時鐘周期期間內(nèi)，把每一個輸入樣本的虛部值作為輸入加到所述第二濾波器單元并把與所述第二濾波器單元的每個抽頭相連接的第二寄存器的倍乘系數(shù)的實(shí)部值加到該抽頭。
4.權(quán)利要求3中所述的數(shù)字濾波器結(jié)構(gòu)，其特征在于包括多路轉(zhuǎn)接器在內(nèi)的所述裝置進(jìn)一步包括第一裝置，用于在所述第一和第二時鐘周期的每一個周期內(nèi)響應(yīng)于所述第一濾波器的各自的輸出，以便在所述第一和第二時鐘周期中的某個周期內(nèi)，得到所述第一裝置的輸出樣本，它具有相應(yīng)于所述第一濾波器單元的所述的各自輸出總和的值;以及第二裝置，用于在所述第一和第二時鐘周期的每一個周期內(nèi)響應(yīng)于所述第二濾波器的各自的輸出，以便在所述第一和第二時鐘周期中的某個周期內(nèi)得到所述第二裝置的輸出樣本，它具有相應(yīng)于所述第二濾波器單元的所述的各自輸出總和的值。
5.權(quán)利要求2中所述的數(shù)字濾波器結(jié)構(gòu)，其特征在于在組合(2)中包括多路轉(zhuǎn)接器的所述裝置包含第一裝置，用于(a)在第一和第二時間-多路復(fù)用時鐘周期期間內(nèi)，把連接到所述第一和第二濾波器單元之一的每個實(shí)數(shù)輸入樣本值作為輸入加到該濾波器單元，(b)在所述第一和第二時間-多路復(fù)用的時鐘周期的每個第一時鐘周期內(nèi)把第一組所述已知個數(shù)的實(shí)倍乘系數(shù)中的每個值加到與所述的該濾波器單元的抽頭相連接的相應(yīng)的那個第一寄存器，以及(c)在所述第一和第二時間-多路復(fù)用的時鐘周期的每個第二時鐘周期內(nèi)把第二組所述已知個數(shù)的實(shí)乘數(shù)系數(shù)中的每個值加到與所述的該濾波器單元的抽頭相連接的相應(yīng)的那個第二寄存器;以及第二裝置，用于在所述第一和第二時間-多路復(fù)用時鐘周期的每個第一時鐘周期期間內(nèi)響應(yīng)于所述第一和第二濾波器單元中所述的一個濾波器的每個輸出樣本，以便在所述第一和第二時間-多路復(fù)用時鐘周期的每個第二時鐘周期期間內(nèi)把該輸出樣本反饋通過所述第一和第二濾波器單元中所述的一個濾波器。
6.權(quán)利要求5中所述的數(shù)字濾波器結(jié)構(gòu)，其特征在于在組合(2)中包括多路轉(zhuǎn)接器在內(nèi)的所述裝置進(jìn)一步包含第三裝置，用于(d)在第一和第二時間-多路復(fù)用的時鐘周期期間內(nèi)，把連接到所述第一和第二濾波器單元的另一個濾波器的每個實(shí)數(shù)輸入樣本值作為輸入加到該另一個濾波器單元，(e)在所述第一和第二時間-多路復(fù)用的時鐘周期的每個第一時鐘周期內(nèi)把第三組所述已知個數(shù)的實(shí)倍乘系數(shù)中的每個值加到與所述的該另一個濾波器單元的抽頭相連接的相應(yīng)的那個第一寄存器，以及(f)在所述第一和第二時間-多路復(fù)用的時鐘周期的每個第二時鐘周期內(nèi)把第四組所述已知個數(shù)的實(shí)倍乘系數(shù)中的每個值加到與所述的該另一個濾波器單元的抽頭相連接的相應(yīng)的那個第二寄存器;以及第四裝置，用于在所述第一和第二時間-多路復(fù)用的時鐘周期的每個第一時鐘周期期間內(nèi)響應(yīng)于所述第一和第二濾波器單元中所述的另一個濾波器的每個輸出樣本，以便在所述第一和第二時間-多路復(fù)用的時鐘周期的每個第二時鐘周期期間內(nèi)把該輸出樣本反饋通過所述第一和第二濾波器單元中所述的另一個濾波器。
7.權(quán)利要求1中所述的數(shù)字濾波器結(jié)構(gòu)，其特征在于所述第一和第二濾波器單元中的每一個濾波器單元包括在其鄰近的抽頭之間的插入裝置，用于插入可編程的最小個數(shù)和最大個數(shù)的時鐘周期之間可調(diào)節(jié)的延時。
8.權(quán)利要求1中所述的數(shù)字濾波器結(jié)構(gòu)，其中所述的結(jié)構(gòu)進(jìn)一步包括第三和第四數(shù)字濾波器單元和包括多路轉(zhuǎn)接器在內(nèi)的第二裝置，它們分別響應(yīng)于第一和第二數(shù)字濾波器單元以及包括多路轉(zhuǎn)接器在內(nèi)的所述的首先提到的裝置;且其中所述的組合進(jìn)一步的特征在于級聯(lián)裝置，用于把所述第一和第二數(shù)字濾波器單元中至少一個濾波器單元的輸出耦合到所述第三和第四數(shù)字濾波器單元中相應(yīng)的一個濾波器單元，藉此提供具有兩倍的所述已知個數(shù)的倍乘系數(shù)抽頭的可重組的可編程數(shù)字濾波器。
9.權(quán)利要求8中所述的數(shù)字濾波器結(jié)構(gòu)，其特征在于所述的級聯(lián)裝置包括插入裝置，用于在所述第一和第二濾波器單元的所述的一個濾波器單元的所述的輸出與所述的第三和第四濾波器單元的所述相應(yīng)的一個濾波器單元的所述輸入之間插入可編程的在最小個數(shù)和最大個數(shù)的時鐘周期之間可調(diào)節(jié)的大量延時。
10.具有給定結(jié)構(gòu)的VLSI電路(圖1，圖4a、4b和5到12的每一個)，用于確定適合于周期性采樣輸入信號的可重組的可編程數(shù)字濾波器;其中每個采樣周期被分為兩個連續(xù)的時鐘周期;以及其中所述的給定結(jié)構(gòu)包含第一給定的多個濾波器節(jié)和單個IIR輸入與全局節(jié);其特征在于每個所述濾波器節(jié)包括一對第一和第二輸入加權(quán)濾波器單元(102T、102B)，它們分別具有第二給定的多個抽頭、在各抽頭之間的兩個乘法累加器寄存器以及在各抽頭之間的可編程的在第一和第二相當(dāng)小個數(shù)的采樣周期之間可調(diào)節(jié)的延時，可編程多路轉(zhuǎn)接器裝置(1)把每對第一和第二數(shù)字濾波器單元配置成對復(fù)數(shù)采樣輸入信號用作為具有所述第二給定的多個復(fù)倍乘系數(shù)的單個復(fù)數(shù)數(shù)字濾波器單元，(2)把所述第一和第二數(shù)字濾波器單元中的至少一個濾波器單元配置成對實(shí)數(shù)采樣輸入信號用作為具有兩倍的所述第二給定的多個實(shí)乘數(shù)系數(shù)的單獨(dú)的實(shí)數(shù)數(shù)字濾波器單元，以及可編程延時裝置，用于引入在一個時鐘周期和相當(dāng)多個數(shù)的采樣周期之間可調(diào)節(jié)的采樣延時;以及所述單個IIR輸入與全局節(jié)包括同相(Iph)和正交(Qph)裝置，用于可編程地調(diào)節(jié)作為輸入加到該裝置的樣本的相位，以及可編程的路由選擇多路轉(zhuǎn)接器(1)(ISC、QSC)用于可選擇地把所述濾波器節(jié)的某個濾器節(jié)的輸出作為輸入加到所述同相和正交相位裝置，和(2)(M2-M8)用于可選擇地把至少某些所述第一給定的多個濾波器節(jié)級聯(lián)，并交替地把所述被級聯(lián)的濾波器節(jié)配置成某個實(shí)數(shù)FIR或IIR濾波器、復(fù)數(shù)FIR或IIR濾波器或者實(shí)數(shù)與復(fù)數(shù)FIR和/或IIR濾波器的特定組合。
11.權(quán)利要求10中所述的VLSI電路，其特征在于所述給定的結(jié)構(gòu)進(jìn)一步包含級聯(lián)輸入端和級聯(lián)輸出端;以及所述的可編程路由選擇多路轉(zhuǎn)接器進(jìn)一步把所述電路的濾波器輸出加到其所述的級聯(lián)輸出端;藉此，所述的級聯(lián)輸出可被轉(zhuǎn)送到另一個具有給定結(jié)構(gòu)的VLSI電路的級聯(lián)輸入端。
12.權(quán)利要求10中所述的VLSI電路，其特征在于每個所述濾波器節(jié)的所述可編程的多路轉(zhuǎn)接器裝置和所述的可編程路由選擇多路轉(zhuǎn)接器被有選擇地運(yùn)行以提供缺省條件的結(jié)構(gòu)，其中所述濾波器節(jié)只是起延時線的作用，使數(shù)據(jù)通過該濾波器節(jié)，且在所述的級聯(lián)輸入端和所述的級聯(lián)輸出端之間不被改變。
全文摘要
VLSI集成電路(100)，包括單個IIR輸入與全局節(jié)和相同結(jié)構(gòu)的可級聯(lián)的濾波器節(jié)(FS)，每個濾波器節(jié)包括一對(102T，102B)時間多路復(fù)用實(shí)系數(shù)輸入加權(quán)的FIR濾波器單元和附加的延時裝置。該VLSI集成電路可有選擇地被編程成以許多不同濾波器配置的任何一種結(jié)構(gòu)運(yùn)行，它們可確定實(shí)數(shù)FIR或IIR濾波器、復(fù)數(shù)FIR或IIR濾波器或者是它們的各種組合形式的濾波器。一個或多個這種集成電路(100)可用于做成數(shù)字消重影濾波器和/或均衡濾波器。
文檔編號H04N5/21GK1102026SQ9410477
公開日1995年4月26日 申請日期1994年5月5日 優(yōu)先權(quán)日1993年5月6日
發(fā)明者P·G·克努特森 申請人:湯姆森消費(fèi)電子有限公司