本發(fā)明大體上涉及通信裝置的領域，且更確切地說，涉及具有帶線性均衡能力的連續(xù)時間延遲單元的接收器前饋均衡器。

背景技術：

符號間干擾(inter-symbolinterference，“l(fā)si”)是有線和無線通信系統(tǒng)的不可避免的結果。數(shù)據(jù)流的一位和零位被轉(zhuǎn)換成模擬信號(因此變成“符號”)用于在傳輸鏈路(在本文中也被稱作“通信信道”)上傳輸。由于所使用的(通信信道的)媒體的各種特性以及信號行進(通過通信信道)的距離，接收到的信號的符號傾向于變得延長且涂污彼此。符號的這種擴展和涂污使得來自一個符號的能量影響下一個的方式為使得具有被不正確地解釋的較高概率的接收到的信號被稱作符號間干擾。isi可以由許多不同原因引起，例如，來自硬件頻率選擇性衰落、來自非線性以及來自充電效應的濾波效應。

對應地，isi是帶寬有限鏈路中的數(shù)字通信中的基本問題。如果isi嚴重，那么接收到的信號質(zhì)量較差，并且時鐘和數(shù)據(jù)恢復電路傾向于一起失敗。

用經(jīng)由數(shù)據(jù)處理系統(tǒng)內(nèi)的組件之間的串行通信信道傳輸?shù)臄?shù)字數(shù)據(jù)作為例子。組件中的一個上的發(fā)射器對數(shù)據(jù)進行串行化并且發(fā)送串行差分對信號，方法是首先將數(shù)字數(shù)據(jù)轉(zhuǎn)換成模擬信號以用于跨越通信信道(發(fā)射器與接收器之間的路徑，例如，電氣組件、印刷電路板、傳導跡線、纜線等等)發(fā)送到在數(shù)據(jù)處理系統(tǒng)內(nèi)的另一組件處的接收器。接收器的工作是收集模擬信號、從信號中提取時鐘以及對信號進行去串行化和數(shù)字化?？紤]所發(fā)射的數(shù)字數(shù)據(jù)內(nèi)的單個脈沖(例如，表示1位)。它在發(fā)射器處作為確定的單個脈沖開始；然而，通過遍歷“有損”信道，它在接收到的脈沖的任一側上產(chǎn)生“尾部”(光標)。這些尾部可以由信道中的損失引起，這些損失由電子路徑的其自身的固有電阻和/或發(fā)射器和接收器端的阻抗與信道的阻抗之間的錯配引起，這可以造成發(fā)射信號的一部分的反射。

如果通信信道包括多模光纖光纜，那么isi是信道功率預算中的主導功率代價并且有效地設置信道的可實現(xiàn)的數(shù)據(jù)速率或傳輸距離的限制，這是由于它隨距離以指數(shù)方式增大并且因此主導著鏈路功率預算中的另一代價的事實。光纖系統(tǒng)中的isi的主要來源是由于光纖色散造成的信號脈沖展寬。在光纖系統(tǒng)中存在三種類型的色散：模態(tài)色散、色度色散和極化模式色散。在多模光纖中，不同模式群組具有不同的速度，它們被稱作模態(tài)色散。色度色散是由于不同波長的光具有不同速度的事實引起的。

技術實現(xiàn)要素：

本發(fā)明提出一種延遲單元，包括：跨導級，所述跨導級被配置成將差分輸入電壓信號轉(zhuǎn)換成差分輸出電流信號，其中所述跨導級包括：耦合在源退化配置中的第一晶體管和第二晶體管的差分對；與可調(diào)諧的電阻器網(wǎng)絡并聯(lián)耦合的負電阻網(wǎng)絡；以及與所述負電阻網(wǎng)絡并聯(lián)耦合的分流電感電路系統(tǒng)。

本發(fā)明提出一種通信接收器均衡器，包括：第一延遲單元，所述第一延遲單元被配置成接收第一電壓信號并且輸出相對于第一電壓信號在時間上延遲的第二電壓信號；第二延遲單元，所述第二延遲單元被配置成接收所述第二電壓信號并且輸出相對于所述第二電壓信號在時間上延遲的第三電壓信號；第一分接頭倍增器，所述第一分接頭倍增器被配置成通過第一均衡系數(shù)倍增所述第二電壓信號以用于作為倍增的第二電壓信號輸出；第二分接頭倍增器，所述第二分接頭倍增器被配置成通過第二均衡系數(shù)倍增所述第三電壓信號以用于作為倍增的第三電壓信號輸出；以及求和電路，所述求和電路被配置成對所述倍增的第二電壓信號和所述倍增的第三電壓信號進行求和以產(chǎn)生均衡的輸出信號，其中所述第一延遲單元和第二延遲單元各自包括：跨導級，所述跨導級被配置成將所述第一電壓信號轉(zhuǎn)換成輸出電流信號，其中所述跨導級包括：耦合在源退化配置中的一對第一晶體管和第二晶體管；與可調(diào)諧的電阻器網(wǎng)絡并聯(lián)耦合的負電阻網(wǎng)絡；以及與所述負電阻網(wǎng)絡并聯(lián)耦合的分流電感電路系統(tǒng)；以及跨阻抗級，所述跨阻抗級被配置成將從所述跨導級接收的所述輸出電流信號轉(zhuǎn)換成輸出電壓信號，其中所述跨阻抗級包括與第一分流電感電路串聯(lián)耦合的第一跨阻抗放大器。

本發(fā)明還提出一種數(shù)據(jù)處理系統(tǒng)，包括：處理器；耦合到所述處理器的存儲器子系統(tǒng)；以及經(jīng)由串行通信信道耦合到所述處理器的外圍裝置，其中所述外圍裝置另外包括通信接收器均衡器，所述通信接收器均衡器包括：第一延遲單元，所述第一延遲單元被配置成從所述串行通信信道接收第一電壓信號并且輸出相對于所述第一電壓信號在時間上延遲的第二電壓信號；第二延遲單元，所述第二延遲單元被配置成接收所述第二電壓信號并且輸出相對于所述第二電壓信號在時間上延遲的第三電壓信號；第一分接頭倍增器，所述第一分接頭倍增器被配置成通過第一均衡系數(shù)倍增所述第二電壓信號以用于作為倍增的第二電壓信號輸出；第二分接頭倍增器，所述第二分接頭倍增器被配置成通過第二均衡系數(shù)倍增所述第三電壓信號以用于作為倍增的第三電壓信號輸出；以及求和電路，所述求和電路被配置成對所述倍增的第二電壓信號和所述倍增的第三電壓信號進行求和以產(chǎn)生均衡的輸出信號，其中所述均衡的輸出信號是所述第一電壓信號的均衡的版本，其中所述第一延遲單元和第二延遲單元各自包括：跨導級，所述跨導級被配置成將所述第一電壓信號轉(zhuǎn)換成輸出電流信號，其中所述跨導級包括：耦合在源退化配置中的第一晶體管和第二晶體管的差分對；與可調(diào)諧的電阻器網(wǎng)絡并聯(lián)耦合的負電阻網(wǎng)絡；以及與所述負電阻網(wǎng)絡并聯(lián)耦合的分流電感電路系統(tǒng)；以及跨阻抗級，所述跨阻抗級被配置成將從所述跨導級接收的所述輸出電流信號轉(zhuǎn)換成輸出電壓信號，其中所述跨阻抗級包括與第一分流電感電路串聯(lián)耦合的第一跨阻抗放大器。

附圖說明

圖1示出用于根據(jù)本發(fā)明的實施例配置的數(shù)據(jù)處理系統(tǒng)的通信系統(tǒng)的方塊圖。

圖2示出根據(jù)本發(fā)明的實施例配置的均衡器的方塊圖。

圖3示出根據(jù)本發(fā)明的實施例配置的多個均衡器級的實施方案的方塊圖。

圖4示出在本發(fā)明的實施例內(nèi)使用的延遲單元的示意圖。

圖5示出圖4的延遲單元的跨導級的等效電路圖。

圖6示出用于模擬圖4的延遲單元內(nèi)的電感器的電路的圖式。

圖7示出用于在圖6的電路內(nèi)實施可變電壓的電路圖。

圖8示出根據(jù)本發(fā)明的實施例配置的數(shù)據(jù)處理系統(tǒng)。

具體實施方式

由于上述內(nèi)容，可以提供發(fā)射和/或接收均衡以補償與待通過通信信道發(fā)射的模擬信號相關聯(lián)的損失。在通信系統(tǒng)中，均衡是校正由通信信道內(nèi)的固有損失(即，通信信道的上述固有isi特性)引起的信道引起的失真的過程。均衡器是可以調(diào)節(jié)以補償信道的失真的濾波器。因為通信信道基本上充當?shù)屯V波器，所以均衡器的功能是均衡所發(fā)射的信號的各種頻率之間的水平。在一些方面中，此類均衡器充當高通濾波器?；締栴}在于接收到的信號的眼圖(即，可以提供信道噪聲的影響和/或isi的指示的接收到的信號的示波器顯示)在一定程度上是關閉的，這可以引起接收器的不精確的處理，并因此增大整個系統(tǒng)的位錯誤比(biterrorratio，“ber”)。因此，均衡器可以用于接收器以獲得規(guī)定的ber。

本發(fā)明的各方面提供了通過ctle增益峰化特性和恒定延遲時間實施增強型模擬延遲單元的連續(xù)時間線性均衡器(continuous-timelinearequalizer，“ctle”)。在本發(fā)明的各方面內(nèi)公開的接收器前饋均衡器架構包括ctle增益級鏈、用于校正系數(shù)的模擬乘法器以及作為模擬求和電路的線性組合器。ctle增益級中的每一個產(chǎn)生線性增益峰化并且在每個級處呈現(xiàn)恒定的延遲時間(通過校準)。

在高速串行發(fā)射系統(tǒng)中，均衡器可以用于接收器中以對隨著發(fā)射信號從發(fā)射器穿過信道到接收器的行進引入到發(fā)射信號的信號中的失真進行計數(shù)。由于如上文所論述信道類似于低通濾波器操作，所以均衡器操作以通過使低頻率分量減弱且使高頻率分量增強來對信道進行計數(shù)。雖然在本文中描述了其中通信信道是發(fā)射電信號的電導體的示例性實施例，但是本發(fā)明的實施例適用于其它傳輸媒體，例如，無線和光纖。

圖1以方塊圖形式示出根據(jù)本發(fā)明的實施例的可以用于高速串行傳輸系統(tǒng)中的接收器100。發(fā)射器101在差分通道102和110上發(fā)射電信號。在信道102和110之后，電信號可以相應地通過橋t形網(wǎng)絡104和112，每個網(wǎng)絡包括兩個互感器，這些互感器用于改進阻抗匹配并且減少輸入返回損失。另外，橋t形網(wǎng)絡104和112中的每一個可以包括用于靜電放電(electrostaticdischarge，“esd”)保護的二極管。在橋t形網(wǎng)絡104和112之后，信號可以通過電容器106和114傳輸?shù)骄馄骷?16的輸入節(jié)點，電容器106和114操作為交流電(alternatingcurrent，“ac”)耦合電容器。電阻端網(wǎng)絡(resistiveterminalnetwork，“r-term”))108可以耦合在電路節(jié)點105(位于橋t形網(wǎng)絡104與電容器106之間)與電路節(jié)點113(位于橋t形網(wǎng)絡112與電容器114之間)之間?？梢允褂胷-term網(wǎng)絡108以提供自身校準輸入阻抗。舉例來說，它可以提供自身校準100歐姆差分輸入阻抗。

線性均衡器級116包括任何數(shù)目(例如，一個或多個)的均衡器。均衡器級116可以從數(shù)字控制邏輯122接收均衡器控制。均衡器控制可以到任何實施激活增益級的源退化電阻器和電容器(未示出)上操作。可以利用激活的均衡器級116的控制以產(chǎn)生高頻增益到低頻增益的充足的增益比，以便補償不同頻率區(qū)域上的接收到的信號的損失。均衡器級116還可以耦合到偏移電壓校正數(shù)/模轉(zhuǎn)換器(“dac”))118。偏移電壓校正dac118可以在每個均衡器級的差分輸入端口處提供兩個dc水平使得存在于最終均衡器輸出處的偏移電壓可以被消除。均衡器級116操作以通過信道對電信號上的不利影響進行計數(shù)，方法是使低頻率分量減弱并且使電信號的高頻率分量增強。因此，均衡器級116改進信號質(zhì)量并且減小通過信道102和110的所傳輸信號的眼圖的抖動。

均衡器級116的輸出可以提供到緩沖器120。緩沖器120的輸出可以提供到相位檢測器124，相位檢測器124確定緩沖器120的輸出與由相位插入器(phaseinterpolator，“pi”))128給出的接收器采樣時鐘之間的相位差。相位檢測器124對相位誤差進行解碼并且提供n位數(shù)據(jù)總線到時鐘和數(shù)據(jù)恢復(clockanddatarecovery，“cdr”)電路126，時鐘和數(shù)據(jù)恢復電路126提供反饋到pi128。pi128耦合到相位檢測器124，并且用于在離散遞增步驟中產(chǎn)生信號相移。pi128發(fā)送同相和正交時鐘，這些時鐘是90度異相的，以對在相位檢測器124處的數(shù)據(jù)信號進行采樣。當cdr126安定到穩(wěn)定狀態(tài)時，同相pi時鐘將與數(shù)據(jù)信號的中心對準，并且正交pi時鐘存在于數(shù)據(jù)信號的過渡邊沿處。

圖2以方塊圖形式示出根據(jù)本發(fā)明的實施例配置的均衡器200。此均衡器200可以是在接收器100的均衡器級116內(nèi)結合其它均衡器電路實施或作為唯一的均衡器實施。均衡器200通過ctle增益級路徑210上的分接頭實施有限脈沖響應(finiteimpulseresponse，“fir”)結構。換句話說，模擬延遲單元201具有線性增益峰化特性并且在每個級201處存在恒定時間延遲(通過校準)(即，每個延遲單元201添加額外的相移到信號)。此外，如將相對于圖4另外描述的，延遲單元201中的每一個通過(-r||rs)||(ls)實施源退化阻抗組合以用于較大跨導產(chǎn)生而無需高電力消耗。此外，延遲單元201是“無電感的”(意味著它們在集成電路中通過電路系統(tǒng)實施而不是傳統(tǒng)上用于形成電感器的實施(例如，使用形成于螺旋形狀中的金屬化物線))實施并聯(lián)源退化激活電感塊和負電阻網(wǎng)絡。通過此類無電感延遲單元，實施接收器100所需要的芯片區(qū)域可以極大地減小。

均衡器200通過其固有isi特性接收所傳輸信號。此所傳輸信號通過ctle增益級路徑210內(nèi)的n(其中n大于或等于1)個延遲單元201中的第一個接收，并且通過n+1(其中n大于或等于1)個分接頭202中的第一個分接頭倍增器203接收。延遲單元的數(shù)目n可以通過均衡器的所希望的設計確定。舉例來說，n可以通過均衡器意圖抵消的isi的位數(shù)目確定。每個延遲單元201的輸出通過其對應的第n個分接頭倍增器203接收。n+1個分接頭200中的每一個可以實施模擬倍增器以用于校正系數(shù)。分接頭203中的每一個通過均衡系數(shù)(即，tap0……tapn)乘以其接收到的信號。n+1個分接頭203中的每一個的系數(shù)(即，tap0……tapn)可以是基于決策結果使用自適應算法調(diào)節(jié)的，例如，最小均方或迫零算法。n-1個延遲單元201的輸出被發(fā)送到ctle增益級路徑210內(nèi)的下一個延遲單元201。分接頭203的輸出由求和電路204接收，求和電路204可以是操作為模擬求和電路的線性組合器，該線性組合器對分接頭203的輸出進行求和產(chǎn)生均衡的輸出信號vout。此輸出信號vout可以輸送到下一個均衡器級116，或者輸送到接收器的輸出電路系統(tǒng)，例如，接收器100中的緩沖器120。tap0到tapn的校正系數(shù)可以基于最小均方(least-mean-square，“l(fā)ms”)算法產(chǎn)生。因此，新tap可以更新且如下表示：

tap0((k+1)-ts)＝tap0(k-ts)+2u0*err(k-ts)*xin0(k·ts)

tap1((k+1)-ts)＝tap1(k·ts)+2u1*err(k-ts)*xinl(k·ts)

tapn((k+1)-ts)＝tapn(k-ts)+2un*err(k-ts)*xinn(k-ts)，

其中ts是離散時間系統(tǒng)中的樣本時間，u0，u1……un是加權參數(shù)，并且err(k·ts)是在時刻k·ts處的誤差值。xin0、xin1……xinn是對應于tap0，tap1……tapn的延遲單元的輸入。此lms塊的實施方案可以并入到圖1中的數(shù)字控制邏輯122中。

圖3示出可以在接收器100的均衡器級116內(nèi)使用的均衡器300的替代實施例。均衡器300類似于均衡器200，不同之處在于其ctle增益級路徑301包括接收具有固有isi特性的所發(fā)射的數(shù)據(jù)的預先濾波線性均衡器(linearequalizer，“l(fā)eq”))302，且隨后在此信號上操作并且發(fā)送其輸出到延遲單元201的鏈和n+1個分接頭202的序列內(nèi)的最初第0個分接頭203。舉例來說，leq302可以在輸入信號上操作以提供用于信號的ac增益/dc增益的最大且可調(diào)諧的增益比(即，高頻峰化增益與低頻增益的增益比)。

延遲單元201和分接頭203可以各自以與相對于圖2公開的類似方式操作。此外，均衡器300可以另外實施均衡器級303，均衡器級303在將它們的輸出發(fā)送到接收器的輸出電路系統(tǒng)之前從求和電路204接收輸出vout，輸出電路系統(tǒng)例如接收器100的緩沖器120。均衡器級303可以采用決策反饋均衡器(“dfe”)與有限脈沖響應(“fir”)濾波器的組合。應注意替代于leq302和均衡器級303可以實施任何其它合適的均衡器以結合均衡器200使用。

圖4示出表示可以在本發(fā)明的實施例內(nèi)實施的延遲單元201中的每一個的電路圖，例如，在均衡器200和300內(nèi)。延遲單元201包括耦合到跨阻抗級(transimpedancestage，“tz級”))402的跨導級(transconductancestage，“tg級”)401。tg級401是“電壓輸入”和“電流輸出”電路(因此，電壓到電流轉(zhuǎn)換器)，而tz級402是“電流輸入”和“電壓輸出”電路(因此，電流到電壓轉(zhuǎn)換器)。tg-tz級的這種配置與現(xiàn)有技術電壓放大器級相比產(chǎn)生用于高頻應用的更大增益和帶寬，它們在本質(zhì)上是“電壓輸入”和“電壓輸出”。此類現(xiàn)有技術電壓放大器具有限制，這是由于它們的帶寬由它們的輸出的內(nèi)部rc時間常數(shù)支配，而本發(fā)明的實施例的tg-tz級配置對它們的輸出rc時間常數(shù)不太敏感。

tg級401在其輸入節(jié)點vinp和vinm處接收差分輸入電壓vin(即，vin＝vinp-vinm)。此類差分電壓可以如相對于均衡器200所示從所傳輸信號或前一延遲單元201中接收，或如相對于均衡器300所示從前一均衡器級(例如，leq302)或前一延遲單元201中接收。來自每個延遲單元201的差分輸出電壓vout在tz級402的差分輸出節(jié)點von和vop處提供(即，vout＝vop-von)。這些輸出電壓可以提供到下一個延遲單元201和n個分接頭倍增器203中的一個，如相對于均衡器200和300所示，延遲級路徑中的最后一個延遲單元201除外，在最后一個延遲單元201中輸出電壓僅提供到第n個分接頭倍增器203。

tg級401實施可調(diào)諧的負源退化方案和分流電流控制的電感器。電流源403耦合在電源電壓vdd與晶體管420之間，該電流源403在其系結到輸入vinp的柵極電極處接收差分電壓輸入信號中的一個。tg級401實施可調(diào)諧的負源退化方案和分流電流控制的電感器。電流源404耦合在電源電壓vdd與晶體管421之間，該電流源404在其系結到輸入vinm的柵極電極處接收差分電壓輸入信號中的一個。差分輸出電壓v1耦合在電流源403與晶體管420之間，而差分電壓輸出節(jié)點v2耦合在電流源404與晶體管421之間。

如圖4中所示，晶體管430、431、440和441在節(jié)點420、421與電源電壓vss之間交叉耦合到彼此。應注意在本發(fā)明的實施例內(nèi)，電源電壓vdd可以具有正電壓值，而電源電壓vss可以具有負電壓值，或可以系結到接地電勢。晶體管430的柵極電極耦合到差分電壓輸入vinp，而晶體管431的柵極電極耦合到差分電壓輸入vinm。在本發(fā)明的實施例內(nèi)，晶體管420、421、430、431、440和441可以全部包括nmos晶體管。晶體管440和441交叉耦合到彼此以提供跨越節(jié)點420和421的負電阻(“-r”)網(wǎng)絡。

使用晶體管430和431以對跨越節(jié)點420和421的負電阻行為提供前饋效應?？烧{(diào)諧(可變)電阻器網(wǎng)絡rs與交叉耦合的負電阻網(wǎng)絡并聯(lián)以調(diào)節(jié)tg級401的有效負電阻?？烧{(diào)諧電阻器網(wǎng)絡rs可以適用于提供rs的可變電阻值的任何方式實施。舉例來說，可以實施與切換元件(例如，nmos晶體管)組合的多個串聯(lián)耦合的電阻器元件使得接收到的控制信號激活/去激活切換元件中的一個或多個以便確定多少個電阻器元件串聯(lián)地放置在節(jié)點420與421之間。此類接收到的控制信號可以被配置成通過接收器100的數(shù)字控制邏輯122(參見圖1)提供。

分流電感電路系統(tǒng)并入在tg級401中以通過rhp(右半平面，righthalfplane)零和lhp(左半平面，lefthalfplane)極點產(chǎn)生全通傳遞函數(shù)響應。分流電感電路系統(tǒng)包括在節(jié)點420與電源電壓vss之間并聯(lián)耦合的電流源405和電感器電路407，以及在節(jié)點421與電源電壓vss之間并聯(lián)耦合的電流源406和電感器電路408。

tz級402實施一對單端低輸入阻抗電路作為tg級401的負載。

在tz級402內(nèi)，包括與電感器電路414并聯(lián)耦合的電流源410的第一分流電感電路耦合在電源電壓vdd與晶體管450之間。包括與電感器電路415并聯(lián)耦合的電流源411的第二分流電感電路耦合在電源電壓vdd與晶體管451之間。包括與電感器電路416并聯(lián)耦合的電流源412的第三分流電感電路耦合在電源電壓vss與晶體管460之間。并且，包括與電感器電路417并聯(lián)耦合的電流源413的第四分流電感電路耦合在電源電壓vss與晶體管461之間。分流電感電路用于產(chǎn)生第二rhp零以用于增益峰化和另外的相移。

互補晶體管450和460的柵極電極耦合到tg級401的節(jié)點v2。互補晶體管451和461的柵極電極耦合到tg級401的輸出節(jié)點v1。作為每個延遲單元201的差分電壓輸出的tz級402的差分輸出vout是從差分輸出節(jié)點von和vop接收的。輸出節(jié)點von耦合在晶體管450和460之間。差分電壓輸出節(jié)點vop耦合在晶體管451和461之間。

第一反饋電阻器rf1耦合在差分電壓輸出節(jié)點von與pmos晶體管450的柵極電極之間以形成包括p型反饋放大器的跨阻抗放大器。第一反饋電阻器rf1和nmos晶體管460形成包括n型反饋放大器的跨阻抗放大器。第二反饋電阻器rf2耦合在差分電壓輸出節(jié)點vop與pmos晶體管451的柵極電極之間以形成包括p型反饋放大器的跨阻抗放大器。第二反饋電阻器rf2和nmos晶體管461形成包括n型反饋放大器的跨阻抗放大器。

在本發(fā)明的實施例內(nèi)，電流源403、404、410和411可以各自通過pmos晶體管通過其接收例如直流偏置電壓的恒定電壓的控制電極實施；電流源405、406、412和413可以各自通過nmos晶體管通過其接收例如直流偏置電壓的恒定電壓的控制電極實施。

具有源電阻的可調(diào)諧偏置電壓vbs可用于改變電感器電路407、408和414-417內(nèi)的偏置條件，如相對于圖6另外描述。

圖5示出tg級401的等效電路500表示的圖式。出于以下說明的目的，電流源503和電流源504可以被視為相應地相當于電流源403和電流源404，而晶體管510和晶體管511可以被視為相應地相當于晶體管420和晶體管421。在等效電路500內(nèi)，可調(diào)諧電阻器rs、負電阻網(wǎng)絡(“-r”))512、電感器阻抗(“sl”))513和電流源505、506可以被視為相當于包括可調(diào)諧電阻器rs、晶體管430、431、440、441、電流源405和406以及電感器電路407和408的tg級401內(nèi)的電路系統(tǒng)。具有阻抗sl的電感用于產(chǎn)生用于延遲單元201的所希望的傳遞函數(shù)。利用此等效電路500，電路500的阻抗zs提供于以下等式(1)中：

而有效跨導g′m提供于以下等式(2)中：

再次參考圖4，tg級401的有效-r元件512除晶體管440和441之外使用晶體管430和431以使電路的“-r”效應和響應速度最大化。

如前文所述，tg級401的差分輸入電壓是vin＝vinp-vinm，而tg級401的差分輸出電流是io1＝i1-i2，其中i1和i2是相應地在差分輸出節(jié)點v1和v2處來自tg級401的差分電流(i2＝-i1)輸出。

因此，tg級401的傳遞函數(shù)可以由以下等式(3)表示：

在等式(3)內(nèi)，τ1表示l1/rnet的值，而τ2表示l1(gml-(1/rnet))的值。電感值l1是由電感器電路407、408中的每一個提供的標稱電感值?？鐚е礸ml由晶體管420或421提供。增益值k1是相當于跨導值gml的dc增益。

電阻網(wǎng)絡值rnet由以下等式(4)提供：

-rx是來自交叉耦合電路的負電阻并且等于-1/gmx，其中gmx晶體管440或441中的任一者的跨導。由于如本文中先前描述rs的值可以通過從數(shù)字控制邏輯122接收的控制信號更新，所以rnet的有效值可以相應地得到調(diào)諧；且因此繼而時間常數(shù)τ1和τ2可以被修改以由此調(diào)節(jié)每個延遲單元201中的時間延遲。通過利用任何合適的方法的rs值的調(diào)節(jié)每個延遲單元201的時間延遲可以被確定為所希望的值，例如，通過完成延遲單元201的環(huán)路(例如，通過切換元件的使用)以測量延遲單元201的鏈210的環(huán)頻率以確保它位于閾值內(nèi)以便在每個延遲單元內(nèi)實施所希望的延遲。

tz級402的傳遞函數(shù)通過以下等式(5)提供：

rf是反饋電阻器rf1或rf2中的任一者的值。sl2是電感器電路416或417的阻抗。電導gm2t是晶體管450和460或晶體管451和461的組合的總復合跨導。

tz級402的dc增益kdc可被認為由以下等式(6)表示：

rf-(1/gm2t)

如果由tz級402貢獻的延遲時間由值τ3表示，那么它相當于以下等式(7)：

l/(rf-(1/gm2t))

結果是tz級402的傳遞函數(shù)可以由以下等式(8)表示：

kdc(1-sτ3)

通過第一階近似，延遲單元201中的每一個的總體傳遞函數(shù)(不含負載)可以由以下等式(9)表示：

在此等式中，k＝k1·kdc。在tg級401的先前描述的傳遞函數(shù)中回憶(參見等式(3))，rhp零通過(1-sτ1)提供，并且lhp極點通過(l+sτ2)提供。從等式(8)中可以看出tz級402提供額外的rhp零，產(chǎn)生另外的相移，并且因此為延遲單元201產(chǎn)生時間延遲的增大。

每個延遲單元201的總體傳遞函數(shù)(具有負載)可以隨后由以下等式(10)表示：

參考圖6，電感器電路407-408和414-417中的每一個可以利用電路600在上述無電感配置中實施。電路600使用激活裝置601(例如，nmos晶體管)以呈現(xiàn)等效電感電路特性，這與現(xiàn)有技術無源電感器相比明顯地需要較少面積以在半導體集成電路中實施。第一電阻器602耦合在節(jié)點604與晶體管601的柵極電極之間，該柵極電極耦合在節(jié)點604與電源電壓(例如，vdd或vss)之間。具有大于第一電阻器602的電阻值的第二電阻器603耦合在節(jié)點604與可調(diào)諧直流偏置電壓vbs之間。第二電阻器603被配置成在節(jié)點604處阻斷交流信號。作為一個實例，電阻器603的幅值可以被設置成是與電阻器602相比大10倍以維持電感元件的高頻性能。然而，可以將電阻器603制作的足夠小并且與電阻器602類似以減少電感行為。

電路600的電感值的控制可以通過調(diào)諧dc偏置電壓vbs提供。參看圖7，可以實施電路700以用于產(chǎn)生此類可調(diào)諧dc偏置電壓vbs。電路700示出為此實施方案的例子，然而其它等效配置也在本發(fā)明的實施例的范圍內(nèi)。示例性電路700使用具有電阻值ru和ru/2的多個電阻器，如圖所示串聯(lián)耦合在一對電源電壓之間(例如，vdd，vss)。多個傳輸門701操作為切換器以用于切換在短路與開路之間操作。作為一個實例，取決于激活哪些切換器701，vbs可以呈現(xiàn)電壓vdd的分數(shù)的值(例如，(1/16)vdd……(15/16)vdd)。切換器701的操作的控制可以通過在接收器100中的數(shù)字控制邏輯122(參見圖1)上接收到的n位(例如，n＝3)信號cs_mux_ctrl提供。

圖8示出根據(jù)本發(fā)明的實施例配置的數(shù)據(jù)處理系統(tǒng)800如何可以利用如先前相對于圖1描述的通信系統(tǒng)的例子。串行通信信道102、110可以實施為周邊組件互連高速(本文中被稱作“pci高速”或“pcie”)總線以在例如計算和通信平臺的應用中互連周邊裝置(例如，在下文中論述的pci高速端點裝置)。采用pci高速架構的系統(tǒng)支持經(jīng)由卡和連接器的芯片到芯片互連和板到板互連。更具體地說，pci高速架構實施一個或多個串行點到點類型互連以用于在兩個裝置之間通信。此外，多個pci高速裝置可以使用扇出總線的切換器連接，使得有可能將系統(tǒng)中的大量裝置連接在一起。

在圖8中所示出的示例性實施例中，一個或多個處理器(在圖8中標記為“cpu1”)806通過局部總線831或任何其它等效總線架構耦合到pci高速根復合體802。類似地，存儲器子系統(tǒng)(標記為“存儲器”))803通過局部總線832耦合到pci高速根復合體802，局部總線832可以是局部總線831的一部分。數(shù)據(jù)處理系統(tǒng)800可以實施一個或多個端點裝置以用于通過pci高速根復合體802耦合到處理器806和存儲器子系統(tǒng)803。端點裝置中的一個或多個是pci高速端點裝置。端點裝置中的一個或多個可以包括通過pcie到pci橋裝置(未示出)耦合到根復合體802的傳統(tǒng)pci裝置。

此示例性網(wǎng)絡配置示出了包括n個端點裝置812……820的層級(其中n大于或等于1)。第一端點裝置(標記為“端點1”)812經(jīng)由鏈路833耦合到pci高速根復合體802上的第一端口。在圖8中說明的示例性數(shù)據(jù)處理系統(tǒng)800中，第二端點裝置(標記為“端點2”)814通過鏈路834耦合到pci高速根復合體802。類似地，第三端點裝置(標記為“端點3”))816經(jīng)由鏈路835耦合到pci高速根復合體802。

為了說明本發(fā)明的實施例如何可以經(jīng)由切換裝置耦合層級中的多個端點到根復合體，圖8的示例性數(shù)據(jù)處理系統(tǒng)800另外將第四端點裝置(標記為“端點4”))818經(jīng)由鏈路836、pci高速切換裝置(標記為“切換”))810和鏈路838耦合到pci高速根復合體802。類似地，第n端點裝置(標記為“端點n”))820示出為經(jīng)由鏈路836、切換裝置810和鏈路839耦合到pci高速根復合體802。第四多路復用器828標記為muxn以指示可以存在將多個n端點裝置或切換裝置耦合到pci高速根復合體802的n個(其中n大于或等于1)多路復用器。

本文中參考“配置”成執(zhí)行功能或作用的裝置、電路或電路系統(tǒng)。應理解這可以包括選擇預定義邏輯塊且邏輯上使它們相關聯(lián)，使得它們提供特定邏輯功能，這些邏輯功能包括監(jiān)測或控制功能。它還可包含控制裝置的基于編程計算機軟件的邏輯、布線離散硬件組件或上述內(nèi)容中的任一者或全部的組合。

本發(fā)明的各方面提供延遲單元，該延遲單元包括跨導級，該跨導級被配置成將差分輸入電壓信號轉(zhuǎn)換成差分輸出電流信號，其中跨導級包括耦合在源退化配置中的第一晶體管和第二晶體管的差分對、與可調(diào)諧的電阻器網(wǎng)絡并聯(lián)耦合的負電阻網(wǎng)絡，以及與負電阻網(wǎng)絡并聯(lián)耦合的分流電感電路系統(tǒng)。延遲單元可另外包括被配置成將從跨導級接收的差分輸出電流信號轉(zhuǎn)換成差分輸出電壓信號的跨阻抗級，其中跨阻抗級包括與第一分流電感電路串聯(lián)耦合的第一跨阻抗放大器。跨阻抗級可另外包括與第二分流電感電路串聯(lián)耦合的第二跨阻抗放大器，其中第一跨阻抗放大器包括n型反饋放大器，并且其中第二跨阻抗放大器包括p型反饋放大器，并且其中第一分流電感電路和第二分流電感電路各自包括與電感器電路并聯(lián)耦合的電流源。分流電感電路系統(tǒng)可以包括與電感器電路并聯(lián)耦合的電流源。電感器電路可以是無電感的。電感器電路可以包括晶體管、耦合在柵極電極與晶體管的另一電極之間的第一電阻器，以及耦合在柵極電極與可調(diào)諧的偏置電壓之間的第二電阻器。負電阻網(wǎng)絡可以包括：第一晶體管和第二晶體管，第一晶體管和第二晶體管的柵極電極被配置成接收差分輸入電壓信號；交叉耦合的第三晶體管和第四晶體管，第三晶體管和第四晶體管的柵極電極連接到分流電感電路系統(tǒng)，其中第一晶體管的源極電極連接到第三晶體管的漏極電極，并且其中第四電極的源極電極連接到第四電極的漏極電極?？烧{(diào)諧的電阻器網(wǎng)絡可以連接在交叉耦合的第三晶體管和第四晶體管的柵極電極之間，其中可調(diào)諧的電阻器網(wǎng)絡配置有可變的有效電阻?？鐚Ъ壙梢耘渲糜性诓罘州斎腚妷盒盘柹嫌糜野肫矫媪愫妥笫謧绕矫鏄O點產(chǎn)生全部通過響應的第一傳遞函數(shù)，其中跨阻抗級配置有具有另一右半平面零的第二傳遞函數(shù)。

本發(fā)明的各方面提供通信接收器均衡器，該接收器均衡器包括：第一延遲單元，第一延遲單元被配置成接收第一電壓信號并且輸出相對于第一電壓信號在時間上延遲的第二電壓信號；第二延遲單元，第二延遲單元被配置成接收第二電壓信號并且輸出相對于第二電壓信號在時間上延遲的第三電壓信號；第一分接頭倍增器，第一分接頭倍增器被配置成通過第一均衡系數(shù)倍增第二電壓信號以用于作為倍增的第二電壓信號輸出；第二分接頭倍增器，第二分接頭倍增器被配置成通過第二均衡系數(shù)倍增第三電壓信號以用于作為倍增的第三電壓信號輸出；以及求和電路，求和電路被配置成對倍增的第二電壓信號和倍增的第三電壓信號進行求和以產(chǎn)生均衡的輸出信號。第一延遲單元和第二延遲單元可以各自包括：跨導級，跨導級被配置成將第一電壓信號轉(zhuǎn)換成輸出電流信號的，其中跨導級包括耦合在源退化配置中的一對第一晶體管和第二晶體管；負電阻網(wǎng)絡，負電阻網(wǎng)絡與可調(diào)諧的電阻器網(wǎng)絡并聯(lián)耦合；分流電感電路系統(tǒng)，分流電感電路系統(tǒng)與負電阻網(wǎng)絡并聯(lián)耦合；以及跨阻抗級，跨阻抗級被配置成將從跨導級接收的輸出電流信號轉(zhuǎn)換成輸出電壓信號，其中跨阻抗級包括與第一分流電感電路串聯(lián)耦合的第一跨阻抗放大器。跨阻抗級可另外包括與第二分流電感電路串聯(lián)耦合的第二跨阻抗放大器，其中第一跨阻抗放大器包括n型反饋放大器，并且其中第二跨阻抗放大器包括p型反饋放大器，并且其中第一分流電感電路和第二分流電感電路各自包括與電感器電路并聯(lián)耦合的電流源。分流電感電路系統(tǒng)可另外包括與電感器電路并聯(lián)耦合的電流源。電感器電路可另外包括晶體管、耦合在柵極電極與晶體管的另一電極之間的第一電阻器，以及耦合在柵極電極與可調(diào)諧的偏置電壓之間的第二電阻器。負電阻網(wǎng)絡可另外包括：第一晶體管和第二晶體管，第一晶體管和第二晶體管的柵極電極被配置成接收第一電壓信號；以及交叉耦合的第三晶體管和第四晶體管，第三晶體管和第四晶體管的柵極電極連接到分流電感電路系統(tǒng)，其中第一晶體管的源極電極連接到第三晶體管的漏極電極，其中第四電極的源極電極連接到第四電極的漏極電極，其中可調(diào)諧的電阻器網(wǎng)絡連接在交叉耦合的第三晶體管和第四的柵極電極之間，并且其中可調(diào)諧的電阻器網(wǎng)絡配置有可變的有效電阻?？鐚Ъ壙梢耘渲糜性诘谝浑妷盒盘柹嫌糜野肫矫媪愫妥笫謧绕矫鏄O點產(chǎn)生全部通過響應的第一傳遞函數(shù)，其中跨阻抗級配置有具有另一右半平面零的第二傳遞函數(shù)。通信接收器均衡器可另外包括：預先濾波線性均衡器，預先濾波線性均衡器被配置成(1)接收具有固有符號間干擾特性的所傳輸信號和(2)輸出第一電壓信號；以及決策反饋均衡器和有限脈沖響應濾波器，決策反饋均衡器和有限脈沖響應濾波器被配置成接收均衡過的輸出信號。通信接收器均衡器可另外包括第三分接頭倍增器，第三分接頭倍增器被配置成通過第三均衡系數(shù)倍增第一電壓信號以用于作為倍增的第一電壓信號輸出，其中求和電路被另外配置成對倍增的第一電壓信號和倍增的第一電壓信號和第二電壓信號進行求和以產(chǎn)生均衡的輸出信號。

本發(fā)明的各方面提供數(shù)據(jù)處理系統(tǒng)，該數(shù)據(jù)處理系統(tǒng)包括處理器、耦合到處理器的存儲器子系統(tǒng)以及經(jīng)由串行通信信道耦合到處理器的外圍裝置。外圍裝置可另外包括通信接收器均衡器，該通信接收器均衡器包括：第一延遲單元，第一延遲單元被配置成從串行通信信道接收第一電壓信號并且輸出相對于第一電壓信號在時間上延遲的第二電壓信號；第二延遲單元，第二延遲單元被配置成接收第二電壓信號并且輸出相對于第二電壓信號在時間上延遲的第三電壓信號；第一分接頭倍增器，第一分接頭倍增器被配置成通過第一均衡系數(shù)倍增第二電壓信號以用于作為倍增的第二電壓信號輸出；第二分接頭倍增器，其被配置成通過第二均衡系數(shù)倍增第三電壓信號以用于作為倍增的第三電壓信號輸出；以及求和電路，求和電路被配置成對倍增的第二電壓信號和倍增的第三電壓信號進行求和以產(chǎn)生均衡的輸出信號，其中均衡的輸出信號是第一電壓信號的均衡的版本。第一延遲單元和第二延遲單元中的每一個可以各自包括跨導級，該跨導級被配置成將第一電壓信號轉(zhuǎn)換成輸出電流信號，其中跨導級包括：耦合在源退化配置中的第一晶體管和第二晶體管的差分對；與可調(diào)諧的電阻器網(wǎng)絡并聯(lián)耦合的負電阻網(wǎng)絡；以及與負電阻網(wǎng)絡并聯(lián)耦合的分流電感電路系統(tǒng)。第一延遲單元和第二延遲單元中的每一個可以另外各自包括跨阻抗級，該跨阻抗級被配置成將從跨導級接收的輸出電流信號轉(zhuǎn)換成輸出電壓信號，其中跨阻抗級包括與第一分流電感電路串聯(lián)耦合的第一跨阻抗放大器?？缱杩辜壙闪硗獍ㄅc第二分流電感電路串聯(lián)耦合的第二跨阻抗放大器，其中第一跨阻抗放大器包括n型反饋放大器，并且其中第二跨阻抗放大器包括p型反饋放大器，并且其中第一分流電感電路和第二分流電感電路各自包括與電感器電路并聯(lián)耦合的電流源，其中分流電感電路系統(tǒng)包括與電感器電路并聯(lián)耦合的電流源。電感器電路可另外包括晶體管、耦合在柵極電極與晶體管的另一電極之間的第一電阻器，以及耦合在柵極電極與可調(diào)諧的偏置電壓之間的第二電阻器。負電阻網(wǎng)絡可另外包括：第一晶體管和第二晶體管，第一晶體管和第二晶體管的柵極電極被配置成接收第一電壓信號；交叉耦合的第三晶體管和第四晶體管，第三晶體管和第四晶體管的柵極電極連接到分流電感電路系統(tǒng)，其中第一晶體管的源極電極連接到第三晶體管的漏極電極，其中第四電極的源極電極連接到第四電極的漏極電極，其中可調(diào)諧的電阻器網(wǎng)絡連接在交叉耦合的第三晶體管和第四的柵極電極之間，并且其中可調(diào)諧的電阻器網(wǎng)絡配置有可變的有效電阻。

貫穿本說明書對“一個實施例”、“實施例”、“其它實施例”或類似語言的參考意味著結合這些實施例描述的特定特征、結構或特性包括在本發(fā)明的至少一個實施例中。因此，短語“在一個實施例中”、“在一實施例中”、“實施例”以及類似語言在整個本說明書中的出現(xiàn)可以(但不是必須)全部指代同一實施例。此外，本發(fā)明的實施例的所描述的特征、結構、方面或特性可以任何合適方式在一個或多個實施例中組合。對應地，即使特征可以如最初在某些組合中作用的所主張，在一些情況下來自所主張的組合的一個或多個特征可以從組合中刪除，并且所主張的組合可以涉及子組合或子組合的變化。

在本文中的描述中，提供許多特定細節(jié)，例如，通信信道、串行鏈路等的實例以提供對本發(fā)明的實施例的透徹理解。然而，相關領域的技術人員將認識到本發(fā)明的方面可以在無需具體細節(jié)中的一個或多個的前提下實踐或用其它方法、組件、材料等實踐。在其它情況下，未示出或詳細描述眾所周知的結構、材料或操作以免使本發(fā)明的方面混淆。

上文關于特定實施例描述了益處、優(yōu)點和對問題的解決方案。然而，益處、優(yōu)點和對問題的解決方案以及可能造成任何益處、優(yōu)點或解決方案發(fā)生或變得更加明顯的任何元素可以不被解釋為任何或全部權利要求中的至關重要的、所需要的或基本特征或元素。

已經(jīng)閱讀本發(fā)明的所屬領域的技術人員將認識到可以在不脫離本發(fā)明的范圍的情況下對實施例作出改變和修改。應了解在本文中示出且描述的特定實施方案可以說明本發(fā)明并且可以并非意圖以任何方式限制本發(fā)明的范圍。本文中所公開的本發(fā)明的實施例的其它變化可以在所附權利要求書的范圍內(nèi)。

雖然本說明書含有許多細節(jié)，但這些不應解釋為對本發(fā)明的范圍或可要求何種內(nèi)容的限制，而是解釋為對本發(fā)明的特定實施方案特定的特征的描述。本文中的標題可以并非意圖限制本發(fā)明、本發(fā)明的實施例或標題下所公開的其它事項。

如本文所使用，術語“包括”或其任何其它變化可以意圖涵蓋非排他性的包含物，使得包括一列元件的過程、方法、制品或設備不僅包括那些元件，而是可以包括并未明確地列出的或并非此類過程、方法、制品或設備固有的其它元件。另外，本文中描述的元件并不是實踐本發(fā)明所必需的，除非明確地描述為基本的或至關重要的。

本文中，術語“或”可以意圖是包含性的，其中“a或b”包括a或b并且還包括a和b。

本文所使用的術語僅出于描述特定實施例的目的，且并不意圖限制本發(fā)明。除非上下文另外明確指示，否則如本文所用的單數(shù)形式“一(a/an)”和“所述”也可以意圖包括復數(shù)形式。另外，將另外理解術語“包括(comprises或comprising)”當在本說明書(可以包括本文中所附的權利要求書)中使用時指定所陳述特征、整數(shù)、步驟、操作、元件或組件的存在，但并不排除一種或多種其它特征、整數(shù)、步驟、操作、元件、組件或其群組的存在或添加。

所附權利要求中的所有方法或步驟加功能元件的對應結構、材料、動作以及等效物可以意圖包括用于結合如特定地主張的其它所主張的元件執(zhí)行功能的任何結構、材料或動作。