數(shù)據(jù)復(fù)用方法及系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種數(shù)據(jù)復(fù)用方法及系統(tǒng)，所述方法包括：制定數(shù)字信號(hào)微處理器與復(fù)用協(xié)議解析模塊之間的數(shù)據(jù)復(fù)用協(xié)議；所述數(shù)字信號(hào)根據(jù)數(shù)據(jù)復(fù)用協(xié)議、要傳輸?shù)囊曨l數(shù)據(jù)和選擇的通道生成復(fù)用數(shù)據(jù)，將復(fù)用數(shù)據(jù)發(fā)送至復(fù)用協(xié)議解析模塊；所述復(fù)用協(xié)議解析模塊根據(jù)數(shù)據(jù)復(fù)用協(xié)議解析復(fù)用數(shù)據(jù)，并將要傳輸?shù)囊曨l數(shù)據(jù)通過(guò)數(shù)模轉(zhuǎn)換芯片拷貝至有接收視頻需求的視頻設(shè)備的對(duì)應(yīng)的輸出通道上，本發(fā)明能夠根據(jù)不同平臺(tái)的實(shí)際情況來(lái)定義對(duì)應(yīng)數(shù)據(jù)復(fù)用協(xié)議，使用方法靈活多變，適用于任意兩個(gè)數(shù)字信號(hào)微處理器與復(fù)用協(xié)議解析模塊之間的數(shù)據(jù)復(fù)用，提高數(shù)字信號(hào)微處理器的資源利用率，減少數(shù)字信號(hào)微處理器的使用數(shù)量，降低產(chǎn)品成本。
【專利說(shuō)明】數(shù)據(jù)復(fù)用方法及系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及編解碼卡領(lǐng)域，特別涉及一種數(shù)據(jù)復(fù)用方法及系統(tǒng)。
【背景技術(shù)】
[0002]數(shù)字信號(hào)微處理器(DSP芯片，Digital Signal Processor)是一種獨(dú)特的微處理器，其是以數(shù)字信號(hào)來(lái)處理大量信息的器件，Netra芯片和Centaurus芯片都屬于DSP芯片。其中，Netra芯片是德州儀器(TI)推出的全新視頻片上系統(tǒng)(SoC)，其將高清多通道系統(tǒng)的所有捕獲、壓縮、顯示以及控制功能整合于單芯片上，其集成ARM Cortex-A8, TI C674x浮點(diǎn)DSP、若干二代可編程高清視頻影像協(xié)處理器(HDVICP V2.0)、一個(gè)高清視頻處理子系統(tǒng)(HDVPSS)ο Centaurus芯片是德州儀器(TI)基于Netra芯片擴(kuò)展的新平臺(tái)，在集成了 Netra的特性后更注重于低功耗設(shè)計(jì)。
[0003]如圖1所示，現(xiàn)有Netra芯片或Centaurus芯片的視頻輸出口個(gè)數(shù)有限，最多只有三個(gè)視頻輸出通道，分別為HDM1、VGA和CVBS視頻輸出口，圖1中TVP5158為模數(shù)轉(zhuǎn)換芯片，與HDMI視頻輸出口連接的是HDMI視頻設(shè)備11，與VGA視頻輸出口連接的VGA視頻設(shè)備12，與CVBS視頻輸出口連接的是CVBS視頻設(shè)備13。如果要實(shí)現(xiàn)至少兩個(gè)HDMI視頻設(shè)備11和/或至少兩個(gè)VGA視頻設(shè)備12和/或至少兩個(gè)CVBS視頻設(shè)備13的視頻輸出，則需要多個(gè)DSP才能實(shí)現(xiàn)。如圖2所示，要實(shí)現(xiàn)8路CVBS視頻設(shè)備13的視頻輸出，現(xiàn)有技術(shù)需要8個(gè)Netra芯片或8個(gè)Centaurus芯片才能完成,這樣不僅使得產(chǎn)品成本增加,而且還造成DSP資源浪費(fèi)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種數(shù)據(jù)復(fù)用方法，能夠根據(jù)不同平臺(tái)的實(shí)際情況來(lái)定義對(duì)應(yīng)數(shù)據(jù)復(fù)用協(xié)議，使用方法靈活多變，適用于任意兩個(gè)數(shù)字信號(hào)微處理器與復(fù)用協(xié)議解析模塊之間的數(shù)據(jù)復(fù)用，有利于提升數(shù)字信號(hào)微處理器的資源利用率，節(jié)約數(shù)字信號(hào)微處理器的使用數(shù)量，降低產(chǎn)品成本。
[0005]為解決上述問(wèn)題，本發(fā)明提供一種數(shù)據(jù)復(fù)用方法，包括:
[0006]依次連接模數(shù)轉(zhuǎn)換芯片、數(shù)字信號(hào)微處理器、復(fù)用協(xié)議解析模塊、數(shù)模轉(zhuǎn)換芯片、輸出通道、接視頻設(shè)備；
[0007]制定所述數(shù)字信號(hào)微處理器與所述復(fù)用協(xié)議解析模塊之間的數(shù)據(jù)復(fù)用協(xié)議；
[0008]所述數(shù)字信號(hào)微處理器從所述模數(shù)轉(zhuǎn)換芯片獲取要傳輸?shù)囊曨l數(shù)據(jù)，并檢測(cè)有接收視頻需求的視頻設(shè)備，根據(jù)有接收視頻需求的視頻設(shè)備選擇對(duì)應(yīng)的輸出通道，并根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議、要傳輸?shù)囊曨l數(shù)據(jù)和選擇的通道生成復(fù)用數(shù)據(jù)，將所述復(fù)用數(shù)據(jù)發(fā)送至所述復(fù)用協(xié)議解析模塊；
[0009]所述復(fù)用協(xié)議解析模塊根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議解析所述復(fù)用數(shù)據(jù)，以獲取所述要傳輸?shù)囊曨l數(shù)據(jù)，并將所述要傳輸?shù)囊曨l數(shù)據(jù)通過(guò)所述數(shù)模轉(zhuǎn)換芯片拷貝至有接收視頻需求的視頻設(shè)備的對(duì)應(yīng)的輸出通道上。[0010]進(jìn)一步的，在上述方法中，所述視頻設(shè)備為至少兩個(gè)HDMI視頻設(shè)備和/或至少兩個(gè)VGA視頻設(shè)備和/或至少兩個(gè)CVBS視頻設(shè)備。
[0011]進(jìn)一步的,在上述方法中，所述數(shù)字信號(hào)微處理器為Netra或Centaurus芯片。
[0012]進(jìn)一步的,在上述方法中，所述復(fù)用協(xié)議解析模塊為FPGA、Netra或Centaurus芯片。
[0013]進(jìn)一步的,在上述方法中，將作為所述數(shù)字信號(hào)微處理器的Netra或Centaurus芯片通過(guò)其VP 口與作為復(fù)用協(xié)議解析模塊的FPGA芯片連接。
[0014]進(jìn)一步的，在上述方法中，每次傳輸所述復(fù)用數(shù)據(jù)時(shí)，所述數(shù)字信號(hào)微處理器遍歷查詢所有通道直至其VP 口處理的輸出通道數(shù)量為滿，并標(biāo)記最后一次輸出的輸出通道，下一次從這個(gè)標(biāo)記開始遍歷所有未標(biāo)記的輸出通道。
[0015]進(jìn)一步的，在上述方法中，所述復(fù)用數(shù)據(jù)包括要傳輸?shù)囊曨l數(shù)據(jù)和根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議定制的數(shù)據(jù)頭，所述數(shù)據(jù)頭定義的內(nèi)容包括起始碼、通道號(hào)、幀號(hào)、幀開始行標(biāo)記、幀結(jié)束行標(biāo)記、圖像的偏移量。
[0016]進(jìn)一步的，在上述方法中，所述數(shù)據(jù)頭定義的內(nèi)容還包括校驗(yàn)碼。
[0017]根據(jù)本發(fā)明的另一面，提供一種數(shù)據(jù)復(fù)用系統(tǒng)，包括依次連接的模數(shù)轉(zhuǎn)換芯片、數(shù)字信號(hào)微處理器、復(fù)用協(xié)議解析模塊、數(shù)模轉(zhuǎn)換芯片、輸出通道、接視頻設(shè)備，其中，
[0018]所述數(shù)字信號(hào)微處理器與所述復(fù)用協(xié)議解析模塊之間制定了數(shù)據(jù)復(fù)用協(xié)議，所述數(shù)字信號(hào)微處理器用于從所述模數(shù)轉(zhuǎn)換芯片獲取要傳輸?shù)囊曨l數(shù)據(jù)，并檢測(cè)有接收視頻需求的視頻設(shè)備，根據(jù)有接收視頻需求的視頻設(shè)備選擇對(duì)應(yīng)的輸出通道，并根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議、要傳輸?shù)囊曨l數(shù)據(jù)和選擇的通道生成復(fù)用數(shù)據(jù)，將所述復(fù)用數(shù)據(jù)發(fā)送至所述復(fù)用協(xié)議解析模塊；
[0019]所述復(fù)用協(xié)議解析模塊，用于根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議解析所述復(fù)用數(shù)據(jù)，以獲取所述要傳輸?shù)囊曨l數(shù)據(jù)，并將所述要傳輸?shù)囊曨l數(shù)據(jù)通過(guò)所述數(shù)模轉(zhuǎn)換芯片拷貝至有接收視頻需求的視頻設(shè)備的對(duì)應(yīng)的輸出通道上。
[0020]進(jìn)一步的，在上述系統(tǒng)中，所述視頻設(shè)備為至少兩個(gè)HDMI視頻設(shè)備和/或至少兩個(gè)VGA視頻設(shè)備和/或至少兩個(gè)CVBS視頻設(shè)備。
[0021]進(jìn)一步的,在上述系統(tǒng)中，所述數(shù)字信號(hào)微處理器為Netra或Centaurus芯片。
[0022]進(jìn)一步的，在上述系統(tǒng)中，所述復(fù)用協(xié)議解析模塊為FPGA、Netra或Centaurus芯片。
[0023]進(jìn)一步的，在上述系統(tǒng)中，將作為所述數(shù)字信號(hào)微處理器的Netra或Centaurus芯片通過(guò)其VP 口與作為復(fù)用協(xié)議解析模塊的FPGA芯片連接。
[0024]進(jìn)一步的，在上述系統(tǒng)中，所述復(fù)用數(shù)據(jù)包括要傳輸?shù)囊曨l數(shù)據(jù)和根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議定制的數(shù)據(jù)頭，所述數(shù)據(jù)頭定義的內(nèi)容包括起始碼、通道號(hào)、幀號(hào)、幀開始行標(biāo)記、幀結(jié)束行標(biāo)記、圖像的偏移量。
[0025]進(jìn)一步的，在上述系統(tǒng)中，所述數(shù)據(jù)頭定義的內(nèi)容還包括校驗(yàn)碼。
[0026]與現(xiàn)有技術(shù)相比，本發(fā)明通過(guò)制定數(shù)字信號(hào)微處理器與復(fù)用協(xié)議解析模塊之間的數(shù)據(jù)復(fù)用協(xié)議，所述數(shù)字信號(hào)微處理器從所述模數(shù)轉(zhuǎn)換芯片獲取要傳輸?shù)囊曨l數(shù)據(jù)，并檢測(cè)有接收視頻需求的視頻設(shè)備，然后根據(jù)有接收視頻需求的視頻設(shè)備選擇對(duì)應(yīng)的輸出通道，并根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議、要傳輸?shù)囊曨l數(shù)據(jù)和選擇的通道生成復(fù)用數(shù)據(jù)，將所述復(fù)用數(shù)據(jù)發(fā)送至所述復(fù)用協(xié)議解析模塊；所述復(fù)用協(xié)議解析模塊根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議解析所述復(fù)用數(shù)據(jù)，以獲取所述要傳輸?shù)囊曨l數(shù)據(jù)，并將所述要傳輸?shù)囊曨l數(shù)據(jù)通過(guò)所述數(shù)模轉(zhuǎn)換芯片拷貝至有接收視頻需求的視頻設(shè)備的對(duì)應(yīng)的輸出通道上，如此，可以根據(jù)不同平臺(tái)的實(shí)際情況來(lái)定義對(duì)應(yīng)數(shù)據(jù)復(fù)用協(xié)議，使用方法靈活多變，適用于任意兩個(gè)數(shù)字信號(hào)微處理器與復(fù)用協(xié)議解析模塊之間的數(shù)據(jù)復(fù)用，能夠提高數(shù)字信號(hào)微處理器的資源利用率，減少數(shù)字信號(hào)微處理器的使用數(shù)量，降低產(chǎn)品成本。
【專利附圖】

【附圖說(shuō)明】
[0027]圖1是現(xiàn)有的Netra/Centaurus芯片的3路輸出示意圖；
[0028]圖2是現(xiàn)有的多個(gè)Netra/Centaurus芯片對(duì)應(yīng)多個(gè)CVBS輸出示意圖；
[0029]圖3是本發(fā)明實(shí)施例一的數(shù)據(jù)復(fù)用方法的流程圖；
[0030]圖4是本發(fā)明實(shí)施例一的數(shù)據(jù)復(fù)用協(xié)議規(guī)定的外同步傳輸幀格式示意圖；
[0031]圖5是本發(fā)明實(shí)施例一的Netra/Centaurus芯片與FPGA芯片的連接示意圖；
[0032]圖6是本發(fā)明實(shí)施例一的DSP填充Header與Payload流程圖；
[0033]圖7是本發(fā)明實(shí)施例一的標(biāo)記法進(jìn)行輸出通道選擇示意圖；
[0034]圖8是本發(fā)明實(shí)施例二的數(shù)據(jù)復(fù)用系統(tǒng)的模塊示意圖。
【具體實(shí)施方式】
[0035]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。
[0036]實(shí)施例一
[0037]如圖3所示，并結(jié)合圖8，本發(fā)明實(shí)施例一提供一種數(shù)據(jù)復(fù)用方法，包括:
[0038]步驟SI，將模數(shù)轉(zhuǎn)換(AD)芯片21與數(shù)字信號(hào)微處理器(Digital SignalProcessor) 22連接，將所述數(shù)字信號(hào)微處理器22與復(fù)用協(xié)議解析模塊23連接，將所述復(fù)用協(xié)議解析模塊23與數(shù)模轉(zhuǎn)換(DA)芯片24連接，將所述數(shù)模轉(zhuǎn)換芯片24通過(guò)輸出通道26連接視頻設(shè)備25。
[0039]優(yōu)選的，所述視頻設(shè)備25為至少兩個(gè)HDMI視頻設(shè)備和/或至少兩個(gè)VGA視頻設(shè)備和/或至少兩個(gè)CVBS視頻設(shè)備?？梢岳斫獾氖?，本實(shí)施例尤其適用于對(duì)至少兩個(gè)HDMI視頻設(shè)備和/或至少兩個(gè)VGA視頻設(shè)備和/或至少兩個(gè)CVBS視頻設(shè)備進(jìn)行視頻輸出，以提高數(shù)字信號(hào)微處理器的資源利用率，減少數(shù)字信號(hào)微處理器的使用數(shù)量，降低產(chǎn)品成本。當(dāng)然，對(duì)一個(gè)HDMI視頻設(shè)備、一個(gè)VGA視頻設(shè)備和一個(gè)CVBS視頻設(shè)備進(jìn)行視頻輸出也適用本實(shí)施例的方法。
[0040]步驟S2，制定所述數(shù)字信號(hào)微處理器22與所述復(fù)用協(xié)議解析模塊23之間的數(shù)據(jù)復(fù)用協(xié)議。
[0041]優(yōu)選的，所述數(shù)據(jù)復(fù)用協(xié)議可以規(guī)定后續(xù)生成的復(fù)用數(shù)據(jù)包括要傳輸?shù)囊曨l數(shù)據(jù)和數(shù)據(jù)頭，所述數(shù)據(jù)頭定義的內(nèi)容包括起始碼、通道號(hào)、幀號(hào)、幀開始行標(biāo)記、幀結(jié)束行標(biāo)記、圖像的偏移量。此外，所述數(shù)據(jù)頭定義的內(nèi)容還可包括但不限于校驗(yàn)碼。
[0042]優(yōu)選的，所述數(shù)字信號(hào)微處理器為Netra或Centaurus芯片。所述復(fù)用協(xié)議解析模塊為 FPGA、Netra 或 Centaurus 芯片。具體的，F(xiàn)PGA (Field — Programmable Gate Array)芯片為現(xiàn)場(chǎng)可編程邏輯器件，F(xiàn)PGA芯片在價(jià)格上相較于Netra或Centaurus芯片具有明顯的優(yōu)勢(shì)。
[0043]詳細(xì)的，Netra或Centaurus芯片的VP 口(Video Port視頻口)可以支持各種分辨率的輸出制式，下面以其中1366*768RGB制式為例來(lái)說(shuō)明DSP芯片與FPGA芯片數(shù)據(jù)復(fù)用的原理。RGB3個(gè)通道傳輸格式是1366*768*60Hz，加上消隱后大小為1500*800*60Hz，像素點(diǎn)時(shí)鐘為72MHz。如果需要提高傳輸速率，幀率可提高到120幀，S卩1366*768*120Hz，像素點(diǎn)時(shí)鐘144MHz。如圖4所示，為了實(shí)現(xiàn)數(shù)據(jù)復(fù)用，可在同步傳輸幀的每一行輸出數(shù)據(jù)里面加入了數(shù)據(jù)頭Header，SAV和EAV為嵌入式控制字，分別表示每一行輸出數(shù)據(jù)的終點(diǎn)和起點(diǎn)，Blanking代表消隱,NOP (No Operation)表示無(wú)操作/空操作,代表該段空間沒(méi)有定義,不做任何處理。其中，Header是數(shù)據(jù)復(fù)用協(xié)議定制的數(shù)據(jù)頭，也是數(shù)據(jù)復(fù)用協(xié)議的核心，里面具體定義了其后面要傳輸?shù)囊曨l數(shù)據(jù)(Payload)屬于哪一個(gè)輸出通道、該數(shù)據(jù)對(duì)應(yīng)圖像的偏移量等。當(dāng)Netra或Centaurus芯片的驅(qū)動(dòng)把復(fù)合數(shù)據(jù)發(fā)給FPGA后，F(xiàn)PGA根據(jù)接收到的Header進(jìn)行解析，并把對(duì)應(yīng)的Payload拷貝到對(duì)應(yīng)的輸出通道上，完成多路數(shù)據(jù)復(fù)用。
[0044]所述數(shù)據(jù)復(fù)用協(xié)議中，Header頭的大小可以根據(jù)實(shí)際情況來(lái)定，只要DSP與FPGA協(xié)商好對(duì)應(yīng)字節(jié)代表什么意思即可，通常情況下Header大小為64字節(jié)，其中具體定義了:起始碼、通道號(hào)、幀號(hào)、幀開始行標(biāo)記、幀結(jié)束行標(biāo)記、還有對(duì)應(yīng)的圖像的偏移量、校驗(yàn)碼等等信息。
[0045]步驟S3，所述數(shù)字信號(hào)微處理器22從所述模數(shù)轉(zhuǎn)換芯片21獲取要傳輸?shù)囊曨l數(shù)據(jù)，并檢測(cè)具有接收視頻需求的視頻設(shè)備，根據(jù)具有接收視頻需求的視頻設(shè)備選擇對(duì)應(yīng)的輸出通道，并根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議、要傳輸?shù)囊曨l數(shù)據(jù)和選擇的通道生成復(fù)用數(shù)據(jù)，即數(shù)字信號(hào)微處理器22實(shí)現(xiàn)通道選擇并對(duì)復(fù)用數(shù)據(jù)進(jìn)行填充，并將所述復(fù)用數(shù)據(jù)發(fā)送至所述復(fù)用協(xié)議解析模塊23。
[0046]如圖5所示,可將作為所述數(shù)字信號(hào)微處理器22的Netra或Centaurus芯片通過(guò)其VP 口與作為復(fù)用協(xié)議解析模塊23的FPGA芯片連接。具體的，要實(shí)現(xiàn)一個(gè)DSP芯片進(jìn)行多路CVBS輸出，可以選擇Netra/Centaurus芯片加FPGA芯片的解決方案，F(xiàn)PGA芯片連接在Netra或Centaurus的VP 口上，Netra或Centaurus芯片根據(jù)數(shù)據(jù)復(fù)用協(xié)議,把要輸出的多路視頻信號(hào)發(fā)送到VP 口上，由Netra或Centaurus芯片的驅(qū)動(dòng)負(fù)責(zé)把復(fù)用數(shù)據(jù)傳輸給FPGA芯片，F(xiàn)PGA芯片根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議解析對(duì)應(yīng)復(fù)用數(shù)據(jù)，并把對(duì)應(yīng)通道的要傳輸?shù)囊曨l數(shù)據(jù)發(fā)送到DA芯片輸出顯示，從而大幅度提升DSP芯片VP 口資源利用率，降低產(chǎn)品成本。
[0047]詳細(xì)的，由于數(shù)據(jù)復(fù)用協(xié)議的使用，DSP芯片在每次傳輸一幀VP 口數(shù)據(jù)時(shí)，都需要完成對(duì)應(yīng)Header和Payload數(shù)據(jù)的填充。以8路解碼卡輸出為例來(lái)說(shuō)明DSP是如何實(shí)現(xiàn)數(shù)據(jù)復(fù)用的。
[0048]VP 口的數(shù)據(jù)是1366*768RGB格式，也就是說(shuō)一幀VP數(shù)據(jù)可以存放1366*3*768字節(jié)，每一行數(shù)據(jù)HEADER占用64字節(jié)，由于FPGA內(nèi)存?zhèn)鬏斝枰?56字節(jié)對(duì)齊，因此每一行Payload最多可以放3840字節(jié)的數(shù)據(jù)。
[0049]一個(gè)VP 口可以復(fù)用3個(gè)PAL (Phase Alternating Line,逐行倒相)制的輸出通道:3840*768/(720*576*2)=3.5。
[0050]一個(gè) VP 口可以復(fù)用 4 個(gè) NTSC (National Television System Committee)制的輸出通道:3840*768/(720*480*2) =4.3。
[0051]如圖6所示，DSP填充Header與Payload的流程具體可如下:
[0052]步驟S21，檢測(cè)并選擇輸出通道；
[0053]步驟S22，判斷選擇的輸出通道個(gè)數(shù)是否為零，若否，則執(zhí)行步驟S23后結(jié)束，若是，則執(zhí)行步驟S25 ；
[0054]步驟S23，設(shè)置有效的Header;
[0055]步驟S24，拷貝所述要傳輸?shù)囊曨l數(shù)據(jù)至Payload ；
[0056]步驟S25,設(shè)置無(wú)效的Header后結(jié)束。
[0057]優(yōu)選的，每次傳輸所述復(fù)用數(shù)據(jù)時(shí)，所述數(shù)字信號(hào)微處理器遍歷查詢所有通道直至其VP 口處理的輸出通道數(shù)量為滿，并標(biāo)記最后一次輸出的輸出通道，下一次從這個(gè)標(biāo)記開始遍歷所有未標(biāo)記的輸出通道。
[0058]另外，由于每一次VP 口傳輸只能輸出有限的輸出通道，而等待輸出的輸出通道又很多，這時(shí)候就需要一個(gè)好的通道選擇機(jī)制來(lái)管理輸出，不然會(huì)出現(xiàn)各個(gè)通道輸出不均勻等異常情況，針對(duì)這種情況，可以選擇標(biāo)記法來(lái)解決。所謂標(biāo)記法就是每次VP 口傳輸時(shí)，遍歷查詢所有輸出通道直至VP 口處理的輸出通道數(shù)量滿為止，并標(biāo)記最后一次輸出的輸出通道，下一次從這個(gè)標(biāo)記開始遍歷所有未標(biāo)記的輸出通道，如圖7所示，白色方框代表未標(biāo)記的輸出通道，黑色方框代表已標(biāo)記的輸出通道。該標(biāo)記法可根據(jù)實(shí)際輸出通道來(lái)輸出，靈活性好，實(shí)時(shí)性高，各個(gè)通道輸出均勻，VP 口資源利用率高。
[0059]步驟S4，所述復(fù)用協(xié)議解析模塊23根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議解析所述復(fù)用數(shù)據(jù)，以獲取所述要傳輸?shù)囊曨l數(shù)據(jù)(Payload)，并將所述要傳輸?shù)囊曨l數(shù)據(jù)(Payload)通過(guò)所述數(shù)模轉(zhuǎn)換芯片拷貝至有接收視頻需求的視頻設(shè)備的對(duì)應(yīng)的輸出通道上。
[0060]綜上所述，本實(shí)施例可以根據(jù)不同平臺(tái)的實(shí)際情況來(lái)定義對(duì)應(yīng)數(shù)據(jù)復(fù)用協(xié)議，使用方法靈活多變，適用于任意兩個(gè)數(shù)字信號(hào)微處理器與復(fù)用協(xié)議解析模塊之間的數(shù)據(jù)復(fù)用，提高數(shù)字信號(hào)微處理器的資源利用率，減少數(shù)字信號(hào)微處理器的使用數(shù)量，降低產(chǎn)品成本。
[0061]實(shí)施例二
[0062]如圖8所示，本發(fā)明還提供另一種數(shù)據(jù)復(fù)用系統(tǒng)，包括模數(shù)轉(zhuǎn)換(AD)芯片21、數(shù)字信號(hào)微處理器22、復(fù)用協(xié)議解析模塊23、數(shù)模轉(zhuǎn)換(DA)芯片24、輸出通道26和視頻設(shè)備25。
[0063]所述模數(shù)轉(zhuǎn)換芯片21與所述數(shù)字信號(hào)微處理器22連接。
[0064]所述數(shù)字信號(hào)微處理器22與復(fù)用協(xié)議解析模塊23連接，所述數(shù)字信號(hào)微處理器22與所述復(fù)用協(xié)議解析模塊23之間制定了數(shù)據(jù)復(fù)用協(xié)議，所述數(shù)字信號(hào)微處理器22用于從所述模數(shù)轉(zhuǎn)換芯片21獲取要傳輸?shù)囊曨l數(shù)據(jù)，并檢測(cè)有接收視頻需求的視頻設(shè)備25，根據(jù)有接收視頻需求的視頻設(shè)備25選擇對(duì)應(yīng)的輸出通道，并根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議、要傳輸?shù)囊曨l數(shù)據(jù)和選擇的通道生成復(fù)用數(shù)據(jù)，即數(shù)字信號(hào)微處理器實(shí)現(xiàn)通道選擇并對(duì)復(fù)用數(shù)據(jù)進(jìn)行填充，并將所述復(fù)用數(shù)據(jù)發(fā)送至所述復(fù)用協(xié)議解析模塊23。
[0065]優(yōu)選的，所述數(shù)據(jù)復(fù)用協(xié)議可以規(guī)定后續(xù)生成的復(fù)用數(shù)據(jù)包括要傳輸?shù)囊曨l數(shù)據(jù)和根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議定制的數(shù)據(jù)頭，所述數(shù)據(jù)頭定義的內(nèi)容包括起始碼、通道號(hào)、幀號(hào)、幀開始行標(biāo)記、幀結(jié)束行標(biāo)記、圖像的偏移量。所述數(shù)據(jù)頭定義的內(nèi)容還包括校驗(yàn)碼。[0066]詳細(xì)的，Netra或Centaurus芯片的VP 口可以支持各種分辨率的輸出制式，以其中1366*768RGB制式為例來(lái)說(shuō)明DSP芯片與FPGA芯片數(shù)據(jù)復(fù)用的原理。RGB3個(gè)通道傳輸格式是1366*768*60Hz，加上消隱后大小為1500*800*60Hz，像素點(diǎn)時(shí)鐘72MHz。如果需要提高傳輸速率，幀率可提高到120幀，即1366*768*120Hz，像素點(diǎn)時(shí)鐘144MHz。如圖4，為了實(shí)現(xiàn)數(shù)據(jù)復(fù)用，可在同步傳輸幀的每一行輸出數(shù)據(jù)里面加入了數(shù)據(jù)頭Header，SAV和EAV為嵌入式控制字，分別表示每一行輸出數(shù)據(jù)的終點(diǎn)和起點(diǎn)，Blanking代表消隱，NOP (No Operation)表示無(wú)操作/空操作，代表該段空間沒(méi)有定義，不做任何處理。其中，Header是數(shù)據(jù)復(fù)用協(xié)議定制的數(shù)據(jù)頭，也是數(shù)據(jù)復(fù)用協(xié)議的核心，里面具體定義了其后面的要傳輸?shù)囊曨l數(shù)據(jù)(Payload)屬于哪一個(gè)輸出通道、該數(shù)據(jù)對(duì)應(yīng)圖像的偏移量等。當(dāng)Netra或Centaurus芯片的驅(qū)動(dòng)把復(fù)合數(shù)據(jù)發(fā)給FPGA后，F(xiàn)PGA根據(jù)接收到的Header頭進(jìn)行解析，并把對(duì)應(yīng)的Payload視頻數(shù)據(jù)拷貝到對(duì)應(yīng)的輸出通道上，完成多路數(shù)據(jù)復(fù)用。
[0067]所述數(shù)據(jù)復(fù)用協(xié)議中，Header頭的大小可以根據(jù)實(shí)際情況來(lái)定，只要DSP與FPGA協(xié)商好對(duì)應(yīng)字節(jié)代表什么意思就行，通常情況Header大小為64字節(jié)，里面具體定義了:起始碼、通道號(hào)、幀號(hào)、幀開始行標(biāo)記、幀結(jié)束行標(biāo)記、還有對(duì)應(yīng)的圖像的偏移量、校驗(yàn)碼等等信息。
[0068]較佳的,如圖5所示,可將作為所述數(shù)字信號(hào)微處理器的Netra或Centaurus芯片通過(guò)其VP 口(Video Port視頻口)與作為復(fù)用協(xié)議解析模塊的FPGA芯片連接。具體的，要實(shí)現(xiàn)一個(gè)DSP芯片進(jìn)行多路CVBS輸出，可以選擇Netra/Centaurus芯片加FPGA芯片的解決方案，F(xiàn)PGA芯片連接在Netra或Centaurus的VP 口上，Netra或Centaurus芯片根據(jù)數(shù)據(jù)復(fù)用協(xié)議，把要輸出的多路視頻信號(hào)發(fā)送到VP 口上，由Netra或Centaurus芯片的驅(qū)動(dòng)負(fù)責(zé)把復(fù)用數(shù)據(jù)傳輸給FPGA芯片，F(xiàn)PGA芯片根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議解析對(duì)應(yīng)復(fù)用數(shù)據(jù)，并把對(duì)應(yīng)通道的要傳輸?shù)囊曨l數(shù)據(jù)發(fā)送到DA芯片輸出顯示，從而大幅度提升DSP芯片VP 口資源利用率，降低產(chǎn)品成本。
[0069]詳細(xì)的，由于數(shù)據(jù)復(fù)用協(xié)議的使用，DSP芯片在每次傳輸一幀VP 口數(shù)據(jù)時(shí)，都需要完成對(duì)應(yīng)Header和Payload數(shù)據(jù)的填充。以8路解碼卡輸出為例來(lái)說(shuō)明DSP是如何實(shí)現(xiàn)數(shù)據(jù)復(fù)用的。
[0070]VP 口的數(shù)據(jù)是1366*768RGB格式，也就是說(shuō)一幀VP數(shù)據(jù)可以存放1366*3*768字節(jié)，每一行數(shù)據(jù)HEADER占用64字節(jié)，由于FPGA內(nèi)存?zhèn)鬏斝枰?56字節(jié)對(duì)齊，因此每一行Payload最多可以放3840字節(jié)的數(shù)據(jù)。
[0071]一個(gè)VP 口可以復(fù)用3個(gè)PAL (Phase Alternating Line逐行倒相)制的輸出通道:3840*768/(720*576*2)=3.5。
[0072]一個(gè) VP 口可以復(fù)用 4 個(gè) NTSC (National Television System Committee)
[0073]制的輸出通道:3840*768/(720*480*2)=4.3。
[0074]如圖6所示，DSP填充Header與Payload的流程具體可如下:
[0075]步驟S21，DSP檢測(cè)并選擇輸出通道；
[0076]步驟S22，判斷選擇的輸出通道個(gè)數(shù)是否為零，若否，則執(zhí)行步驟S23后結(jié)束，若是，則執(zhí)行步驟S25 ；
[0077]步驟S23，設(shè)置有效的Header;
[0078]步驟S24，拷貝所述要傳輸?shù)囊曨l數(shù)據(jù)至Payload ；[0079]步驟S25，設(shè)置無(wú)效的Header后結(jié)束。
[0080]所述復(fù)用協(xié)議解析模塊23與數(shù)模轉(zhuǎn)換芯片24連接，所述數(shù)模轉(zhuǎn)換芯片24通過(guò)輸出通道26連接視頻設(shè)備25，所述復(fù)用協(xié)議解析模塊23根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議解析所述復(fù)用數(shù)據(jù)，以獲取所述要傳輸?shù)囊曨l數(shù)據(jù)(Payload)，并將所述要傳輸?shù)囊曨l數(shù)據(jù)(Payload)通過(guò)所述數(shù)模轉(zhuǎn)換24芯片拷貝至有接收視頻需求的視頻設(shè)備25的對(duì)應(yīng)的輸出通道上。
[0081]優(yōu)選的,所述視頻設(shè)備為至少兩個(gè)HDMI視頻設(shè)備和/或至少兩個(gè)VGA視頻設(shè)備和/或至少兩個(gè)CVBS視頻設(shè)備。具體的，本實(shí)施例尤其適用于對(duì)至少兩個(gè)HDMI視頻設(shè)備和/或至少兩個(gè)VGA視頻設(shè)備和/或至少兩個(gè)CVBS視頻設(shè)備進(jìn)行視頻輸出，以提高數(shù)字信號(hào)微處理器的資源利用率，減少數(shù)字信號(hào)微處理器的使用數(shù)量，降低產(chǎn)品成本，當(dāng)然，對(duì)一個(gè)HDMI視頻設(shè)備、一個(gè)VGA視頻設(shè)備和一個(gè)CVBS視頻設(shè)備進(jìn)行視頻輸出也適用本實(shí)施例的方法。
[0082]較佳的，所述數(shù)字信號(hào)微處理器為Netra或Centaurus芯片。所述復(fù)用協(xié)議解析模塊為FPGA、Netra或Centaurus芯片?？蓪⒆鳛樗鰯?shù)字信號(hào)微處理器的Netra或Centaurus芯片通過(guò)其VP 口與作為復(fù)用協(xié)議解析模塊的FPGA芯片連接。具體的，F(xiàn)PGA(Field — Programmable GateArray)芯片為現(xiàn)場(chǎng)可編程邏輯器件,FPGA芯片在價(jià)格上相較于Netra或Centaurus芯片具有明顯的優(yōu)勢(shì)。
[0083]較佳的，每次傳輸所述復(fù)用數(shù)據(jù)時(shí)，所述數(shù)字信號(hào)微處理器遍歷查詢所有通道直至其VP 口處理的輸出通道數(shù)量為滿，并標(biāo)記最后一次輸出的輸出通道，下一次從這個(gè)標(biāo)記開始遍歷所有未標(biāo)記的輸出通道。
[0084]詳細(xì)的，由于每一次VP 口傳輸只能輸出有限的輸出通道，而等待輸出的輸出通道又很多，這時(shí)候就需要一個(gè)好的通道選擇機(jī)制來(lái)管理輸出，不然會(huì)出現(xiàn)各個(gè)通道輸出不均勻等異常情況，針對(duì)這種情況，可以選擇標(biāo)記法來(lái)解決。所謂標(biāo)記法就是每次VP 口傳輸時(shí)，遍歷查詢所有輸出通道直至VP 口處理的輸出通道數(shù)量滿為止，并標(biāo)記最后一次輸出的輸出通道，下一次從這個(gè)標(biāo)記開始遍歷所有未標(biāo)記的輸出通道，如圖7所示，白色方框代表未標(biāo)記的輸出通道，黑色方框代表已標(biāo)記的輸出通道。該標(biāo)記法可根據(jù)實(shí)際輸出通道來(lái)輸出，靈活性好，實(shí)時(shí)性高，各個(gè)通道輸出均勻，VP 口資源利用率高。
[0085]綜上所述，本發(fā)明可以根據(jù)不同平臺(tái)的實(shí)際情況來(lái)定義對(duì)應(yīng)數(shù)據(jù)復(fù)用協(xié)議，使用方法靈活多變，適用于任意兩個(gè)數(shù)字信號(hào)微處理器與復(fù)用協(xié)議解析模塊之間的數(shù)據(jù)復(fù)用，提高數(shù)字信號(hào)微處理器的資源利用率，減少數(shù)字信號(hào)微處理器的使用數(shù)量，降低產(chǎn)品成本。
[0086]本說(shuō)明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。對(duì)于實(shí)施例公開的系統(tǒng)而言，由于與實(shí)施例公開的方法相對(duì)應(yīng)，所以描述的比較簡(jiǎn)單，相關(guān)之處參見方法部分說(shuō)明即可。
[0087]專業(yè)人員還可以進(jìn)一步意識(shí)到，結(jié)合本文中所公開的實(shí)施例描述的各示例的單元及算法步驟，能夠以電子硬件、計(jì)算機(jī)軟件或者二者的結(jié)合來(lái)實(shí)現(xiàn)，為了清楚地說(shuō)明硬件和軟件的可互換性，在上述說(shuō)明中已經(jīng)按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來(lái)執(zhí)行，取決于技術(shù)方案的特定應(yīng)用和設(shè)計(jì)約束條件。專業(yè)技術(shù)人員可以對(duì)每個(gè)特定的應(yīng)用來(lái)使用不同方法來(lái)實(shí)現(xiàn)所描述的功能，但是這種實(shí)現(xiàn)不應(yīng)認(rèn)為超出本發(fā)明的范圍。[0088]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包括這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種數(shù)據(jù)復(fù)用方法，其特征在于，包括: 依次連接模數(shù)轉(zhuǎn)換芯片、數(shù)字信號(hào)微處理器、復(fù)用協(xié)議解析模塊、數(shù)模轉(zhuǎn)換芯片、輸出通道、視頻設(shè)備； 制定所述數(shù)字信號(hào)微處理器與復(fù)用協(xié)議解析模塊之間的數(shù)據(jù)復(fù)用協(xié)議； 所述數(shù)字信號(hào)微處理器從所述模數(shù)轉(zhuǎn)換芯片獲取要傳輸?shù)囊曨l數(shù)據(jù)，并檢測(cè)具有接收視頻需求的視頻設(shè)備，根據(jù)具有接收視頻需求的視頻設(shè)備選擇對(duì)應(yīng)的輸出通道，并根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議、要傳輸?shù)囊曨l數(shù)據(jù)和選擇的通道生成復(fù)用數(shù)據(jù)，將所述復(fù)用數(shù)據(jù)發(fā)送至所述復(fù)用協(xié)議解析模塊； 所述復(fù)用協(xié)議解析模塊根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議解析所述復(fù)用數(shù)據(jù)，以獲取所述要傳輸?shù)囊曨l數(shù)據(jù)，并將所述要傳輸?shù)囊曨l數(shù)據(jù)通過(guò)所述數(shù)模轉(zhuǎn)換芯片拷貝至具有接收視頻需求的視頻設(shè)備的對(duì)應(yīng)的輸出通道上。
2.如權(quán)利要求1所述的數(shù)據(jù)復(fù)用方法，其特征在于，所述視頻設(shè)備為至少兩個(gè)HDMI視頻設(shè)備和/或至少兩個(gè)VGA視頻設(shè)備和/或至少兩個(gè)CVBS視頻設(shè)備。
3.如權(quán)利要求1所述的數(shù)據(jù)復(fù)用方法，其特征在于，將作為所述數(shù)字信號(hào)微處理器的VP 口與作為復(fù)用協(xié)議解析模塊的FPGA芯片連接。
4.如權(quán)利要求3所述的數(shù)據(jù)復(fù)用方法，其特征在于，每次傳輸所述復(fù)用數(shù)據(jù)時(shí)，所述數(shù)字信號(hào)微處理器遍歷查詢所有通道直至其VP 口處理的輸出通道數(shù)量為滿，并標(biāo)記最后一次輸出的輸出通道，下一次從這個(gè)標(biāo)記開始遍歷所有未標(biāo)記的輸出通道。
5.如權(quán)利要求1所述的數(shù)據(jù)復(fù)用方法，其特征在于，所述復(fù)用數(shù)據(jù)包括要傳輸?shù)囊曨l數(shù)據(jù)和根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議定制的數(shù)據(jù)頭，所述數(shù)據(jù)頭定義的內(nèi)容包括起始碼、通道號(hào)、幀號(hào)、幀開始行標(biāo)記、幀結(jié)束行標(biāo)記、圖像的偏移量。
6.如權(quán)利要求5所述的數(shù)據(jù)復(fù)用方法，其特征在于，所述數(shù)據(jù)頭定義的內(nèi)容還包括校驗(yàn)碼。
7.一種數(shù)據(jù)復(fù)用系統(tǒng)，其特征在于，包括依次連接的模數(shù)轉(zhuǎn)換芯片、數(shù)字信號(hào)微處理器、復(fù)用協(xié)議解析模塊、數(shù)模轉(zhuǎn)換芯片、輸出通道、接視頻設(shè)備，其中， 所述數(shù)字信號(hào)微處理器與所述復(fù)用協(xié)議解析模塊之間制定了數(shù)據(jù)復(fù)用協(xié)議，所述數(shù)字信號(hào)微處理器用于從所述模數(shù)轉(zhuǎn)換芯片獲取要傳輸?shù)囊曨l數(shù)據(jù)，并檢測(cè)具有接收視頻需求的視頻設(shè)備，根據(jù)具有接收視頻需求的視頻設(shè)備選擇對(duì)應(yīng)的輸出通道，并根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議、要傳輸?shù)囊曨l數(shù)據(jù)和選擇的通道生成復(fù)用數(shù)據(jù)，將所述復(fù)用數(shù)據(jù)發(fā)送至所述復(fù)用協(xié)議解析模塊； 所述復(fù)用協(xié)議解析模塊用于根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議解析所述復(fù)用數(shù)據(jù)，以獲取所述要傳輸?shù)囊曨l數(shù)據(jù)，并將所述要傳輸?shù)囊曨l數(shù)據(jù)通過(guò)所述數(shù)模轉(zhuǎn)換芯片拷貝至具有接收視頻需求的視頻設(shè)備的對(duì)應(yīng)的輸出通道上。
8.如權(quán)利要求7所述的數(shù)據(jù)復(fù)用系統(tǒng)，其特征在于，所述視頻設(shè)備為至少兩個(gè)HDMI視頻設(shè)備和/或至少兩個(gè)VGA視頻設(shè)備和/或至少兩個(gè)CVBS視頻設(shè)備。
9.如權(quán)利要求7所述的數(shù)據(jù)復(fù)用系統(tǒng)，其特征在于，將作為所述數(shù)字信號(hào)微處理器的VP 口與作為復(fù)用協(xié)議解析模塊的FPGA芯片連接。
10.如權(quán)利要求7所述的數(shù)據(jù)復(fù)用系統(tǒng)，其特征在于，所述復(fù)用數(shù)據(jù)包括要傳輸?shù)囊曨l數(shù)據(jù)和根據(jù)所述數(shù)據(jù)復(fù)用協(xié)議定制的數(shù)據(jù)頭，所述數(shù)據(jù)頭定義的內(nèi)容包括起始碼、通道號(hào)、幀號(hào)、幀開始行標(biāo)記、幀結(jié)束行標(biāo)記、圖像的偏移量。
11.如權(quán)利要求10所述的數(shù)據(jù)復(fù)用系統(tǒng)，其特征在于，所述數(shù)據(jù)頭定義的內(nèi)容還包括校驗(yàn)碼。
【文檔編號(hào)】H04N21/238GK103974088SQ201310034981
【公開日】2014年8月6日 申請(qǐng)日期:2013年1月28日 優(yōu)先權(quán)日:2013年1月28日
【發(fā)明者】周春暉, 王微, 張海龍 申請(qǐng)人:杭州海康威視數(shù)字技術(shù)股份有限公司