專(zhuān)利名稱(chēng)：用于定時(shí)恢復(fù)的裝置和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例總體上涉及處理器領(lǐng)域。更具體地，本發(fā)明的實(shí)施例涉及用于定時(shí)恢復(fù)以在處理器中處理數(shù)據(jù)信號(hào)的裝置、系統(tǒng)和方法。
背景技術(shù)：
在典型的輸入/輸出(I/O)收發(fā)機(jī)中，處理器的接收機(jī)處理接收到的信號(hào)以判定包含在接收到的信號(hào)中的數(shù)據(jù)。該處理通過(guò)至少兩個(gè)相位插值器(PI)的方式來(lái)確定針對(duì)接收到的信號(hào)的數(shù)據(jù)和邊沿樣本，其中每個(gè)相位插值器(PI)生成一對(duì)時(shí)鐘信號(hào)。PI的輸出是具有四個(gè)相位的正交時(shí)鐘信號(hào)(quadrature clock signal)。這四個(gè)相位中的兩個(gè)相位用于對(duì)接收到的數(shù)據(jù)信號(hào)進(jìn)行采樣，而正交時(shí)鐘信號(hào)的這四個(gè)相位中的剩余兩個(gè)相位用于對(duì)接收到的數(shù)據(jù)信號(hào)的邊沿進(jìn)行采樣。這里的術(shù)語(yǔ)“邊沿”指代數(shù)據(jù)信號(hào)分別從邏輯低或邏輯高信號(hào)電平轉(zhuǎn)換到邏輯高或邏輯低信號(hào)電平時(shí)的時(shí)間點(diǎn)。正交時(shí)鐘信號(hào)的四個(gè)相位之間的任何延遲不匹配都會(huì)導(dǎo)致數(shù)據(jù)采樣相位的有效偏移，從而導(dǎo)致接收機(jī)的誤碼率(BER)的增加和抖動(dòng)容差的降低。圖2示出了典型的接收機(jī)200。接收機(jī)200從發(fā)射機(jī)(例如圖1中的103)接收輸入信號(hào)rxp和rxn。接收到的信號(hào)rxp和rxn在被可選的均衡器均衡之后被采樣器采樣。采樣器接收來(lái)自時(shí)鐘分配網(wǎng)絡(luò)的四相位的正交時(shí)鐘信號(hào)，即iclk、iclkb、qclk、qclkb,其中時(shí)鐘分配網(wǎng)絡(luò)將來(lái)自?xún)蓚€(gè)PI的正交時(shí)鐘信號(hào)分配給采樣器。采樣器的輸出是數(shù)據(jù)和邊沿樣本(d0、dl和e0、el)，之后時(shí)鐘和數(shù)據(jù)恢復(fù)(⑶R)電路利用這些數(shù)據(jù)和邊沿樣本來(lái)生成用于指示所述兩個(gè)PI調(diào)整對(duì)于正交時(shí)鐘信號(hào)的延遲的兩組代碼(Pidacl和pidac2)。在⑶R電路中，正交時(shí)鐘信號(hào)的延遲被調(diào)整，以便iclk信號(hào)對(duì)位于數(shù)據(jù)信號(hào)眼的中心處的數(shù)據(jù)信號(hào)進(jìn)行采樣，而qclk信號(hào)對(duì)位于數(shù)據(jù)信號(hào)的轉(zhuǎn)換點(diǎn)處的數(shù)據(jù)信號(hào)的邊沿進(jìn)行采樣。由兩個(gè)PI生成四相位的正交時(shí)鐘信號(hào)，其中這兩個(gè)PI通過(guò)時(shí)鐘分配網(wǎng)絡(luò)的方式接收時(shí)鐘信號(hào)作為輸入。作為兩個(gè)PI的輸入的輸入時(shí)鐘信號(hào)ck1、ckib、ckq和ckqb與四相位的輸出正交時(shí)鐘信號(hào)iclk、iclkb、qclk和qclkb之間的定時(shí)不匹配導(dǎo)致數(shù)據(jù)采樣相位的偏移,從而增加了接收機(jī)的BER并降低了接收機(jī)的抖動(dòng)容差。輸入和輸出時(shí)鐘信號(hào)之間的這種定時(shí)不匹配可能由用于實(shí)現(xiàn)兩個(gè)PI的設(shè)備中的系統(tǒng)和隨機(jī)過(guò)程變化導(dǎo)致，其中即使兩個(gè)PI具有相同的設(shè)計(jì)所述系統(tǒng)和隨機(jī)過(guò)程變化也會(huì)導(dǎo)致這兩個(gè)PI中的電氣行為(例如，延遲、上升時(shí)間/下降時(shí)間等)的不匹配。除了兩個(gè)PI中的不匹配之外，輸入(ck1、ckib、ckq和ckqb)與輸出時(shí)鐘信號(hào)(iclk、iclkb、qclk和qclkb)之間的這種定時(shí)不匹配也可能由四相位的正交時(shí)鐘信號(hào)iclk、iclkb、qclk和qclkb之間的時(shí)鐘分配網(wǎng)絡(luò)中的路由延遲不匹配所導(dǎo)致。四相位的正交時(shí)鐘信號(hào)iclk、iclkb、qclk和qclkb之間的這種不匹配是處理器中的接收機(jī)的性能限制(如由BER、定時(shí)容限、抖動(dòng)容差等度量的性能)
實(shí)用新型內(nèi)容
[0005]以下給出了本實(shí)用新型的實(shí)施例的簡(jiǎn)要概述，以提供對(duì)這些實(shí)施例的一些方面的基本理解。該概述并非本實(shí)用新型的實(shí)施例的詳盡概覽。其既不意圖標(biāo)識(shí)這些實(shí)施例的關(guān)鍵或重要要素，也不意圖描述這些實(shí)施例的范圍。其僅用于以簡(jiǎn)化形式給出本實(shí)用新型的實(shí)施例的一些概念，以作為后文給出的更詳細(xì)描述的序言。在一個(gè)實(shí)施例中，一種用于定時(shí)恢復(fù)的裝置包括:相位插值器，用于生成時(shí)鐘信號(hào)；第一積分器，用于在所述時(shí)鐘信號(hào)的一個(gè)階段的持續(xù)時(shí)間上對(duì)數(shù)據(jù)信號(hào)的第一部分進(jìn)行積分；第一采樣器，用于通過(guò)所述時(shí)鐘信號(hào)對(duì)第一積分后部分進(jìn)行采樣；第一電路，用于存儲(chǔ)所述數(shù)據(jù)信號(hào)的第一邊沿樣本；第二采樣器，用于通過(guò)所述時(shí)鐘信號(hào)對(duì)所存儲(chǔ)的第一邊沿樣本進(jìn)行采樣；以及時(shí)鐘數(shù)據(jù)恢復(fù)單元，用于至少基于所述數(shù)據(jù)信號(hào)的采樣后的第一積分后部分和采樣后的所存儲(chǔ)的第一邊沿樣本來(lái)更新所述相位插值器。在一個(gè)實(shí)施例中，所述相位插值器是單個(gè)相位插值器，并且還能操作來(lái)生成所述時(shí)鐘信號(hào)的反相信號(hào)。在一個(gè)實(shí)施例中，所述第一采樣器和所述第二采樣器能操作來(lái)通過(guò)所述時(shí)鐘信號(hào)的同一轉(zhuǎn)換邊沿來(lái)采樣所述數(shù)據(jù)信號(hào)的所述第一積分后部分和所存儲(chǔ)的第一邊沿樣本。在一個(gè)實(shí)施例中，所述時(shí)鐘信號(hào)的所述一個(gè)階段的持續(xù)時(shí)間等于所述時(shí)鐘信號(hào)的低或高階段的持續(xù)時(shí)間。在一個(gè)實(shí)施例中，所述裝置還包括:第二積分器，用于在所述時(shí)鐘信號(hào)的所述反相信號(hào)的一個(gè)階段的持續(xù)時(shí)間上對(duì)所述數(shù)據(jù)信號(hào)的第二部分進(jìn)行積分；以及第三采樣器，用于通過(guò)所述時(shí)鐘信號(hào)的所述反相信號(hào)對(duì)第二積分后部分進(jìn)行采樣。在一個(gè)實(shí)施例中，所述裝置還包括:第二電路，用于存儲(chǔ)所述數(shù)據(jù)信號(hào)的第二邊沿樣本；以及第四采樣器，用于通過(guò)所述時(shí)鐘信號(hào)的所述反相信號(hào)對(duì)所存儲(chǔ)的第二邊沿樣本進(jìn)行采樣。在一個(gè)實(shí)施例中，所述時(shí)鐘數(shù)據(jù)恢復(fù)單元還能操作來(lái)基于所述數(shù)據(jù)信號(hào)的采樣后的第二積分后部分和采樣后的所存儲(chǔ)的第二邊沿樣本來(lái)更新所述相位插值器。在一個(gè)實(shí)施例中，所述時(shí)鐘信號(hào)的所述反相信號(hào)的所述一個(gè)階段的持續(xù)時(shí)間等于所述時(shí)鐘信號(hào)的所述反相信號(hào)的低或高階段的持續(xù)時(shí)間。在一個(gè)實(shí)施例中，所述第一電路和所述第二電路能操作來(lái)分別匹配所述第一積分器和所述第二積分器的延遲。在一個(gè)實(shí)施例中，所述第三采樣器和所述第四采樣器能操作來(lái)通過(guò)所述時(shí)鐘信號(hào)的所述反相信號(hào)的同一轉(zhuǎn)換邊沿來(lái)采樣所述數(shù)據(jù)信號(hào)的所述第二積分后部分和所存儲(chǔ)的第二邊沿樣本。在一個(gè)實(shí)施例中，所述時(shí)鐘數(shù)據(jù)恢復(fù)單元能操作來(lái)通過(guò)由所述時(shí)鐘數(shù)據(jù)恢復(fù)單元生成的更新信號(hào)來(lái)更新所述相位插值器，并且其中所述更新信號(hào)表示所述數(shù)據(jù)信號(hào)的采樣后的第一積分后部分和采樣后的第二積分后部分與所述數(shù)據(jù)信號(hào)的采樣后的第一邊沿樣本和采樣后的第二邊沿樣本之間的時(shí)序關(guān)系。在一個(gè)實(shí)施例中，所述相位插值器能操作來(lái)接收所述更新信號(hào)并修改所述時(shí)鐘信號(hào)和所述時(shí)鐘信號(hào)的所述反相信號(hào)的延遲。在一個(gè)實(shí)施例中，所述相位插值器能操作來(lái)接收正交時(shí)鐘信號(hào)并僅輸出所述時(shí)鐘信號(hào)和所述時(shí)鐘信號(hào)的反相信號(hào)，并且其中所述時(shí)鐘信號(hào)和所述時(shí)鐘信號(hào)的反相信號(hào)是根據(jù)所述正交時(shí)鐘信號(hào)生成的。在一個(gè)實(shí)施例中，所述裝置包括:均衡器，用于通過(guò)傳輸介質(zhì)接收差分輸入信號(hào)，并生成用于所述第一積分器的數(shù)據(jù)信號(hào)。在一個(gè)實(shí)施例中，一種系統(tǒng)包括:存儲(chǔ)器；以及耦合到所述存儲(chǔ)器的處理器，所述處理器包括用于通過(guò)傳輸介質(zhì)接收信號(hào)并根據(jù)接收到的信號(hào)生成數(shù)據(jù)信號(hào)的接收機(jī)，所述接收機(jī)依據(jù)于所描述的裝置。在一個(gè)實(shí)施例中，所述傳輸介質(zhì)是以下中的至少之一:通用串行總線(xiàn)；或者快速外圍部件互連。在一個(gè)實(shí)施例中，所述存儲(chǔ)器是以下中的至少之一:靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM);動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM);閃速存儲(chǔ)器；或者相變存儲(chǔ)器(PCM)0在一個(gè)實(shí)施例中，所述處理器包括多個(gè)處理核心。在一個(gè)實(shí)施例中，所述系統(tǒng)包括:耦合到所述處理器的芯片組，用于使得所述處理器能夠耦合到所述系統(tǒng)中的其他模塊；以及耦合到所述芯片組的顯示單元。在一個(gè)實(shí)施例中，所述系統(tǒng)包括:無(wú)線(xiàn)接口，用于將所述處理器與另一設(shè)備通信地耦合。這些實(shí)施例通過(guò)簡(jiǎn)化的接收機(jī)架構(gòu)來(lái)提供處理器中的定時(shí)恢復(fù)，所述簡(jiǎn)化的接收機(jī)架構(gòu)能夠?qū)崿F(xiàn):消耗更低的功耗、具有更低的誤碼率(BER)和更高的抖動(dòng)容差。以下說(shuō)明書(shū)和附圖詳細(xì)闡述了本實(shí)用新型的實(shí)施例的某些說(shuō)明性方面。然而，這些方面僅指示了可以采用本實(shí)用新型的實(shí)施例的原理的各種方式中的一些方式。本實(shí)用新型的實(shí)施例意圖以替代、修改和變型的形式涵蓋落入所附權(quán)利要求的廣泛范圍內(nèi)的所有等同物。當(dāng)結(jié)合附圖來(lái)考慮時(shí)，根據(jù)以下對(duì)本發(fā)明實(shí)施例的詳細(xì)描述，本發(fā)明的其他優(yōu)點(diǎn)和新穎特征將變得顯而易見(jiàn)。

根據(jù)下面給出的詳細(xì)描述以及本發(fā)明的各種實(shí)施例的附圖將能夠更充分地理解本發(fā)明的實(shí)施例，然而，它們并不意欲將本發(fā)明局限于具體實(shí)施例，而是僅出于解釋和理解的目的。圖1示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的具有接收機(jī)的高級(jí)系統(tǒng)，該接收機(jī)具有定時(shí)電路。圖2是具有兩個(gè)或更多個(gè)相位插值器及復(fù)雜時(shí)鐘信號(hào)分配的傳統(tǒng)時(shí)鐘數(shù)據(jù)恢復(fù)電路。圖3A是根據(jù)本發(fā)明一個(gè)實(shí)施例的具有單個(gè)相位插值器和簡(jiǎn)化的時(shí)鐘信號(hào)分配網(wǎng)絡(luò)的接收機(jī)。圖3B是根據(jù)本發(fā)明一個(gè)實(shí)施例的在圖1和圖3A的接收機(jī)中使用的積分器和相應(yīng)的匹配電路的實(shí)現(xiàn)方式。圖4A是根據(jù)本發(fā)明一個(gè)實(shí)施例的圖3A中的接收機(jī)的時(shí)序圖。圖4B是根據(jù)本發(fā)明一個(gè)實(shí)施例的可替換的接收機(jī)設(shè)計(jì)的時(shí)序圖。圖5是根據(jù)本發(fā)明一個(gè)實(shí)施例的在接收機(jī)中恢復(fù)數(shù)據(jù)的方法流程圖。圖6是根據(jù)本發(fā)明一個(gè)實(shí)施例的具有用于執(zhí)行圖5的方法的指令并具有圖1和圖3A的接收機(jī)的系統(tǒng)級(jí)圖示。
具體實(shí)施方式
本發(fā)明的實(shí)施例涉及通過(guò)與圖2中的接收機(jī)架構(gòu)相比消耗更少的功耗、具有更低的誤碼率(BER)和更高的抖動(dòng)容差的簡(jiǎn)化接收機(jī)架構(gòu)的方式進(jìn)行處理器中的定時(shí)恢復(fù)的裝置、系統(tǒng)和方法。在一個(gè)實(shí)施例中，使用單個(gè)相位插值器(PI)而非圖2中的兩個(gè)相位插值器(PI)。在一個(gè)實(shí)施例中，PI能操作來(lái)生成兩相位的時(shí)鐘信號(hào)而非圖2中的四相位的正交時(shí)鐘信號(hào)。在本文描述的實(shí)施例中，消除了兩相位的時(shí)鐘信號(hào)中不匹配的來(lái)源，這是因?yàn)闆](méi)有要匹配的其他時(shí)鐘信號(hào)。輸入時(shí)鐘信號(hào)(PI的輸入)中的任何不匹配都不導(dǎo)致PI的輸出時(shí)鐘信號(hào)的不匹配，但會(huì)影響PI輸出的相位階躍的線(xiàn)性。在一個(gè)實(shí)施例中，在數(shù)據(jù)信號(hào)的采樣之前使用積分器。在這種實(shí)施例中，積分器允許接收機(jī)應(yīng)用單個(gè)時(shí)鐘邊沿來(lái)對(duì)接收到的數(shù)據(jù)信號(hào)的數(shù)據(jù)和邊沿樣本兩者進(jìn)行采樣。用于對(duì)數(shù)據(jù)信號(hào)的數(shù)據(jù)和邊沿樣本進(jìn)行采樣的單個(gè)采樣時(shí)鐘邊沿消除了與參照?qǐng)D2所討論的時(shí)鐘不匹配相關(guān)的問(wèn)題。因此，簡(jiǎn)化了接收機(jī)設(shè)計(jì)，從而使得兩相位的時(shí)鐘信號(hào)中的不匹配的來(lái)源最少，并因此產(chǎn)生更高的抖動(dòng)容差和更低的BER。在一個(gè)實(shí)施例中，與需要兩個(gè)PI和復(fù)雜的CDR來(lái)向兩個(gè)PI提供至少兩個(gè)控制信號(hào)的圖2中的接收機(jī)架構(gòu)相比，使用單個(gè)PI來(lái)生成時(shí)鐘信號(hào)導(dǎo)致更低的功耗和簡(jiǎn)化的時(shí)鐘數(shù)據(jù)恢復(fù)(CDR)電路。在下面的描述中，討論各種細(xì)節(jié)來(lái)提供對(duì)本發(fā)明實(shí)施例的更透徹的解釋。然而，對(duì)本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，可以在沒(méi)有這些具體細(xì)節(jié)的情況下實(shí)踐本發(fā)明的實(shí)施例。在其他實(shí)例中，以框圖形式而非詳細(xì)形式示出了眾所周知的結(jié)構(gòu)和設(shè)備，以避免模糊本發(fā)明的實(shí)施例。注意，在實(shí)施例的相應(yīng)附圖中，信號(hào)用線(xiàn)表示。一些線(xiàn)可以更粗以指示更多組分的信號(hào)路徑，和/或一些線(xiàn)可以在一端或更多端具有箭頭以指示主信息流向。這些指示并不意欲進(jìn)行限制。相反地，這些線(xiàn)與一個(gè)或多個(gè)示例性實(shí)施例結(jié)合使用，以便于更容易地理解電路或邏輯單元。由設(shè)計(jì)需要或偏好所指定的任何被描繪的信號(hào)可以實(shí)際地包括可以在任一方向上傳播的一個(gè)或多個(gè)信號(hào)，并且任何信號(hào)都可以用任意恰當(dāng)類(lèi)型的信號(hào)方案(例如，差分對(duì)、單端等)來(lái)實(shí)現(xiàn)。圖1示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的具有接收機(jī)104的高級(jí)系統(tǒng)100，其中接收機(jī)104具有定時(shí)電路105。在一個(gè)實(shí)施例中，系統(tǒng)100包括處理器101，其中處理器101經(jīng)由通信鏈路106通信地耦合到處理器102。在一個(gè)實(shí)施例中，通信鏈路106是母板(未示出)上的導(dǎo)電跡線(xiàn)。在另一實(shí)施例中，通信鏈路106是用于與通用串行總線(xiàn)(USB)接口連接的柔性導(dǎo)電線(xiàn)纜。在一個(gè)實(shí)施例中，發(fā)射機(jī)103和接收機(jī)104 (也稱(chēng)為接收單元)是基于USB的發(fā)射機(jī)和接收機(jī)單元。在一個(gè)實(shí)施例中，基于USB的發(fā)射機(jī)和接收機(jī)是基于USB3的發(fā)射機(jī)和接收機(jī)。在其他實(shí)施例中，發(fā)射機(jī)103和接收機(jī)104對(duì)應(yīng)于其他I/O標(biāo)準(zhǔn)，諸如串行高級(jí)技術(shù)附設(shè)(SATA)、快速外圍部件互連(PC1-E )等。在一個(gè)實(shí)施例中，通信鏈路106是如圖6中的無(wú)線(xiàn)天線(xiàn)678所示的無(wú)線(xiàn)傳輸介質(zhì)。在一個(gè)實(shí)施例中，無(wú)線(xiàn)傳輸介質(zhì)耦合到無(wú)線(xiàn)個(gè)域網(wǎng)(WPAN)、無(wú)線(xiàn)局域網(wǎng)(WLAN)和無(wú)線(xiàn)廣域網(wǎng)(WffAN)中的一者或多者。返回參照?qǐng)D1，在一個(gè)實(shí)施例中，處理器101和102分別是微處理器和相應(yīng)的芯片組處理器。在一個(gè)實(shí)施例中，處理器101和102都是微處理器(CPU)。在一個(gè)實(shí)施例中，處理器102耦合到存儲(chǔ)器(圖6中的存儲(chǔ)器630、660、662)。在一個(gè)實(shí)施例中，存儲(chǔ)器是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。在一個(gè)實(shí)施例中，存儲(chǔ)器是靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。返回參照?qǐng)D1，雖然處理器102被示為具有接收機(jī)104并且處理器101被示為具有發(fā)射機(jī)103，但是在一個(gè)實(shí)施例中，處理器101和102都具有位于同一管芯上的發(fā)射機(jī)和接收機(jī)以通過(guò)一個(gè)或多個(gè)通信鏈路發(fā)送和接收數(shù)據(jù)。在一個(gè)實(shí)施例中，接收機(jī)104包括邏輯單元105,其中邏輯單元105能操作來(lái)處理接收到的信號(hào)107，以使得邏輯單元105具有增加的抖動(dòng)容差和降低的BER。在一個(gè)實(shí)施例中，接收機(jī)104在其定時(shí)邏輯單元105中使用單個(gè)PI來(lái)生成用于對(duì)接收到的數(shù)據(jù)信號(hào)107的數(shù)據(jù)和邊沿樣本進(jìn)行采樣的采樣時(shí)鐘。在一個(gè)實(shí)施例中，使用同一采樣時(shí)鐘信號(hào)轉(zhuǎn)換來(lái)對(duì)接收到的數(shù)據(jù)信號(hào)107的數(shù)據(jù)和邊沿樣本兩者進(jìn)行采樣。定時(shí)邏輯單元105的細(xì)節(jié)參照?qǐng)D3-6進(jìn)行討論。來(lái)自接收機(jī)104的輸出信號(hào)108用于由處理器102做進(jìn)一步的處理(未示出)。圖3A是根據(jù)本發(fā)明一個(gè)實(shí)施例的、與圖2的接收機(jī)架構(gòu)相比具有單個(gè)PI和簡(jiǎn)化的時(shí)鐘信號(hào)分配網(wǎng)絡(luò)的接收機(jī)300 (與圖1的接收機(jī)104相同)的一部分。在一個(gè)實(shí)施例中，接收機(jī)300包括用于對(duì)接收自發(fā)射機(jī)(例如圖1中的發(fā)射機(jī)103 )的輸入信號(hào)進(jìn)行均衡的均衡器301。在一個(gè)實(shí)施例中，均衡器301是線(xiàn)性均衡器,諸如連續(xù)時(shí)間線(xiàn)性均衡器(CTLE)。在一個(gè)實(shí)施例中，均衡器301能操作來(lái)接收差分輸入信號(hào)rxp和rxn，并輸出單端均衡信號(hào)309。在其他實(shí)施例中，接收機(jī)300能操作來(lái)從發(fā)射機(jī)(例如圖1中的發(fā)射機(jī)103)接收單端信號(hào)，而不改變本發(fā)明的實(shí)施例的本質(zhì)。在一個(gè)實(shí)施例中，接收機(jī)300包括單個(gè)PI 302，該單個(gè)PI 302能操作來(lái)通過(guò)由時(shí)鐘緩沖器311表不的時(shí)鐘樹(shù)接收輸入時(shí)鐘信號(hào)ck1、ckib、ckq和ckqb,以生成兩個(gè)時(shí)鐘信號(hào)iclk 312和iclkb 313。在一個(gè)實(shí)施例中，輸入時(shí)鐘信號(hào)ck1、ckib、ckq和ckqb是正交時(shí)鐘信號(hào)。在一個(gè)實(shí)施例中，PI 302能操作來(lái)根據(jù)正交輸入時(shí)鐘信號(hào)來(lái)僅生成iclk 312及其反相信號(hào)iclkb 313。與信號(hào)ckq和ckqb類(lèi)似,輸入時(shí)鐘信號(hào)cki和ckib是彼此反相的，即cki是ckib的反相信號(hào),ckq是ckqb的反相信號(hào),其中時(shí)鐘信號(hào)cki和ckq相對(duì)于彼此相移90度。在一個(gè)實(shí)施例中，輸入時(shí)鐘信號(hào)ck1、ckib、ckq和ckqb由鎖相環(huán)(PLL)生成，其中PLL未示出以免模糊本發(fā)明的實(shí)施例。在一個(gè)實(shí)施例中，PI 302能操作來(lái)從時(shí)鐘數(shù)據(jù)恢復(fù)(⑶R)單元310接收控制/更新信號(hào)314。在一個(gè)實(shí)施例中，⑶R 310指示PI 302相對(duì)于時(shí)鐘信號(hào)cki和/或ckq延遲或修改其輸出信號(hào)iclk 312，以便數(shù)據(jù)信號(hào)309由采樣器305a_b和306a_b恰當(dāng)?shù)夭蓸?。參照?qǐng)D4A，術(shù)語(yǔ)“恰當(dāng)?shù)夭蓸印敝复矔r(shí)地采樣數(shù)據(jù)信號(hào)309以生成數(shù)據(jù)信號(hào)309的邊沿樣本，同時(shí)在數(shù)據(jù)信號(hào)的一個(gè)階段(該階段開(kāi)始于數(shù)據(jù)轉(zhuǎn)換點(diǎn))上對(duì)數(shù)據(jù)信號(hào)進(jìn)行積分之后對(duì)數(shù)據(jù)信號(hào)進(jìn)行采樣以生成數(shù)據(jù)信號(hào)的數(shù)據(jù)樣本。在圖4B的可替換的實(shí)施例中，術(shù)語(yǔ)“恰當(dāng)?shù)夭蓸印敝复鷮?duì)位于數(shù)據(jù)信號(hào)眼中間的數(shù)據(jù)信號(hào)進(jìn)行瞬時(shí)地采樣以生成數(shù)據(jù)信號(hào)的數(shù)據(jù)樣本，同時(shí)對(duì)在從數(shù)據(jù)信號(hào)的中間開(kāi)始的數(shù)據(jù)信號(hào)的一個(gè)階段上進(jìn)行積分得到的積分后數(shù)據(jù)信號(hào)進(jìn)行采樣以生成數(shù)據(jù)信號(hào)309的邊沿樣本。返回參照?qǐng)D3A，在一個(gè)實(shí)施例中，在由采樣器305a_b進(jìn)行采樣之前，在數(shù)據(jù)信號(hào)309的一個(gè)階段的時(shí)間段上對(duì)數(shù)據(jù)信號(hào)309進(jìn)行積分。在一個(gè)實(shí)施例中，數(shù)據(jù)信號(hào)309的第一半(即數(shù)據(jù)信號(hào)309的第一階段)由積分器303a (也稱(chēng)為第一積分器)積分。在一個(gè)實(shí)施例中，數(shù)據(jù)信號(hào)309的第二半(即數(shù)據(jù)信號(hào)309的第二階段)由積分器303b (也稱(chēng)為第二積分器)積分。在一個(gè)實(shí)施例中，積分器303a和303b的輸出307a和307b分別由米樣器305a (也稱(chēng)為第一米樣器)和305b (也稱(chēng)為第三米樣器)米樣，以生成數(shù)據(jù)樣本d0307c和dl307d。在一個(gè)實(shí)施例中，數(shù)據(jù)信號(hào)309的第一邊沿308a由采樣器306a(也稱(chēng)為第二采樣器)瞬時(shí)地采樣以生成采樣信號(hào)e0308c，其中數(shù)據(jù)信號(hào)309的第一邊沿對(duì)應(yīng)于數(shù)據(jù)信號(hào)309的第一半的邊沿。在一個(gè)實(shí)施例中，數(shù)據(jù)信號(hào)309的第二邊沿308b由采樣器306b(也稱(chēng)為第四采樣器)瞬時(shí)地采樣以生成采樣信號(hào)el308d，其中數(shù)據(jù)信號(hào)309的第二邊沿el308d對(duì)應(yīng)于數(shù)據(jù)信號(hào)309的第二半的邊沿。在一個(gè)實(shí)施例中，在對(duì)數(shù)據(jù)信號(hào)309的第一和第二邊沿進(jìn)行采樣之前使用匹配積分器304a (也稱(chēng)為第一電路)和304b (也稱(chēng)為第二電路)，其中匹配積分器304a和304b能操作來(lái)分別匹配積分器303a和303b的延遲并允許采樣器306a和306b瞬時(shí)地對(duì)數(shù)據(jù)信號(hào)309進(jìn)行采樣。這里的術(shù)語(yǔ)“對(duì)延遲進(jìn)行匹配”指代調(diào)整電路(例如匹配積分器304a)的延遲，以便該電路的延遲基本上等于另一電路(例如，積分器303a)的延遲。這里的術(shù)語(yǔ)“基本上等于”指代兩個(gè)量(例如，微微秒的延遲)彼此相差10%以?xún)?nèi)。在一個(gè)實(shí)施例中，米樣器305a、305b、306a和306b被實(shí)現(xiàn)為觸發(fā)器。在另一實(shí)施例中，采樣器305a、305b、306a和306b被實(shí)現(xiàn)為采樣保持電路。在其他實(shí)施例中，可以使用其他種類(lèi)的采樣器來(lái)在數(shù)據(jù)和邊沿信號(hào)點(diǎn)處對(duì)數(shù)據(jù)信號(hào)進(jìn)行采樣，而不會(huì)改變本發(fā)明的實(shí)施例的本質(zhì)。在本文討論的實(shí)施例中，通過(guò)時(shí)鐘信號(hào)iclk 312的同一轉(zhuǎn)換邊沿來(lái)執(zhí)行采樣器305a和306a所進(jìn)行的數(shù)據(jù)和邊沿采樣。類(lèi)似地，通過(guò)時(shí)鐘信號(hào)iclk312的反相信號(hào)(即時(shí)鐘信號(hào)iclkb 313)的同一轉(zhuǎn)換邊沿來(lái)執(zhí)行采樣器305b和306b所進(jìn)行的數(shù)據(jù)和邊沿采樣。通過(guò)在時(shí)鐘信號(hào)的同一轉(zhuǎn)換上執(zhí)行數(shù)據(jù)和邊沿采樣，不需要具有圖2所示情況中的額外PI來(lái)生成四相位的正交時(shí)鐘信號(hào)。在這種實(shí)施例中，BER降低了，同時(shí)接收機(jī)300的抖動(dòng)容差增加了，因?yàn)闀r(shí)鐘信號(hào)iclk 312和iclkb 313之間不匹配的來(lái)源減少了。在上述的實(shí)施例中，PI的消除還降低了接收機(jī)300的功耗和硅面積。在一個(gè)實(shí)施例中，⑶R單元310相比于圖2中的⑶R單元而言被簡(jiǎn)化了，因?yàn)棰荝單元310能操作來(lái)僅生成一個(gè)控制(或更新)信號(hào)，用于分別基于數(shù)據(jù)和邊沿樣本307c-d和308c-d來(lái)調(diào)整或更新時(shí)鐘信號(hào)iclk 312和iclkb 313的相位。這里的術(shù)語(yǔ)“調(diào)整”或“更新”指代相對(duì)于輸入時(shí)鐘信號(hào)cki和ckq來(lái)有效地改變或修改時(shí)鐘信號(hào)iclk 312和iclkb313的延遲。圖3B是根據(jù)本發(fā)明一個(gè)實(shí)施例的在圖1和圖3A中的接收機(jī)中使用的積分器303a和相應(yīng)的匹配電路304a的晶體管級(jí)電路330。匹配電路304a的一個(gè)目的是最小化(降低)積分器303中的管芯上工藝變化的影響。在一個(gè)實(shí)施例中，在對(duì)數(shù)據(jù)信號(hào)309的第一和第二邊沿進(jìn)行采樣之前使用匹配積分器304a，其中匹配積分器304a能操作來(lái)匹配積分器303的延遲。圖3B的積分器303a在iclk 312處于邏輯低電平時(shí)執(zhí)行對(duì)輸入數(shù)據(jù)信號(hào)309進(jìn)行積分的過(guò)程，其中積分器303a的輸出在iclk 312的上升沿處被采樣器305a采樣。雖然圖3B中的積分器303a是差分輸入積分器，但是其可以被能操作來(lái)輸出差分或單端積分信號(hào)的單端輸入積分器所替換，而不會(huì)改變本發(fā)明的實(shí)施例的本質(zhì)。類(lèi)似地，圖3B中的基于PMOS輸入的積分器303a可以被基于NMOS輸入的積分器所替換，而不會(huì)改變本發(fā)明的實(shí)施例的本質(zhì)。在一個(gè)實(shí)施例中，匹配積分器304a能操作來(lái)在iclkb 313的上升沿處對(duì)輸入數(shù)據(jù)信號(hào)309進(jìn)行采樣，其中iclkb 313的上升沿是iclk 312的下降沿。在一個(gè)實(shí)施例中，數(shù)據(jù)信號(hào)309由一個(gè)或多個(gè)晶體管332采樣，以生成采樣信號(hào)331。在一個(gè)實(shí)施例中，采樣信號(hào)331在iclk 312處于邏輯低電平時(shí)被積分，其中積分器304a的輸出被米樣器306a米樣。由于采樣信號(hào)331的極性與積分信號(hào)308a的極性相同，所以匹配積分器304a的效果是允許采樣器306a瞬時(shí)地采樣數(shù)據(jù)信號(hào)309以通過(guò)采樣器306a生成邊沿樣本e0308c。在一個(gè)實(shí)施例中，匹配積分器304a通過(guò)具有與積分器303a的電路拓?fù)湎嗤碾娐吠負(fù)鋪?lái)匹配積分器303a的延遲和特性。圖4A是根據(jù)本發(fā)明一個(gè)實(shí)施例的圖3A中的接收機(jī)300的時(shí)序圖400。y軸表示電壓，而X軸表示時(shí)間。數(shù)據(jù)信號(hào)309的陰影區(qū)域表示數(shù)據(jù)信號(hào)309的由積分器303a積分的第一階段。在一個(gè)實(shí)施例中，數(shù)據(jù)信號(hào)309的第一階段等于時(shí)鐘信號(hào)iclk 312的低或高階段的持續(xù)時(shí)間。時(shí)鐘信號(hào)iclk 312在iclk 312的上升沿(由ak表示)處對(duì)數(shù)據(jù)信號(hào)309進(jìn)行采樣，以生成數(shù)據(jù)樣本307c。時(shí)鐘信號(hào)iclk 312的同一上升沿對(duì)非積分?jǐn)?shù)據(jù)信號(hào)309(由ek表示)進(jìn)行采樣，以生成邊沿樣本308c。iclkb 313的上升沿(其是iclk 312的下降沿)用于對(duì)數(shù)據(jù)信號(hào)309的積分后的第二階段(由ak+1表示)進(jìn)行采樣，以生成數(shù)據(jù)樣本307d。iclkb 313的同一上升沿用于對(duì)由ek+1表示的數(shù)據(jù)信號(hào)進(jìn)行采樣，以生成邊沿樣本308d。在一個(gè)實(shí)施例中，數(shù)據(jù)信號(hào)309的第二階段等于反相的時(shí)鐘信號(hào)iclkb313的低或高階段的持續(xù)時(shí)間。雖然從通過(guò)iclk 312和iclkb 313的上升沿對(duì)數(shù)據(jù)信號(hào)309進(jìn)行采樣的方面描述了本發(fā)明的實(shí)施例，但是根據(jù)前面的描述，其他的采樣替換對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)是顯而易見(jiàn)的。例如，iclk312的上升沿和iclk 312的下降沿可以用于生成信號(hào)307c-d和308c_d。圖5是根據(jù)本發(fā)明一個(gè)實(shí)施例的用于根據(jù)圖1的接收到的數(shù)據(jù)信號(hào)107來(lái)生成數(shù)據(jù)和時(shí)鐘信號(hào)的方法流程圖500。參照?qǐng)D1和圖3A以及圖4A來(lái)討論方法500。在框501，通過(guò)相位插值器302生成時(shí)鐘信號(hào)iclk 312和iclkb313。在框502，第一積分器303a在時(shí)鐘信號(hào)iclk 312的一個(gè)階段的持續(xù)時(shí)間上對(duì)數(shù)據(jù)信號(hào)309的第一部分進(jìn)行積分。在框503，通過(guò)時(shí)鐘信號(hào)iclk 312對(duì)數(shù)據(jù)信號(hào)309的積分后的第一部分d0307c進(jìn)行采樣。在框504，通過(guò)匹配電路304a來(lái)匹配第一積分器303a的延遲，以生成數(shù)據(jù)信號(hào)309的第一邊沿樣本308a。在框505，通過(guò)時(shí)鐘信號(hào)iclk 312對(duì)數(shù)據(jù)信號(hào)309的第一邊沿樣本e0308c進(jìn)行米樣。在框506,至少基于數(shù)據(jù)信號(hào)309的米樣后的第一積分后部分307c和米樣后的第一邊沿樣本308c來(lái)更新相位插值器302，其中采樣數(shù)據(jù)信號(hào)309的第一積分后部分307c和第一邊沿樣本308c通過(guò)時(shí)鐘信號(hào)iclk 312的同一轉(zhuǎn)換邊沿執(zhí)行。在一個(gè)實(shí)施例中，圖5的方法通過(guò)執(zhí)行存儲(chǔ)在存儲(chǔ)介質(zhì)(例如，閃速驅(qū)動(dòng)器)上的計(jì)算機(jī)可執(zhí)行指令來(lái)實(shí)現(xiàn)。圖6示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的具有圖1和圖3A中的接收機(jī)104的系統(tǒng)級(jí)圖示。在一個(gè)實(shí)施例中，系統(tǒng)600包括但不局限于臺(tái)式計(jì)算機(jī)、膝上型計(jì)算機(jī)、上網(wǎng)本、平板計(jì)算機(jī)、筆記本計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、服務(wù)器、工作站、蜂窩電話(huà)、移動(dòng)計(jì)算設(shè)備、智能電話(huà)、因特網(wǎng)設(shè)備或任何其他類(lèi)型的計(jì)算設(shè)備。在另一實(shí)施例中，系統(tǒng)600實(shí)施本文公開(kāi)的方法，并且可以是片上系統(tǒng)(SOC)型的系統(tǒng)。在一個(gè)實(shí)施例中，處理器610具有一個(gè)或多個(gè)處理核心612和612N，其中612N表不位于處理器610內(nèi)部的第N個(gè)處理器核心,其中N是正整數(shù)。在一個(gè)實(shí)施例中，系統(tǒng)600包括包含610和605在內(nèi)的多個(gè)處理器，其中處理器605具有與處理器610的邏輯類(lèi)似或相同的邏輯。在一個(gè)實(shí)施例中，處理核心612包括但不局限于用于獲取指令的預(yù)取邏輯、用于解碼指令的解碼邏輯、用于執(zhí)行指令的執(zhí)行邏輯等。在一個(gè)實(shí)施例中，處理器610具有高速緩沖存儲(chǔ)器616，用于對(duì)系統(tǒng)600的指令和/或數(shù)據(jù)進(jìn)行緩存。在一個(gè)實(shí)施例中，高速緩存存儲(chǔ)用于執(zhí)行圖5的方法的指令。在本發(fā)明的另一實(shí)施例中，高速緩沖存儲(chǔ)器616包括位于處理器610內(nèi)部的一級(jí)、二級(jí)和三級(jí)高速緩沖存儲(chǔ)器或者任何其他配置的高速緩沖存儲(chǔ)器。在一個(gè)實(shí)施例中，處理器610包括存儲(chǔ)控制中心(MCH) 614，該存儲(chǔ)控制中心614能操作來(lái)執(zhí)行使得處理器610能夠訪(fǎng)問(wèn)和與存儲(chǔ)器630 (包括易失性存儲(chǔ)器632和/或非易失性存儲(chǔ)器634)通信的功能。在一個(gè)實(shí)施例中，處理器610包括圖1和圖3A的接收機(jī)104。在一個(gè)實(shí)施例中，處理器610使用圖1的接收機(jī)104來(lái)與存儲(chǔ)器630和芯片組620進(jìn)行通信。在一個(gè)實(shí)施例中，處理器610還耦合到無(wú)線(xiàn)天線(xiàn)678，以與被配置成發(fā)送和/或接收無(wú)線(xiàn)信號(hào)的任何設(shè)備進(jìn)行通信。在一個(gè)實(shí)施例中，非易失性存儲(chǔ)器632包括但不局限于同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、RAMBUS動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(RDRAM)和/或任何其他類(lèi)型的隨機(jī)存取存儲(chǔ)器設(shè)備。非易失性存儲(chǔ)器634包括但不局限于閃速存儲(chǔ)器、相變存儲(chǔ)器(PCM)、只讀存儲(chǔ)器(ROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)或任何其他類(lèi)型的非易失性存儲(chǔ)器設(shè)備。存儲(chǔ)器630存儲(chǔ)由處理器610執(zhí)行的信息和指令。在一個(gè)實(shí)施例中，存儲(chǔ)器630還可以存儲(chǔ)在處理器610正在執(zhí)行指令時(shí)的臨時(shí)變量或其他中間信息。在一個(gè)實(shí)施例中，芯片組620經(jīng)由點(diǎn)到點(diǎn)(PtP或P-P)接口 617和622與處理器610連接。在一個(gè)實(shí)施例中，芯片組620使得處理器610能夠連接到系統(tǒng)600中的其他模塊。在本發(fā)明的一個(gè)實(shí)施例中，接口 617和622根據(jù)PtP通信協(xié)議(諸如Intel 快速通道互連(QPI)等)進(jìn)行操作。在一個(gè)實(shí)施例中，處理器610包括圖1和圖3A的接收機(jī)104。在一個(gè)實(shí)施例中，芯片組620使用圖1和圖3A中的接收機(jī)104，以與處理器610、605N、顯示設(shè)備640和其他設(shè)備672、676、674、660、662、664、666、667等進(jìn)行通信。在一個(gè)實(shí)施例中，芯片組620還耦合到無(wú)線(xiàn)天線(xiàn)678，以與被配置成發(fā)送和/或接收無(wú)線(xiàn)信號(hào)的任何設(shè)備進(jìn)行通信。在一個(gè)實(shí)施例中，芯片組620經(jīng)由接口 626連接到顯示設(shè)備640。在一個(gè)實(shí)施例中，顯示設(shè)備640包括但不局限于液晶顯示器(IXD)、等離子顯示器、陰極射線(xiàn)管(CRT)顯示器或任何其他形式的視覺(jué)顯示設(shè)備。在本發(fā)明的一個(gè)實(shí)施例中，處理器610和芯片組620被合并成單個(gè)S0C。另外，芯片組620連接到將各種模塊674、660、662、664和666互連的一個(gè)或單個(gè)總線(xiàn)650和655。在一個(gè)實(shí)施例中，如果總線(xiàn)速度或通信協(xié)議中存在不匹配，則總線(xiàn)650和655可以經(jīng)由總線(xiàn)橋672而互連在一起。在一個(gè)實(shí)施例中，芯片組620經(jīng)由接口624和/或104與非易失性存儲(chǔ)器660、大容量存儲(chǔ)設(shè)備662、鍵盤(pán)/鼠標(biāo)664、和網(wǎng)絡(luò)接口666、智能TV 676、消費(fèi)電子裝置677等相耦合，但并不局限于此。在一個(gè)實(shí)施例中，大容量存儲(chǔ)設(shè)備662包括但不局限于固態(tài)驅(qū)動(dòng)器、硬盤(pán)驅(qū)動(dòng)器、通用串行總線(xiàn)閃存驅(qū)動(dòng)器或任何其他形式的計(jì)算機(jī)數(shù)據(jù)存儲(chǔ)介質(zhì)。在一個(gè)實(shí)施例中，網(wǎng)絡(luò)接口 666由任意類(lèi)型的公知的網(wǎng)絡(luò)接口標(biāo)準(zhǔn)實(shí)現(xiàn)，包括但不局限于以太網(wǎng)接口、通用串行總線(xiàn)(USB )接口、快速外圍部件互連(PCI)接口、無(wú)線(xiàn)接口和/或任何其他適當(dāng)類(lèi)型的接口。在一個(gè)實(shí)施例中，無(wú)線(xiàn)接口根據(jù)但不局限于IEEE 802.11標(biāo)準(zhǔn)及其相關(guān)家族、家庭插電AV(HPAV)、超寬帶(UWB)、藍(lán)牙、WiMax或任何形式的無(wú)線(xiàn)通信協(xié)議進(jìn)行操作。雖然圖6中示出的模塊被描述為系統(tǒng)600內(nèi)的分離的塊，但是由這些塊中的一些塊所執(zhí)行的功能可以被集成到單個(gè)的半導(dǎo)體電路中或者可以使用兩個(gè)或更多個(gè)分離的集成電路來(lái)實(shí)現(xiàn)。例如，雖然高速緩沖存儲(chǔ)器616被描述為處理器610中的分離的塊，但是高速緩沖存儲(chǔ)器616能夠各自被集成到處理器核心612中。在一個(gè)實(shí)施例中，系統(tǒng)600可以包括多于一個(gè)的在本發(fā)明的另一實(shí)施例中的處理器/處理核心。本說(shuō)明書(shū)中提及的“實(shí)施例”、“一個(gè)實(shí)施例”、“一些實(shí)施例”或“其他實(shí)施例”表示結(jié)合這些實(shí)施例描述的特定特征、結(jié)構(gòu)或特性包括在至少一些實(shí)施例中，但不是必須地包括在所有實(shí)施例中。在各處出現(xiàn)的“實(shí)施例”、“一個(gè)實(shí)施例”或“一些實(shí)施例”不必都指代同一實(shí)施例。如果說(shuō)明書(shū)中闡述部件、特征、結(jié)構(gòu)或特性“可以”、“可能”或“能夠”被包括，則不要求包括該特定部件、特征、結(jié)構(gòu)或特性。如果說(shuō)明書(shū)或權(quán)利要求中提及“一個(gè)”或“一”元件，則其并不意味著只存在一個(gè)該元件。如果說(shuō)明書(shū)或權(quán)利要求中提及“其他”元件，則并不排除存在不止一個(gè)所述其他元件。雖然已經(jīng)結(jié)合本發(fā)明的具體實(shí)施例描述了本發(fā)明，但是根據(jù)前面的描述，這些實(shí)施例的許多替換、修改和變型對(duì)于本領(lǐng)域普通技術(shù)人員而言是顯而易見(jiàn)的。例如，在一個(gè)實(shí)施例中，圖3B中的積分器和相應(yīng)的匹配電路可以被實(shí)現(xiàn)為單端電路，所述單端電路能操作來(lái)接收差分或單端輸入和能操作來(lái)生成單端輸出。在一個(gè)實(shí)施例中，圖3B中的積分器和相應(yīng)的匹配電路可以被實(shí)現(xiàn)為基于NMOS差分輸入的積分器和相應(yīng)的匹配電路，而非圖3B中的基于PMOS的實(shí)現(xiàn)方式。圖4B是根據(jù)本發(fā)明一個(gè)實(shí)施例的可替換的接收機(jī)的時(shí)序圖410。在該可替換實(shí)施例中，圖3A中的恢復(fù)的時(shí)鐘信號(hào)iclk 312和iclkb 313被對(duì)準(zhǔn)到數(shù)據(jù)信號(hào)309的眼的中間，以瞬時(shí)地采樣數(shù)據(jù)信號(hào)309來(lái)生成采樣后信號(hào)d0307c和dl307d。在一個(gè)實(shí)施例中，圖3A中的積分器303a和303b與圖3A中的匹配電路304a和304b交換。在這種實(shí)施例中，圖3A中的相同的恢復(fù)的時(shí)鐘信號(hào)iclk 312和iclkb 313用于通過(guò)采樣積分器303a和303b(它們之前是匹配電路304a和304b)的積分后輸出來(lái)采樣數(shù)據(jù)信號(hào)309的邊沿。類(lèi)似于圖4A，在產(chǎn)生圖4B中的時(shí)序圖的實(shí)施例中，使用同一時(shí)鐘轉(zhuǎn)換邊沿來(lái)采樣數(shù)據(jù)信號(hào)309的數(shù)據(jù)和邊沿兩者。本發(fā)明的實(shí)施例意欲涵蓋落入所附權(quán)利要求的廣闊范圍內(nèi)的所有此類(lèi)替換、修改和變型。
權(quán)利要求1. 一種用于定時(shí)恢復(fù)的裝置，所述裝置包括: 相位插值器，用于生成時(shí)鐘信號(hào)； 第一積分器，用于在所述時(shí)鐘信號(hào)的一個(gè)階段的持續(xù)時(shí)間上對(duì)數(shù)據(jù)信號(hào)的第一部分進(jìn)行積分； 第一采樣器，用于通過(guò)所述時(shí)鐘信號(hào)對(duì)第一積分后部分進(jìn)行采樣； 第一電路，用于存儲(chǔ)所述數(shù)據(jù)信號(hào)的第一邊沿樣本； 第二采樣器，用于通過(guò)所述時(shí)鐘信號(hào)對(duì)所存儲(chǔ)的第一邊沿樣本進(jìn)行采樣；以及時(shí)鐘數(shù)據(jù)恢復(fù)單元，用于至少基于所述數(shù)據(jù)信號(hào)的采樣后的第一積分后部分和采樣后的所存儲(chǔ)的第一邊沿樣本來(lái)更新所述相位插值器。
2.根據(jù)權(quán)利要求1所述的裝置，其中，所述相位插值器是單個(gè)相位插值器，并且還能操作來(lái)生成所述時(shí)鐘信號(hào)的反相信號(hào)。
3.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一采樣器和所述第二采樣器能操作來(lái)通過(guò)所述時(shí)鐘信號(hào)的同一轉(zhuǎn)換邊沿來(lái)采樣所述數(shù)據(jù)信號(hào)的所述第一積分后部分和所存儲(chǔ)的第一邊沿樣本。
4.根據(jù)權(quán)利要求2所述的裝置，還包括: 第二積分器，用于在所述時(shí)鐘信號(hào)的所述反相信號(hào)的一個(gè)階段的持續(xù)時(shí)間上對(duì)所述數(shù)據(jù)信號(hào)的第二部分進(jìn)行積分； 第三采樣器，用于通過(guò)所述時(shí)鐘信號(hào)的所述反相信號(hào)對(duì)第二積分后部分進(jìn)行采樣。
5.根據(jù)權(quán)利要求4所述的裝置，還包括: 第二電路，用于存儲(chǔ)所述數(shù)據(jù)信號(hào)的第二邊沿樣本；以及 第四采樣器，用于通過(guò)所述時(shí)鐘信號(hào)的所述反相信號(hào)對(duì)所存儲(chǔ)的第二邊沿樣本進(jìn)行采樣。
6.根據(jù)權(quán)利要求5所述的裝置，其中所述時(shí)鐘數(shù)據(jù)恢復(fù)單元還能操作來(lái)基于所述數(shù)據(jù)信號(hào)的采樣后的第二積分后部分和采樣后的所存儲(chǔ)的第二邊沿樣本來(lái)更新所述相位插值器。
7.根據(jù)權(quán)利要求4所述的裝置，其中，所述第一電路和所述第二電路能操作來(lái)分別匹配所述第一積分器和所述第二積分器的延遲。
8.根據(jù)權(quán)利要求5所述的裝置，其中，所述第三采樣器和所述第四采樣器能操作來(lái)通過(guò)所述時(shí)鐘信號(hào)的所述反相信號(hào)的同一轉(zhuǎn)換邊沿來(lái)采樣所述數(shù)據(jù)信號(hào)的所述第二積分后部分和所存儲(chǔ)的第二邊沿樣本。
9.根據(jù)權(quán)利要求5所述的裝置，其中，所述時(shí)鐘數(shù)據(jù)恢復(fù)單元能操作來(lái)通過(guò)由所述時(shí)鐘數(shù)據(jù)恢復(fù)單元生成的更新信號(hào)來(lái)更新所述相位插值器，并且其中所述更新信號(hào)表示所述數(shù)據(jù)信號(hào)的采樣后的第一積分后部分和采樣后的第二積分后部分與所述數(shù)據(jù)信號(hào)的采樣后的第一邊沿樣本和采樣后的第二邊沿樣本之間的時(shí)序關(guān)系。
10.根據(jù)權(quán)利要求9所述的裝置，其中，所述相位插值器能操作來(lái)接收所述更新信號(hào)并修改所述時(shí)鐘信號(hào)和所述時(shí)鐘信號(hào)的所述反相信號(hào)的延遲。
11.根據(jù)權(quán)利要求1所述的裝置，其中，所述相位插值器能操作來(lái)接收正交時(shí)鐘信號(hào)并僅輸出所述時(shí)鐘信號(hào)和所述時(shí)鐘信號(hào)的反相信號(hào)，并且其中所述時(shí)鐘信號(hào)和所述時(shí)鐘信號(hào)的反相信號(hào)是根據(jù)所述正交時(shí)鐘信號(hào)生成的。
12.根據(jù)權(quán)利要求1所述的裝置，還包括: 均衡器， 用于通過(guò)傳輸介質(zhì)接收差分輸入信號(hào)，并生成用于所述第一積分器的數(shù)據(jù)信號(hào)。
13.—種系統(tǒng),包括: 存儲(chǔ)器；以及 耦合到所述存儲(chǔ)器的處理器，所述處理器包括用于通過(guò)傳輸介質(zhì)接收信號(hào)并根據(jù)接收到的信號(hào)生成數(shù)據(jù)信號(hào)的接收機(jī)，所述接收機(jī)依據(jù)于裝置權(quán)利要求1-14中的任何一項(xiàng)權(quán)利要求。
14.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，所述傳輸介質(zhì)是以下中的至少之一: 通用串行總線(xiàn)；或者 快速外圍部件互連。
15.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，所述存儲(chǔ)器是以下中的至少之一: 靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)； 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)； 閃速存儲(chǔ)器；或者 相變存儲(chǔ)器。
16.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，所述處理器包括多個(gè)處理核心。
17.根據(jù)權(quán)利要求13所述的系統(tǒng)，還包括: 耦合到所述處理器的芯片組，用于使得所述處理器能夠耦合到所述系統(tǒng)中的其他模塊；以及 連接到所述芯片組的顯示單元。
18.根據(jù)權(quán)利要求13所述的系統(tǒng)，還包括: 無(wú)線(xiàn)接口，用于將所述處理器與另一設(shè)備通信地耦合。
專(zhuān)利摘要本文描述了一種用于定時(shí)恢復(fù)的裝置和系統(tǒng)，其通過(guò)消耗更低功耗、具有更低誤碼率(BER)和更高抖動(dòng)容差的簡(jiǎn)化接收機(jī)架構(gòu)在處理器中進(jìn)行定時(shí)恢復(fù)。該裝置包括相位插值器，用于生成時(shí)鐘信號(hào)；第一積分器，用于在所述時(shí)鐘信號(hào)的一個(gè)階段的持續(xù)時(shí)間上對(duì)數(shù)據(jù)信號(hào)的第一部分進(jìn)行積分；第一采樣器，用于通過(guò)所述時(shí)鐘信號(hào)對(duì)第一積分后部分進(jìn)行采樣；第一電路，用于存儲(chǔ)所述數(shù)據(jù)信號(hào)的第一邊沿樣本；第二采樣器，用于通過(guò)所述時(shí)鐘信號(hào)對(duì)所存儲(chǔ)的第一邊沿樣本進(jìn)行采樣；以及時(shí)鐘數(shù)據(jù)恢復(fù)單元，用于至少基于所述數(shù)據(jù)信號(hào)的采樣后的第一積分后部分和采樣后的所存儲(chǔ)第一邊沿樣本來(lái)更新相位插值器。
文檔編號(hào)H04L1/00GK203166947SQ20122009383
公開(kāi)日2013年8月28日 申請(qǐng)日期2012年3月13日 優(yōu)先權(quán)日2011年3月15日
發(fā)明者Y·江, R·穆哈納韋盧, M·W·阿爾特曼 申請(qǐng)人:英特爾公司