專利名稱：一種支持utopia master接口互連裝置及方法
技術領域：
本發(fā)明涉及通信網絡領域，尤其涉及一種支持UTOPIA MASTER接口互連裝置及方法。
背景技術：
ATM (Asynchronous Transfer Mode,異步傳輸模式)是一種包含傳輸、組網和交換等技術內容的高速通信技術。ATM通信以固定長度信元(Cell)作為復用與交換的基本單位，ATM信元長53字節(jié)，其中5字節(jié)用作信元頭，48字節(jié)用作信息字段。在信元中的每個比特是以連續(xù)串流的方式在傳輸路徑中傳送，信元會對應到一個實際的傳輸路徑。
UTOPIA (Universal Test & Operations PHY Interface for ATM, ATM 通用測試和操作物理接口)，是連接ATM層和物理層的接口，允許物理層以不同的速度在不同的媒質上進行數據傳輸。UTOPIA用于傳遞定長的ATM信元，可以連接多個設備，多個設備可以共用一套總線進行數據交換，在交互的過程中，作為主設備發(fā)起對于從設備的輪詢(Polling)，進而完成數據的交互。UTOPIA的工作模式可分為Level I和Level 2兩種。UTOPIALevel I的工作模式為 1MASTER-1SLAVE ;而 UTOPIA Level 2 的工作模式分為四種(I) 1MASTER-1SLAVE(2) IMASTER-MultiSLAVE(3)Multi MASTER-1 SLAVE(4)Multi MASTER-MultiSLAVE?，F今在市面上提供UTOPIA Level 2接口的芯片大多僅支持I MASTER-Multi SLAVE。故現在就以UTOPIALevel 2(2) IMASTER-Multi SLAVE 為例來加以說明。請參見圖1，是顯示標準 UTOPIA Level 2 接口在 IMASTER-Multi SLAVE 之間，MASTER101的發(fā)送及接收信號。MASTER 101在發(fā)送(Tx)信號方面有TxClk，TxAddr，TxEnb，TxData, TxSOC 提供給 Multi SLAVE102 ；Multi SLAVE102 在發(fā)送信號方面則有 TxClav 至MASTERlOlo 其中，TxClk MASTER101 發(fā)送時鐘使得 Multi SLAVE102 與其同步；TxAddr 5比特的地址，由MASTER101發(fā)送以對SLAVE102輪詢或與TxEnb合并作用對SLAVE102作發(fā)送指定；TxEnb :MASTER101發(fā)送使能信號(Enable用以指示MASTER101信元發(fā)送的狀態(tài)，并和TxAddr合并作用以作SLAVE102的發(fā)送指定；TxData MASTER101發(fā)送數據；TxS0C :信元起始比特的指示信號TxClav :SLAVE102用以回應MASTER101輪詢的信號。MASTER101 在接收(Rx)信號方面有RxClk，RxAddr，RxEnb提供給Multi SLAVE102 ；Mufti SLAVE102 在接收信號方面則有 RxData，RxSOC, RxClav 至 MASTER101。RxClk MASTER101發(fā)送同步時鐘使得Mufti SLAVE102與其同步；RxAddr :5比特的地址，由MASTER101送出以對SLAVE102輪詢或與RxEnb合并作用對SLAVE102作接收指定；RxEnb MASTER101發(fā)送使能信號，用以指示MASTER101信元接收的狀態(tài)，并和RxAddr合并作用對SLAVE作接收指定；RxData MASTER101接收數據；RxS0C :信元起始比特的指示信號；RxClav :SLAVE102用以回應MASTER101輪詢的信號
發(fā)明內容
有鑒于標準的UTOPIA Level 2接口不支持IMASTER-MultiMASTER模式，本發(fā)明提供了一種支持UTOPIA MASTER接口互連裝置，該裝置包括UTOPIA SLAVE控制器210、內存控制器230、RAM240，其特征在于還包括信元接收模塊211和信元發(fā)送模塊212。UTOPIA SLAVE控制器210接收UTOPIA MASTER220發(fā)送的ATM信元，并將ATM信元發(fā)送到內存控制器230 ;內存控制器230對接收的ATM信元進行緩存并將信元發(fā)送到另一個UT0PIASLAVE控制器210，內存控制器230控制RAM240中的ATM信元讀取與寫入操作；UTOPIA SLAVE控制器210接收內存控制器230的ATM信元，并發(fā)送到UTOPIA MASTER220。UTOPIA SLAVE控制器210 :用于完成UTOPIA MASTER220與裝置內部的內存控制器230的信號接口。UTOPIA SLAVE控制器210包括信元接收模塊211和信元發(fā)送模塊212。信元接收模塊211，用于接收UTOPIA MASTER220發(fā)送的ATM信元。信元發(fā)送模塊212，用于向UTOPIA MASTER220發(fā)送ATM信元。內存控制器230 :用于控制RAM240中的ATM信元讀取與寫入操作，完成對來自UTOPIA SLAVE控制器210的ATM信元進行緩存并將ATM信元發(fā)送到另一個UTOPIA SLAVE控制器210的操作。RAM240 :用于緩存ATM信元。本發(fā)明還提供了一種支持UTOPIA MASTER接口互連方法，包括以下步驟①裝置復位后處 于空閑狀態(tài)，當檢測到TxAddr有效后，給出SLAVE發(fā)送地址匹配指示;②判斷RAM是否滿，不滿則使能TxClav有效，回復MASTER220可以發(fā)送信元，并準備接收信元；③當TX ENB使能，TX SOC有效時，開始接收信元，并將信元存儲到RAM240中；④當檢測到RxAddr有效后，給出SLAVE接收地址匹配指示；⑤判斷RAM240是否為空，不空則使能RxClav有效，回復MASTER220準備接收信元，將RAM240中的信元發(fā)送到另一端的UTOPIA MASTER。
圖1是標準UTOPIA Level 2接口發(fā)送/接收信號的示意圖。圖2為本發(fā)明支持UTOPIA MASTER接口互連裝置的電原理邏輯方框圖。圖3為本發(fā)明支持UTOPIA MASTER接口互連的工作流程圖。
具體實施例方式下面結合附圖對本發(fā)明實施例所述的技術方案作進一步的詳細說明。參照圖2，一種支持UTOPIA MASTER接口互連裝置，通過UTOPIA接口連接兩個UTOPIA MASTER220，完成二者之間互連功能。具體包括UTOPIA SLAVE控制器210 :用于完成UTOPIA MASTER220與裝置內部的內存控制器230的信號接口。信元接收模塊211，用于接收UTOPIA MASTER220發(fā)送的ATM信元。信元發(fā)送模塊212，用于向UTOPIA MASTER220發(fā)送ATM信元。
內存控制器230 :用于控制RAM240中的ATM信元讀取與寫入操作，完成對來自UTOPIA MASTER220的ATM信元進行緩存并將ATM信元發(fā)送到另一個UTOPIA MASTER220的操作。RAM240 :用于緩存ATM信元，將緩存區(qū)劃分為多個區(qū)域，每區(qū)域可以存儲I個ATM信元。UTOPIA SLAVE 控制器 210 的入端口 I 與 UTOPIA MASTER220 的出端口 2 連接，UTOPIA SLAVE 控制器 210 接收 UT0PIAMASTER220 發(fā)送的 ATM 信元；UT0PIA SLAVE 控制器210的出端口 2與內存控制器230的入端口 I連接，內存控制器230接收UT0PIASLAVE控制器210的ATM信元；UT0PIA SLAVE控制器210的出端口 4與UTOPIA MASTER220的入端口 I連接，用于向UT0PIAMASTER220發(fā)送ATM信元；UT0PIA SLAVE控制器210的入端口 3與內存控制器230的出端口 2連接，UTOPIA SLAVE控制器210接收內存控制器230讀出的RAM240中的信元；內存控制器230的端口 3與RAM240連接，內存控制器230控制ATM信元的讀與。參照圖3，本發(fā)明實施例所述的一種支持UTOPIA MASTER接口互連方法，包括步驟①裝置復位后處于空閑狀態(tài)，當檢測到TxAddr為預置有效地址后，給出SLAVE發(fā)送地址匹配指示；②判斷RAM240是否滿，不滿則使能TxClav有效，回復MASTER220可以發(fā)送ATM信元，并準備接收信元；③當TX_ENB使能，TX_S0C有效時，信元接收模塊211開始接收新的ATM信元，并發(fā)送給內存控制器230 ；內存控制器230將ATM信元存儲到RAM240中；④當檢測到RxAddr為預置有效地址后，給出SLAVE接收地址匹配指示；⑤判斷RAM240是否為空，不空則使能RxClav有效，回復MASTER220準備接收信元，按順序讀出RAM240中 的ATM信元，發(fā)送信元到另一端的UTOPIA MASTER220。
權利要求
1.一種支持UTOPIA MASTER接口互連裝置，其特征在于該裝置包括有UTOPIA SLAVE控制器(210)、內存控制器(230)、RAM(240)。其中UTOPIA SLAVE控制器(210)的入端口 I 與 UTOPIA MASTER(220)的出端口 2 連接，UTOPIA SLAVE 控制器(210)接收 UTOPIAMASTER(220)發(fā)送的ATM信元；UTOPIASLAVE控制器(210)的出端口 2與內存控制器(230)的入端口 I連接，內存控制器(230)接收UTOPIA SLAVE控制器(210)的ATM信元；UTOPIASLAVE控制器(210)的出端口 4與UTOPIA MASTER (220)的入端口 I連接，用于向UTOPIAMASTER(220)發(fā)送ATM信元；UT0PIA SLAVE控制器(210)的入端口 3與內存控制器(230)的出端口 2連接，UTOPIA SLAVE控制器(210)接收內存控制器(230)讀出的RAM(240)中的信元；內存控制器(230)的端口 3與RAM (240)連接，內存控制器(230)控制ATM信元的讀寫。
2.根據權利要求1所述的支持UTOPIAMASTER接口互連裝置，其特征在于UT0PIASLAVE控制器(210)包括信元接收模塊(211)和信元發(fā)送模塊(212)，其中信元接收模塊(211)的入端口 I與UTOPIA MASTER(220)的出端口 2連接，信元接收模塊(211)接收UTOPIAMASTER(220)發(fā)送的ATM信元；信元接收模塊(211)的出端口 2與內存控制器(230)的入端口 I連接，內存控制器(230)接收信元接收模塊(211)的ATM信元；信元發(fā)送模塊(212)的入端口 I與內存控制器(230)的出端口 2連接，信元發(fā)送模塊(212)接收內存控制器(230)讀出的RAM(240)中的信元；信元發(fā)送模塊(212)的出端口 2與UTOPIA MASTER(220)的入端口 I連接,用于向UTOPIA MASTER(220)發(fā)送ATM信元。
3.一種支持UTOPIA MASTER接口互連方法，其特征在于包括步驟 ①裝置復位后處于空閑狀態(tài)，當檢測到TxAddr有效后，給出SLAVE發(fā)送地址匹配指示； ②判斷RAM(240)是否滿，不滿則使能TxClav有效，回復MASTER(220)可以發(fā)送信元，并準備接收信元； ③當TX_ENB使能，TX_S0C有效時，開始接收信元，并將信元存儲到RAM(240)中； ④當檢測到RxAddr有效后，給出SLAVE接收地址匹配指示； ⑤判斷RAM(240)是否為空，不空則使能RxClav有效，回復MASTER(220)準備接收信元，將RAM(240)中的信元發(fā)送到另一端的UT0PIAMASTER。
全文摘要
本發(fā)明公開了一種支持UTOPIA MASTER接口互連裝置及方法，該裝置包括以下模塊UTOPIA SLAVE控制器、內存控制器、RAM；所述UTOPIA SLAVE控制器連接UTOPIA MASTER接口及內存控制器。UTOPIA SLAVE控制器接收UTOPIA MASTER發(fā)送的ATM信元，內存控制器控制ATM信元的讀寫，經過緩存后信元發(fā)送給另一端UTOPIA MASTER，通過這種處理后，芯片能實現UTOPIA MASTER的接口互連。
文檔編號H04L12/46GK103067310SQ20121057969
公開日2013年4月24日 申請日期2012年12月28日 優(yōu)先權日2012年12月28日
發(fā)明者王立瑩, 李鑫, 曹琨, 周三友, 孫士勇, 劉素桃, 李吉良, 王景忠, 周玉娟, 康賓 申請人:中國電子科技集團公司第五十四研究所