歸一化數(shù)據(jù)處理板及bbu機(jī)框內(nèi)集成設(shè)備的制作方法
【專利摘要】本發(fā)明提供一種歸一化數(shù)據(jù)處理板及BBU機(jī)框內(nèi)集成設(shè)備。其中的歸一化數(shù)據(jù)處理板包括：FPGA，用于提供對外接口和板間接口；DSP芯片組和多核CPU，分別用于進(jìn)行數(shù)據(jù)處理；橋片，分別通過芯片間總線與所述FPGA、所述DSP芯片組和所述多核CPU連接。本發(fā)明所述數(shù)據(jù)處理板使用統(tǒng)一硬件結(jié)構(gòu)實(shí)現(xiàn)不同數(shù)據(jù)處理功能，因此基于該統(tǒng)一硬件結(jié)構(gòu)能夠歸一化地構(gòu)建LTE系統(tǒng)架構(gòu)中的各種網(wǎng)元設(shè)備功能，從而有利于簡化網(wǎng)絡(luò)結(jié)構(gòu)。
【專利說明】歸一化數(shù)據(jù)處理板及BBU機(jī)框內(nèi)集成設(shè)備
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種歸一化數(shù)據(jù)處理板及BBU機(jī)框內(nèi)集成設(shè)備，屬于網(wǎng)元設(shè)備的硬件設(shè)計(jì)領(lǐng)域。
【背景技術(shù)】
[0002]在現(xiàn)有LTE(Long Term Evolution,長期演進(jìn))標(biāo)準(zhǔn)模型中，LTE系統(tǒng)架構(gòu)如圖1所示。其中，除了用戶設(shè)備(User Equipment,簡稱:UE)和應(yīng)用業(yè)務(wù)服務(wù)器(APP Services)以夕卜，其他設(shè)備均屬于網(wǎng)絡(luò)側(cè)設(shè)備，具體包括:無線接入側(cè)設(shè)備，如LTE基站；以及中心匯聚層網(wǎng)關(guān)設(shè)備，如:S-Gff (Serving Gateway,業(yè)務(wù)網(wǎng)關(guān))、P-GW (Public data network Gateway,公共數(shù)據(jù)網(wǎng)網(wǎng)關(guān))、HSS (Home Subscriber Server,歸屬用戶服務(wù)器)、MME (MobilityManagement Entity,移動性管理實(shí)體)等。其中，所述LTE基站中包含BBU(Building Baseband Unit,室內(nèi)基帶處理單元)和(Radio Remote Unit,射頻拉遠(yuǎn)單元)。
[0003]現(xiàn)有技術(shù)的問題在于:按照以上的LTE系統(tǒng)架構(gòu)，整個(gè)LTE網(wǎng)絡(luò)中設(shè)計(jì)的網(wǎng)元設(shè)備眾多，各種網(wǎng)元設(shè)備的硬件結(jié)構(gòu)千差萬別，功能獨(dú)立，難以實(shí)現(xiàn)歸一化地構(gòu)建。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種歸一化數(shù)據(jù)處理板及BBU機(jī)框內(nèi)集成設(shè)備，用以構(gòu)建歸一化的LTE設(shè)備。
[0005]本發(fā)明一方面提供一種歸一化數(shù)據(jù)處理板，其中包括:
[0006]FPGA，用于提供對外接口和板間接口 ；
[0007]DSP芯片組和多核CPU，分別用于進(jìn)行數(shù)據(jù)處理；
[0008]橋片，分別通過芯片間總線與所述FPGA、所述DSP芯片組和所述多核CPU連接。
[0009]本發(fā)明另一方面提供一種無線基帶數(shù)據(jù)處理板，其中采用上述歸一化數(shù)據(jù)處理板，其中:
[0010]所述FPGA提供的對外接口為射頻接口 ；
[0011]所述FPGA提供的板間接口包括基帶數(shù)據(jù)接口和GE接口；
[0012]所述DSP芯片組用于進(jìn)行無線上下行基帶物理層的數(shù)據(jù)處理；
[0013]所述多核CPU用于無線接入的二層、三層處理。
[0014]本發(fā)明又一方面提供一種PS域網(wǎng)關(guān)數(shù)據(jù)處理板，其中采用上述歸一化數(shù)據(jù)處理板，其中:
[0015]所述FPGA提供的對外接口為GE接口；
[0016]所述FPGA提供的板間接口包括業(yè)務(wù)GE接口和信令GE接口；
[0017]所述DSP芯片組與所述多核CPU共同構(gòu)成數(shù)據(jù)處理器，用于進(jìn)行網(wǎng)關(guān)的用戶面數(shù)據(jù)處理和信令控制面數(shù)據(jù)處理。
[0018]本發(fā)明再一方面提供一種媒體業(yè)務(wù)數(shù)據(jù)處理板，其中采用上述歸一化數(shù)據(jù)處理板，其中:[0019]所述FPGA提供的對外接口為GE接口；
[0020]所述FPGA提供的板間接口包括業(yè)務(wù)GE接口和信令GE接口；
[0021]所述DSP芯片組用于進(jìn)行媒體流的業(yè)務(wù)數(shù)據(jù)處理；
[0022]所述多核CPU用于進(jìn)行媒體流的信令控制面處理。
[0023]本發(fā)明再一方面提供一種BBU機(jī)框內(nèi)集成設(shè)備，包括BBU機(jī)框和設(shè)置于所述BBU機(jī)框內(nèi)的多個(gè)槽位，其特征在于:
[0024]至少一個(gè)槽位中插設(shè)有上述的無線基帶數(shù)據(jù)處理板；
[0025]至少一個(gè)槽位中插設(shè)有上述的PS域網(wǎng)關(guān)數(shù)據(jù)處理板；
[0026]至少一個(gè)槽位中插設(shè)有上述的媒體業(yè)務(wù)數(shù)據(jù)處理板；
[0027]位于不同槽位中的所述無線基帶數(shù)據(jù)處理板、所述PS域網(wǎng)關(guān)數(shù)據(jù)處理板及所述媒體業(yè)務(wù)數(shù)據(jù)處理板通過各自的板間接口彼此通信連接。
[0028]本發(fā)明所述數(shù)據(jù)處理板使用統(tǒng)一硬件結(jié)構(gòu)實(shí)現(xiàn)不同數(shù)據(jù)處理功能，因此基于該統(tǒng)一硬件結(jié)構(gòu)能夠歸一化地構(gòu)建LTE系統(tǒng)架構(gòu)中的各種網(wǎng)元設(shè)備功能，從而有利于簡化網(wǎng)絡(luò)結(jié)構(gòu)。
【專利附圖】

【附圖說明】
[0029]圖1為現(xiàn)有LTE系統(tǒng)架構(gòu)的結(jié)構(gòu)示意圖；
[0030]圖2為本發(fā)明所述歸一化數(shù)據(jù)處理板實(shí)施例的結(jié)構(gòu)示意圖；
[0031]圖3為本發(fā)明所述BBU機(jī)框內(nèi)集成設(shè)備實(shí)施例的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0032]圖2為本發(fā)明所述歸一化數(shù)據(jù)處理板實(shí)施例的結(jié)構(gòu)示意圖，如圖所示，一個(gè)歸一化數(shù)據(jù)處理板包括:FPGA10、DSP芯片組20、多核CPU30和橋片40，其具體結(jié)構(gòu)如下:
[0033]FPGA (Field — Programmable Gate Array,現(xiàn)場可編程門陣列)10用于提供對外接口 11和板間接口 12，另外還可以為各種數(shù)據(jù)處理提供加速器功能，實(shí)現(xiàn)數(shù)據(jù)量大、但步驟簡單的數(shù)據(jù)處理，以優(yōu)化該歸一化數(shù)據(jù)處理板的性能。其中，對外接口 11是該歸一化數(shù)據(jù)處理板所在的網(wǎng)元設(shè)備與其他網(wǎng)元設(shè)備之間的接口 ；而框內(nèi)的板間接口 12是指同一個(gè)網(wǎng)元設(shè)備中的多個(gè)歸一化數(shù)據(jù)處理板之間的接口。
[0034]DSP芯片組20由多個(gè)DSP (Digital Signal Processing，數(shù)字信號處理)芯片構(gòu)成，DSP芯片組20與多核CPU30共同用于進(jìn)行數(shù)據(jù)處理。
[0035]橋片40分別通過芯片間總線41與所述FPGA10、所述DSP芯片組20中的各個(gè)DSP芯片以及所述多核CPU30連接，使得FPGA10、DSP芯片組20和多核CPU30之間能夠?qū)崿F(xiàn)橋
接通信。
[0036]可選地,所述芯片間總線41為PC1-E(外圍設(shè)備快速互聯(lián),Peripheral ComponentInterconnection-Express)接口總線,相應(yīng)地,所述橋片40為PC1-E接口橋片；可選地,所述芯片間總線41為RAPIDIO (快速輸入輸出)接口總線，相應(yīng)地，所述橋片40為RAPIDIO接口橋片；可選地，所述芯片間總線41為以太網(wǎng)接口總線，相應(yīng)地，所述橋片40為以太網(wǎng)接口橋片。
[0037]具體地，所述對外接口 11和板間接口 12的物理層可以基于串行與串并行轉(zhuǎn)換器(SERDES)實(shí)現(xiàn)。
[0038]本實(shí)施例所述歸一化數(shù)據(jù)處理板使用統(tǒng)一硬件結(jié)構(gòu)實(shí)現(xiàn)不同數(shù)據(jù)處理功能，因此基于該統(tǒng)一硬件結(jié)構(gòu)能夠歸一化地構(gòu)建LTE系統(tǒng)架構(gòu)中的各種網(wǎng)元設(shè)備功能，從而有利于簡化網(wǎng)絡(luò)結(jié)構(gòu)。
[0039]具體地，通過在FPGA10、DSP芯片組20和多核CPU30中更換不同的代碼便可以實(shí)現(xiàn)不同的網(wǎng)元設(shè)備，具體說明如下:
[0040]無線基帶數(shù)據(jù)處理板
[0041]在圖2所述數(shù)據(jù)處理板的基礎(chǔ)上通過如下改造以構(gòu)成無線基帶數(shù)據(jù)處理板:
[0042]將FPGAlO提供的對外接口 11設(shè)置為射頻接口，以實(shí)現(xiàn)基帶數(shù)據(jù)轉(zhuǎn)發(fā)和板間報(bào)文交互等功能，該射頻接口例如為CPRI (Common Public Radio Interface,通用公共無線接口);將FPGAlO提供的板間接口 12設(shè)置為包括基帶數(shù)據(jù)接口和GE(Gigabit Ethernet,千兆以太網(wǎng))接口。
[0043]所述DSP芯片組用于進(jìn)行無線上下行基帶物理層的數(shù)據(jù)處理；所述多核CPU30用于無線接入的數(shù)據(jù)鏈路層、無線控制管理層的處理。
[0044]本實(shí)施例所述無線基帶數(shù)據(jù)處理板實(shí)現(xiàn)了現(xiàn)有LTE系統(tǒng)架構(gòu)中的無線基帶數(shù)據(jù)處理功能。
[0045]PS域網(wǎng)關(guān)數(shù)據(jù)處理板
[0046]在圖2所述歸一化數(shù)據(jù)處理板的基礎(chǔ)上通過如下改造以構(gòu)成PS (PacketSwitching,分組交換)域網(wǎng)關(guān)數(shù)據(jù)處理板:
[0047]將所述FPGAlO提供的對外接口 11設(shè)置為GE接口 ；將所述FPGAlO提供的板間接口 12設(shè)置為包括業(yè)務(wù)GE接口和信令GE接口，以便實(shí)現(xiàn)報(bào)文解析處理、報(bào)文端口轉(zhuǎn)發(fā)和過濾、輔助處理加速器等功能。
[0048]所述DSP芯片組20與所述多核CPU30都作為數(shù)據(jù)處理器，分別用于進(jìn)行網(wǎng)關(guān)的用戶面數(shù)據(jù)處理和信令控制面數(shù)據(jù)處理。
[0049]本實(shí)施例所述PS域網(wǎng)關(guān)數(shù)據(jù)處理板實(shí)現(xiàn)了現(xiàn)有LTE系統(tǒng)架構(gòu)中的網(wǎng)關(guān)數(shù)據(jù)處理功能。
[0050]媒體業(yè)備數(shù)據(jù)處理板
[0051]在圖2所述歸一化數(shù)據(jù)處理板的基礎(chǔ)上通過如下改造以構(gòu)成媒體數(shù)據(jù)處理板:
[0052]將所述FPGAlO提供的對外接口 11設(shè)置為GE接口 ；將所述FPGAlO提供的板間接口 12設(shè)置為包括業(yè)務(wù)GE接口和信令GE接口，以便實(shí)現(xiàn)媒體報(bào)文解析處理、媒體報(bào)文端口轉(zhuǎn)發(fā)和過濾、媒體流處理加速器等功能。
[0053]所述DSP芯片組20用于進(jìn)行媒體流的業(yè)務(wù)數(shù)據(jù)處理，如語音編解碼、語音格式轉(zhuǎn)碼、混音、以及視頻編解碼等處理；所述多核CPU30用于進(jìn)行媒體流的信令控制面處理。
[0054]本實(shí)施例所述PS域網(wǎng)關(guān)數(shù)據(jù)處理板實(shí)現(xiàn)了現(xiàn)有LTE系統(tǒng)架構(gòu)中的媒體業(yè)務(wù)數(shù)據(jù)處理功能。
[0055]BBU機(jī)框內(nèi)集成設(shè)備
[0056]上述三種數(shù)據(jù)處理板可以集成放置在BBU機(jī)框內(nèi)中以實(shí)現(xiàn)相應(yīng)的功能，具體地，如圖3所示，BBU機(jī)框內(nèi)集成設(shè)備100包括BBU機(jī)框和設(shè)置于所述BBU機(jī)框內(nèi)的多個(gè)槽位，其中:[0057]槽位120中插設(shè)有上述的無線基帶數(shù)據(jù)處理板121 ;槽位130中插設(shè)有上述PS域網(wǎng)關(guān)數(shù)據(jù)處理板131 ;槽位140中插設(shè)有上述的媒體業(yè)務(wù)數(shù)據(jù)處理板141 ；
[0058]位于不同槽位中的無線基帶數(shù)據(jù)處理板、PS域網(wǎng)關(guān)數(shù)據(jù)處理板及媒體業(yè)務(wù)數(shù)據(jù)處理板通過各自的板間接口彼此通信連接。
[0059]通過在一個(gè)BBU機(jī)框內(nèi)混插不同類型的數(shù)據(jù)處理板，各個(gè)數(shù)據(jù)處理板各自加載各自的邏輯、底層軟件、業(yè)務(wù)軟件，以實(shí)現(xiàn)各自的接口和業(yè)務(wù)，不同數(shù)據(jù)處理板之間通過板間接口實(shí)現(xiàn)數(shù)據(jù)交互，不用借助外部的交換機(jī)類設(shè)備，從而有利于實(shí)現(xiàn)小型化、集約化的專網(wǎng)設(shè)備。
[0060]當(dāng)網(wǎng)絡(luò)規(guī)模較大時(shí)，可準(zhǔn)備多個(gè)上述BBU機(jī)框內(nèi)集成設(shè)備100，使多個(gè)BBU機(jī)框內(nèi)集成設(shè)備100中的無線基帶數(shù)據(jù)處理121板通過各自的對外接口彼此級聯(lián)；使多個(gè)BBU機(jī)框內(nèi)集成設(shè)備100中的PS域網(wǎng)關(guān)數(shù)據(jù)處理板131通過各自的對外接口彼此級聯(lián)；并使多個(gè)BBU機(jī)框內(nèi)集成設(shè)備100中的媒體業(yè)務(wù)數(shù)據(jù)處理板141通過各自的對外接口彼此級聯(lián)。
[0061]通過對上述對外接口進(jìn)行級聯(lián)，有利于實(shí)現(xiàn)更大容量的業(yè)務(wù)數(shù)據(jù)的處理。
[0062]本領(lǐng)域普通技術(shù)人員可以理解:實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，前述的程序可以存儲于一計(jì)算機(jī)可讀取存儲介質(zhì)中，該程序在執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟；而前述的存儲介質(zhì)包括:R0M、RAM、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。
[0063]最后應(yīng)說明的是:以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。
【權(quán)利要求】
1.一種歸一化數(shù)據(jù)處理板，其特征在于，包括: 現(xiàn)場可編程門陣列FPGA，用于提供對外接口和板間接口 ； 數(shù)字信號處理DSP芯片組和多核中央處理器CPU，分別用于進(jìn)行數(shù)據(jù)處理； 橋片，分別通過芯片間總線與所述FPGA、所述DSP芯片組和所述多核CPU連接。
2.根據(jù)權(quán)利要求1所述的歸一化數(shù)據(jù)處理板，其特征在于:所述芯片間總線為外圍設(shè)備快速互聯(lián)PC1-E接口總線，所述橋片為PC1-E接口橋片。
3.根據(jù)權(quán)利要求1所述的歸一化數(shù)據(jù)處理板，其特征在于:所述芯片間總線為快速輸入輸出RAPIDIO接口總線，所述橋片為RAPID10接口橋片。
4.根據(jù)權(quán)利要求1所述的歸一化數(shù)據(jù)處理板，其特征在于:所述芯片間總線為以太網(wǎng)接口總線，所述橋片為以太網(wǎng)接口橋片。
5.根據(jù)權(quán)利要求1所述的歸一化數(shù)據(jù)處理板，其特征在于:所述FPGA還用于為各種數(shù)據(jù)處理提供加速器功能。
6.一種無線基帶數(shù)據(jù)處理板，其特征在于，采用權(quán)利要求1飛中任一項(xiàng)所述歸一化數(shù)據(jù)處理板，其中: 所述現(xiàn)場可編程門陣列FPGA提供的對外接口為射頻接口 ； 所述FPGA提供的板間接口包括基帶數(shù)據(jù)接口和千兆以太網(wǎng)GE接口； 所述數(shù)字信號處理DSP芯片組用于進(jìn)行無線上下行基帶物理層的數(shù)據(jù)處理； 所述多核中央處理器CPU用于無線接入的二層、三層處理。
7.根據(jù)權(quán)利要求6所述的歸一化無線基帶數(shù)據(jù)處理板，其特征在于:所述射頻接口為通用公共無線接口 CPRI。
8.—種PS域網(wǎng)關(guān)數(shù)據(jù)處理板，其特征在于，采用權(quán)利要求f 5中任一項(xiàng)所述歸一化數(shù)據(jù)處理板，其中: 所述現(xiàn)場可編程門陣列FPGA提供的對外接口為千兆以太網(wǎng)GE接口 ； 所述FPGA提供的板間接口包括業(yè)務(wù)GE接口和信令GE接口； 所述數(shù)字信號處理DSP芯片組與所述多核CPU共同構(gòu)成數(shù)據(jù)處理器，用于進(jìn)行網(wǎng)關(guān)的用戶面數(shù)據(jù)處理和信令控制面數(shù)據(jù)處理。
9.一種媒體業(yè)務(wù)數(shù)據(jù)處理板，其特征在于，采用權(quán)利要求1飛中任一項(xiàng)所述歸一化數(shù)據(jù)處理板，其中: 所述現(xiàn)場可編程門陣列FPGA提供的對外接口為千兆以太網(wǎng)GE接口； 所述FPGA提供的板間接口包括業(yè)務(wù)GE接口和信令GE接口； 所述數(shù)字信號處理DSP芯片組用于進(jìn)行媒體流的業(yè)務(wù)數(shù)據(jù)處理； 所述多核CPU用于進(jìn)行媒體流的信令控制面處理。
10.一種BBU機(jī)框內(nèi)集成設(shè)備，包括室內(nèi)基帶處理單元BBU機(jī)框和設(shè)置于所述BBU機(jī)框內(nèi)的多個(gè)槽位，其特征在于: 至少一個(gè)槽位中插設(shè)有權(quán)利要求6或7所述的無線基帶數(shù)據(jù)處理板； 至少一個(gè)槽位中插設(shè)有權(quán)利要求8所述的PS域網(wǎng)關(guān)數(shù)據(jù)處理板； 至少一個(gè)槽位中插設(shè)有權(quán)利要求9所述的媒體業(yè)務(wù)數(shù)據(jù)處理板； 位于不同槽位中的所述無線基帶數(shù)據(jù)處理板、所述PS域網(wǎng)關(guān)數(shù)據(jù)處理板及所述媒體業(yè)務(wù)數(shù)據(jù)處理板通過各自的板間接口彼此通信連接。
11.根據(jù)權(quán)利要求10所述的設(shè)備，其特征在于，所述BBU機(jī)框內(nèi)集成設(shè)備為多個(gè)，多個(gè)BBU機(jī)框內(nèi)集成設(shè)備中的無線基帶數(shù)據(jù)處理板通過各自的對外接口彼此級聯(lián)；多個(gè)BBU機(jī)框內(nèi)集成設(shè)備中的PS域網(wǎng)關(guān)數(shù)據(jù)處理板通過各自的對外接口彼此級聯(lián)；多個(gè)BBU機(jī)框內(nèi)集成設(shè)備中的媒體業(yè)務(wù)數(shù)據(jù)處理板`通過各自的對外接口彼此級聯(lián)。
【文檔編號】H04L12/931GK103516630SQ201210218428
【公開日】2014年1月15日 申請日期:2012年6月28日 優(yōu)先權(quán)日:2012年6月28日
【發(fā)明者】林闊, 袁乃華, 張廣思, 陳貴榮, 周少瑋, 賀剛, 范晨 申請人:成都鼎橋通信技術(shù)有限公司