專利名稱：一種分組傳送網(wǎng)中sdh業(yè)務dcc開銷的處理方法及裝置的制作方法
技術領域：
本發(fā)明涉及分組傳送網(wǎng)(PTN)中業(yè)務處理技術領域，具體說是一種分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理方法及裝置。尤指適用于分組傳送網(wǎng)(PTN)中多個光接口 SDH(Synchronous Digital Hierarchy,同步數(shù)字體系)業(yè)務DCC開銷的處理方法及裝置。
背景技術：
現(xiàn)有傳送網(wǎng)絡中有相當大一部分是SDH設備和基于SDH的ASON (自動交換光網(wǎng)絡)設備，用于管理傳送網(wǎng)絡的管理通信網(wǎng)(MCN)有帶內和帶外兩種方式。MCN可以采用帶內方式，也可以采用帶外方式，或兩者相互混合實現(xiàn)的方式。帶內方式是指管理信息在嵌入控制通道(ECC )或專用通信信道中承載，其中ECC信道嵌入在光纖鏈路內部，例如，SDH中數(shù)據(jù)通信通道(DCC);帶外方式是指管理信息由專用通信信道來承載，它與承載業(yè)務的光纖鏈路分離，例如，外部IP網(wǎng)絡或專用電路。在PTN設備上，目前主要采用以太網(wǎng)作為業(yè)務端口，所有的網(wǎng)管信息或OAM (運營管理和維護)包同業(yè)務數(shù)據(jù)在帶內共同傳送，它們之間是通過標簽來區(qū)分的。根據(jù)應用需求，PTN設備必須可以同現(xiàn)有的SDH設備混合組網(wǎng)，并實現(xiàn)統(tǒng)一管理，確保傳輸網(wǎng)絡技術的平滑演進過程。實現(xiàn)統(tǒng)一管理PTN與SDH設備混和網(wǎng)絡的方式有兩種，一種是SDH設備的MCN采用帶外方式與PTN設備相連接，PTN設備的SDH業(yè)務單板只處理SDH業(yè)務；另一種是SDH設備的MCN采用帶內方式，通過PTN設備的SDH業(yè)務單板的DCC來實現(xiàn)帶內MCN。MCN采用帶內方式相對于帶外方式具有如下優(yōu)勢
(I)無需額外的網(wǎng)絡通信資源，節(jié)省MCN的建設成本。(2)方便已建設的光傳輸系統(tǒng)集成,利于網(wǎng)絡的平滑演進。現(xiàn)有光傳輸系統(tǒng),無論使用分組傳送網(wǎng)SDH技術，還是光傳送網(wǎng)OTN技術(包括DWDM (密集型光波復用)系統(tǒng))，均使用ECC技術組建數(shù)據(jù)通信網(wǎng)絡DCN。因此，基于ECC組建的DCN在和現(xiàn)有光傳輸系統(tǒng)混合組網(wǎng)中優(yōu)勢明顯。(3)繼承SDH、OTN已有的成熟技術，無需進行另外的開發(fā)和接口適配工作。(4) ECC網(wǎng)絡鏈路和ASON傳送平面網(wǎng)絡鏈路具有相同的拓撲，是隨路方式，因此通過ECC可很方便地實現(xiàn)傳送平面網(wǎng)絡的拓撲自動發(fā)現(xiàn)功能。如前所述，在PTN設備上，目前主要采用以太網(wǎng)作為業(yè)務端口，所有的網(wǎng)管信息或OAM包同業(yè)務數(shù)據(jù)在帶內共同傳送，它們之間是通過標簽來區(qū)分的。根據(jù)應用需求，PTN必須可以同現(xiàn)有的SDH設備混合組網(wǎng)，并實現(xiàn)統(tǒng)一管理，確保傳輸網(wǎng)絡技術的平滑演進過程，因此PTN設備上一般都開發(fā)了支持SDH業(yè)務的SDH業(yè)務單板。現(xiàn)有的多路DCC開銷處理方式多為總線方式，如圖I所示，F(xiàn)RAMER(幀)開銷處理器輸出的一路或多路開銷在規(guī)劃好的總線時隙內傳送，即以時分復用的方式來實現(xiàn)多路DCC開銷向網(wǎng)元管理單元(NMU)的傳送。如果PTN設備上的SDH業(yè)務單板的DCC開銷采用傳統(tǒng)的總線方式，不僅會存在光方向數(shù)受總線帶寬限制的問題，還會增加NMU單板軟件設計的復雜度。如果SDH業(yè)務單板的DCC開銷采用以太網(wǎng)方式傳輸，雖然可以很好的解決上述兩個問題，但隨著光方向數(shù)的增加，單板FPGA (現(xiàn)場可編程門陣列)內部DCC開銷處理所需要的RAM (隨機存儲器)資源也隨之迅速增加。因為背板側以太網(wǎng)接口的速率為100Mbps，線路側再生段DCC和復用段DCC開銷的速率分別是192Kbps和576 Kbps，兩者相差懸殊，需要很大的緩存應對來自背板側的大量的突發(fā)數(shù)據(jù)。此即問題之一背板側和線路側DCC數(shù)據(jù)速率相差懸殊，需要很大的緩存。此外轉發(fā)到SDH業(yè)務單板上的各光方向的數(shù)據(jù)應該是并行的，不能將來自背板側的數(shù)據(jù)串行緩存，否則會造成某些光方向上的數(shù)據(jù)延遲很大，對網(wǎng)絡管理信息來說，這是應該避免的?？紤]到每一個光方向都可能收到大量的突發(fā)數(shù)據(jù)，單板FPGA內部DCC開銷處理模塊對RAM資源的需求非常大。對這種特殊需求的設計，若采用具有大量RAM資源的FPGA器件來，性價比太低。對于擁有超過20個光方向的SDH業(yè)務單板來說，不一定能找到具有足夠RAM資源的FPGA。此即問題之二 轉發(fā)到單板上各光方向的DCC數(shù)據(jù)是并行的，不能將來自背板側的數(shù)據(jù)串行緩存，否則會造成某些光方向上的數(shù)據(jù)延遲很大
發(fā)明內容
針對現(xiàn)有技術中存在的缺陷，本發(fā)明的目的在于提供一種分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理方法及裝置，通過外接SDRAM緩解DCC開銷處理對RAM資源的需求，可進行多路DCC開銷處理，且設計了基于SDRAM的三級緩存結構，它可以有效解決多路DCC開銷數(shù)據(jù)的并行傳輸需求。為達到以上目的，本發(fā)明采取的技術方案是
一種分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理裝置，其特征在于，包括外接SDRAM、復用處理單元和解復用處理單元，
所述復用處理單元包括
若干DCC開銷提取模塊，與線路I……η —對一連接，η為整數(shù)，
若干HDLC接收處理模塊，與DCC開銷提取模塊一對一連接，
多路HDLC到以太網(wǎng)復用模塊，其各輸入接口與HDLC接收處理模塊一對一連接，
以太網(wǎng)發(fā)送處理模塊，連接到多路HDLC到以太網(wǎng)復用模塊的輸出接口，
所述解復用處理單元包括
以太網(wǎng)接收處理模塊，
以太網(wǎng)到多路HDLC解復用模塊，其輸入接口連接以太網(wǎng)接收處理模塊，
與SDRAM連接的SDRAM緩存接口控制器模塊，其具有多個輸出接口，其輸入接口連接到以太網(wǎng)到多路HDLC解復用模塊的輸出接口，
若干HDLC發(fā)送處理模塊，與SDRAM緩存接口控制器模塊的輸出接口一對一連接，
若干DCC開銷插入模塊，其輸入接口與HDLC發(fā)送處理模塊一對一連接，其輸出接口與線路I……η —對一連接，η為整數(shù)，
微機接口模塊，向外部CPU提供一個訪問本裝置的接口，能讀取寄存的以太網(wǎng)幀和HDLC幀的相關性能統(tǒng)計，便于故障定位，
所述以太網(wǎng)發(fā)送處理模塊和以太網(wǎng)接收處理模塊與PHY芯片連接，
所述各DCC開銷提取模塊和DCC開銷插入模塊與光傳輸處理器芯片連接。在上述技術方案的基礎上，該裝置采用基于SDRAM的三級緩存結構，第一級緩存存在于以太網(wǎng)到多路HDLC解復用模塊中，
第二級緩存為SDRAM，
第三級緩存存在于HDLC發(fā)送處理模塊中，
第一級緩存和第三級緩存輔助第二級緩存完成多路并行DCC開銷數(shù)據(jù)的存貯轉發(fā)功能，完成背板側以太網(wǎng)時鐘速率和線路側開銷時鐘速率的適配功能；
第二級緩存SDRAM的空間分配依據(jù)需要處理的DCC開銷路數(shù)均勻分配，將SDRAM的存儲空間劃分成與需要處理的DCC開銷路數(shù)相同的、大小一樣的子存儲空間部分，每個子存儲空間緩存一路DCC開銷。 一種基于上述裝置的分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理方法，其特征在于包括線路側HDLC幀到背板側以太網(wǎng)幀的轉換過程
來自線路側光傳輸處理器芯片的DCC開銷經(jīng)過DCC開銷提取模塊轉換成串行的HDLC數(shù)據(jù)流送往HDLC接收處理模塊，多路HDLC到以太網(wǎng)復用模塊將來自HDLC接收處理模塊的HDLC幀封裝進以太網(wǎng)幀，然后通過以太網(wǎng)發(fā)送處理模塊發(fā)送到背板側的PHY芯片；
所述多路HDLC到以太網(wǎng)復用模塊采用輪詢方式將HDLC幀封裝進以太網(wǎng)幀。在上述技術方案的基礎上，采用輪詢方式將HDLC幀封裝進以太網(wǎng)幀時，由以太網(wǎng)復用狀態(tài)機按以下步驟進行封裝處理
以太網(wǎng)復用狀態(tài)機在模塊復位信號RESET有效時進入VLAN封裝I狀態(tài)，
當VLAN封裝使能信號VLAN_TXENABLE_1為O時，表示HDLC接收處理模塊I的緩存中沒有完整的HDLC幀，下一個時鐘周期直接進入下一個狀態(tài)——VLAN封裝2狀態(tài)，同時VLAN封裝操作完成指示信號VLAN_TX0VER置為O ;
當VLAN封裝使能信號VLAN_TXENABLE_1為I時，表示HDLC接收處理模塊I的緩存中有完整的HDLC幀，能進行封裝，封裝完之后，將VLAN封裝操作完成指示信號VLAN_TX0VER置為1，狀態(tài)機檢測到VLAN_TX0VER等于I時，進入下一個狀態(tài)——VLAN封裝2狀態(tài)，同時VLAN_TX0VER 置為 O ;
當VLAN封裝使能信號VLAN_TXENABLE_2為O時，表示HDLC接收處理模塊2的緩存中沒有完整的HDLC幀，下一個時鐘周期直接進入VLAN封裝3狀態(tài)，同時VLAN封裝操作完成指示信號VLAN_TX0VER置為O ;
當VLAN封裝使能信號VLAN_TXENABLE_2為I時，表示HDLC接收處理模塊2的緩存中有完整的HDLC幀，能進行封裝，封裝完之后，將VLAN封裝操作完成指示信號VLAN_TX0VER信號置為1，狀態(tài)機檢測到VLAN_TX0VER等于I時，進入下一個狀態(tài)——VLAN封裝3狀態(tài)，同時 VLAN_TX0VER 置為 O ;
依次類推，
當VLAN封裝使能信號VLAN_TXENABLE_n為O時，表示HDLC接收處理模塊η的緩存中沒有完整的HDLC巾貞，下一個時鐘周期直接從VLAN封裝η狀態(tài)進入VLAN封裝I狀態(tài)，同時VLAN封裝操作完成指示信號VLAN_TX0VER置為O ;
當VLAN封裝使能信號VLAN_TXENABLE_n為I時，表示HDLC接收處理模塊η的緩存中有完整的HDLC幀，能進行封裝，封裝完之后，將VLAN封裝操作完成指示信號VLAN_TX0VER信號置為1，狀態(tài)機檢測到VLAN_TX0VER等于I時，進入VLAN封裝I狀態(tài)，同時VLAN_TX0VER置為O;如此即完成了一輪多路HDLC幀封裝到以太網(wǎng)幀的復用操作，以太網(wǎng)復用狀態(tài)將按上述順序進行下一輪操作。在上述技術方案的基礎上，當狀態(tài)轉移信號VLAN_TXENABLE_i=l并且VLAN_TXOVER=O時，狀態(tài)保持不變，i=l,…，η。在上述技術方案的基礎上，還包括背板側以太網(wǎng)幀到線路側HDLC幀的轉換過程 來自背板側的以太網(wǎng)幀經(jīng)過以太網(wǎng)接收處理模塊和以太網(wǎng)到多路HDLC解復用模塊
后，去掉以太網(wǎng)報頭、VLAN標簽和CRC校驗，然后按VLAN編號轉發(fā)到與SDRAM連接的SDRAM緩存接口控制器模塊，各HDLC發(fā)送處理模塊從SDRAM中讀取對應通道的HDLC幀并發(fā)送到線路側DCC開銷插入模塊，線路側DCC開銷插入模塊將DCC開銷插入到線路側光傳輸處理器芯片。在上述技術方案的基礎上，在背板側以太網(wǎng)幀到線路側HDLC幀的轉換過程中，采 用基于SDRAM的三級緩存結構，
第一級緩存存在于以太網(wǎng)到多路HDLC解復用模塊中，
第二級緩存為SDRAM，
第三級緩存存在于HDLC發(fā)送處理模塊中，
第一級緩存和第三級緩存輔助第二級緩存完成多路并行DCC開銷數(shù)據(jù)的存貯轉發(fā)功能，完成背板側以太網(wǎng)時鐘速率和線路側開銷時鐘速率的適配功能；
第二級緩存SDRAM的空間分配依據(jù)需要處理的DCC開銷路數(shù)均勻分配，將SDRAM的存儲空間劃分成與需要處理的DCC開銷路數(shù)相同的、大小一樣的子存儲空間部分，每個子存儲空間緩存一路DCC開銷。在上述技術方案的基礎上，基于SDRAM的三級緩存結構的背板側以太網(wǎng)幀到線路側HDLC幀的轉換過程具體如下
(1)以太網(wǎng)到多路HDLC解復用模塊首先將接收的以太網(wǎng)包去掉以太網(wǎng)報頭、VLAN標簽和CRC校驗，然后封裝HDLC的2字節(jié)的FCS校驗，最后按VLAN標簽轉發(fā)到第一級緩存FIF0_i, i=l,…，η ;
(2)SDRAM緩存接口控制器模塊中的讀/寫SDRAM狀態(tài)機采用輪詢方式進行讀/寫操
作，
讀/寫SDRAM狀態(tài)機在模塊復位信號RESET無效時啟動，在初始化使能信號INIT_EN為I時，由初始的空閑狀態(tài)進入SDRAM控制器初始化狀態(tài)，當初始化完成指示信號INIT_OVER為I時，表示初始化完成，由INIT_SDRAM狀態(tài)進入寫SDRAM狀態(tài)I ;
從第一級緩存FIF0_1讀取HDLC幀寫入SDRAM，當WRITE_0VER1信號為I時表示寫操作完成，進入寫SDRAM狀態(tài)2 ;
從第一級緩存FIF0_2讀取HDLC幀寫入SDRAM，當WRITE_0VER2信號為I時表示寫操作完成，進入寫SDRAM狀態(tài)3 ;
依次類推，直到
從第一級緩存FIF0_n讀取HDLC幀寫入SDRAM，當WRITE_0VER_N信號為I時表示寫操作完成，然后開始讀SDRAM的操作，讀/寫SDRAM狀態(tài)機的狀態(tài)也從寫SDRAM狀態(tài)η進入讀SDRAM 狀態(tài) I ;
SDRAM緩存接口控制器模塊從第I路DCC開銷的SDRAM存儲空間中讀取HDLC幀寫入第三級緩存FIF01，當READ_0VER1信號為I時表示讀操作完成，然后進入讀SDRAM狀態(tài)2 ；SDRAM緩存接口控制器模塊從第2路DCC開銷的SDRAM存儲空間中讀取HDLC幀寫入第三級緩存FIF02，當READ_0VER2信號為I時表示讀操作完成
依次類推，直到
SDRAM緩存接口控制器模塊從第η路DCC開銷的SDRAM存儲空間中讀取HDLC幀寫入第三級緩存FIFOn，當READ_OVER_N信號為I時表示讀操作完成，就完成了一輪讀/寫SDRAM的操作，再次進入寫SDRAM狀態(tài)I，SDRAM緩存接口控制器模塊中的讀/寫SDRAM狀態(tài)機將按上述順序進行下一輪讀/寫操作；
(3)冊1^(發(fā)送處理模塊根據(jù)第三級緩存？正0_丨的空或滿等狀態(tài)從FIF0_i中讀出HDLC幀，并按HDLC協(xié)議將讀出的并行數(shù)據(jù)轉換成串行的數(shù)據(jù)送往DCC開銷插入模塊。本發(fā)明所述的分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理方法及裝置，采用外部SDRAM緩存多個線路的HDLC幀，這些HDLC幀是從背板側的以太網(wǎng)幀中提取的，其中各個線路的HDLC幀占用的存儲空間是固定且獨立的存儲空間；同時采用如圖3所示的基于SDRAM的三級緩存結構，這樣每路DCC開銷相當于擁有一個較大的緩存FIFO，因此可以有效解決多路DCC開銷數(shù)據(jù)的并行傳輸需求。本發(fā)明所述的分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理方法及裝置，具有以下優(yōu)
占-
^ \\\ ·
(I)對于多個光方向的DCC通道處理，可以節(jié)省大量的FPGA內部RAM資源，從而可以采用較低端的FPGA器件，節(jié)省開發(fā)成本。(2)可以提供多個光方向的DCC通道，SDH設備的每個業(yè)務槽位通常只提供兩個光方向的DCC通道。(3)可以保證每路DCC開銷的并行傳輸，互不干擾。(4)可以降低網(wǎng)元管理單元單板軟件開發(fā)的復雜度，提高軟件效率；避免PTN設備采用傳統(tǒng)DCC總線方式時，NMU單板軟件需要同時支持DCC端口和以太網(wǎng)端口的問題。


本發(fā)明有如下附圖
圖I總線方式傳遞DCC開銷處理系統(tǒng)框圖，
圖2帶SDRAM的多路DCC開銷處理系統(tǒng)框圖，
圖3多路DCC開銷處理中基于SDRAM的三級緩存結構框圖，
圖4基于輪詢方式的以太網(wǎng)復用狀態(tài)轉移圖，
圖5基于輪詢方式的HDLC并行存儲轉發(fā)狀態(tài)轉移圖。
具體實施例方式以下結合附圖對本發(fā)明作進一步詳細說明。如圖2所示，本發(fā)明所述的分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理裝置，外接SDRAM解決了 DCC開銷處理對RAM資源的需求，可進行多路DCC開銷處理，包括外接SDRAM、復用處理單元和解復用處理單元，
所述復用處理單元包括若干DCC開銷提取模塊，與線路I……η —對一連接，η為整數(shù)，所述線路指光方向，一個線路即一個光方向，比如說一個4路STM-I的SDH業(yè)務單板有4個光口，那么每個光口就對應一個線路，則η=4 ；
若干HDLC (高級數(shù)據(jù)鏈路控制)接收處理模塊，與DCC開銷提取模塊一對一連接，
多路HDLC到以太網(wǎng)復用模塊，其各輸入接口與HDLC接收處理模塊一對一連接，
以太網(wǎng)發(fā)送處理模塊，連接到多路HDLC到以太網(wǎng)復用模塊的輸出接口，
所述解復用處理單元包括
以太網(wǎng)接收處理模塊，
以太網(wǎng)到多路HDLC解復用模塊，其輸入接口連接以太網(wǎng)接收處理模塊，
與SDRAM連接的SDRAM緩存接口控制器模塊，其具有多個輸出接口，其輸入接口連接到以太網(wǎng)到多路HDLC解復用模塊的輸出接口，
若干HDLC發(fā) 送處理模塊，與SDRAM緩存接口控制器模塊的輸出接口一對一連接，
若干DCC開銷插入模塊，其輸入接口與HDLC發(fā)送處理模塊一對一連接，其輸出接口與線路I……η —對一連接，η為整數(shù)，
微機接口模塊，向外部CPU提供一個訪問本裝置的接口，能讀取寄存的以太網(wǎng)幀和HDLC幀的相關性能統(tǒng)計，便于故障定位，
所述以太網(wǎng)發(fā)送處理模塊和以太網(wǎng)接收處理模塊與PHY芯片(以太網(wǎng)接口芯片，Physical Layer,物理層)連接，
所述各DCC開銷提取模塊和DCC開銷插入模塊與光傳輸處理器芯片連接。本發(fā)明給出了基于上述多路DCC開銷處理裝置的分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理方法，其包括線路側HDLC幀到背板側以太網(wǎng)幀的轉換過程
來自線路側光傳輸處理器芯片的DCC開銷經(jīng)過DCC開銷提取模塊轉換成串行的HDLC數(shù)據(jù)流送往HDLC接收處理模塊，多路HDLC到以太網(wǎng)復用模塊將來自HDLC接收處理模塊的HDLC幀封裝進以太網(wǎng)幀，然后通過以太網(wǎng)發(fā)送處理模塊發(fā)送到背板側的PHY芯片；
所述多路HDLC到以太網(wǎng)復用模塊采用輪詢方式將HDLC幀封裝進以太網(wǎng)幀。在上述技術方案的基礎上，采用輪詢方式將HDLC幀封裝進以太網(wǎng)幀時，基于輪循方式的以太網(wǎng)復用狀態(tài)轉移圖如圖4所示，由以太網(wǎng)復用狀態(tài)機按以下步驟進行封裝處理
以太網(wǎng)復用狀態(tài)機在模塊復位信號RESET有效(RESET=I)時進入VLAN封裝I狀態(tài)(VLAN_F1),
當VLAN封裝使能信號VLAN_TXENABLE_i為O時，表示HDLC接收處理模塊i的緩存中沒有完整的HDLC幀，下一個時鐘周期直接進入下一個狀態(tài)——VLAN封裝i+Ι狀態(tài)(VLAN_Fi+1),同時VLAN封裝操作完成指示信號VLAN_TX0VER置為O ;
當VLAN封裝使能信號VLAN_TXENABLE_i為I時，表示HDLC接收處理模塊i的緩存中有完整的HDLC幀，能進行封裝，封裝完之后，將VLAN封裝操作完成指示信號VLAN_TX0VER置為I，狀態(tài)機檢測到VLAN_TX0VER等于I時，進入下一個狀態(tài)——VLAN封裝i+Ι狀態(tài)(VLAN_Fi+1),同時 VLAN_TX0VER 置為 O ;
i的取值從1、2、……到n-1、n，當i的取值為η后，則重新從I開始下一輪循環(huán)，
具體地說當VLAN封裝使能信號VLAN_TXENABLE_1為O時，表示HDLC接收處理模塊I的緩存中沒有完整的HDLC幀，下一個時鐘周期直接進入下一個狀態(tài)——VLAN封裝2狀態(tài)(VLAN_F2)，同時VLAN封裝操作完成指示信號VLAN_TXOVER置為O ;
當VLAN封裝使能信號VLAN_TXENABLE_1為I時，表示HDLC接收處理模塊I的緩存中有完整的HDLC幀，能進行封裝，封裝完之后，將VLAN封裝操作完成指示信號VLAN_TXOVER置為I，狀態(tài)機檢測到VLAN_TXOVER等于I時，進入下一個狀態(tài)——VLAN封裝2狀態(tài)(VLAN_F2),同時 VLAN_TXOVER 置為 O ;
當VLAN封裝使能信號VLAN_TXENABLE_2為O時，表示HDLC接收處理模塊2的緩存中 沒有完整的HDLC巾貞，下一個時鐘周期直接進入VLAN封裝3狀態(tài)(VLAN_F3)，同時VLAN封裝操作完成指示信號VLAN_TXOVER置為O ;
當VLAN封裝使能信號VLAN_TXENABLE_2為I時，表示HDLC接收處理模塊2的緩存中有完整的HDLC幀，能進行封裝，封裝完之后，將VLAN封裝操作完成指示信號VLAN_TXOVER信號置為1，狀態(tài)機檢測到VLAN_TXOVER等于I時，進入下一個狀態(tài)——VLAN封裝3狀態(tài)(VLAN_F3),同時 VLAN_TXOVER 置為 O ;
依次類推，
當VLAN封裝使能信號VLAN_TXENABLE_n為O時，表示HDLC接收處理模塊η的緩存中沒有完整的HDLC幀，下一個時鐘周期直接從VLAN封裝η狀態(tài)(VLAN_Fn)進入VLAN封裝I狀態(tài)(VLAN_F1)，同時VLAN封裝操作完成指示信號VLAN_TXOVER置為O ;
當VLAN封裝使能信號VLAN_TXENABLE_n為I時，表示HDLC接收處理模塊η的緩存中有完整的HDLC幀，能進行封裝，封裝完之后，將VLAN封裝操作完成指示信號VLAN_TXOVER信號置為1，狀態(tài)機檢測到VLAN_TXOVER等于I時，進入下一個狀態(tài)——VLAN封裝I狀態(tài)(VLAN_F1),同時 VLAN_TXOVER 置為 O ;
如此即完成了一輪多路HDLC幀封裝到以太網(wǎng)幀的復用操作，以太網(wǎng)復用狀態(tài)將按上述順序進行下一輪操作。在圖4所示的狀態(tài)轉移圖中，當狀態(tài)轉移信號VLAN_TXENABLE_i (i=l,…，n)=l并且VLAN_TX0VER=0時，以太網(wǎng)復用狀態(tài)機的狀態(tài)保持不變。在上述技術方案的基礎上，還包括背板側以太網(wǎng)幀到線路側HDLC幀的轉換過程 來自背板側的以太網(wǎng)幀經(jīng)過以太網(wǎng)接收處理模塊和以太網(wǎng)到多路HDLC解復用模塊
后，去掉以太網(wǎng)報頭、VLAN標簽和CRC校驗，然后按VLAN編號轉發(fā)到與SDRAM連接的SDRAM緩存接口控制器模塊，各HDLC發(fā)送處理模塊從SDRAM中讀取對應通道的HDLC幀并發(fā)送到線路側DCC開銷插入模塊，線路側DCC開銷插入模塊將DCC開銷插入到線路側光傳輸處理器芯片。在上述技術方案的基礎上，在背板側以太網(wǎng)幀到線路側HDLC幀的轉換過程中，采用基于SDRAM的三級緩存結構，如圖3所示，其中
第一級緩存(FIF0_1，…，F(xiàn)IF0_n，F(xiàn)IF0為先進先出隊列)存在于以太網(wǎng)到多路HDLC解復用模塊中，
第二級緩存為SDRAM，
第三級緩存(FIF01，…，F(xiàn)IF0_n)存在于HDLC發(fā)送處理模塊中；
第一級緩存和第三級緩存輔助第二級緩存完成多路并行DCC開銷數(shù)據(jù)的存貯轉發(fā)功能，它們主要完成背板側以太網(wǎng)時鐘速率和線路側開銷時鐘速率的適配功能；
第二級緩存SDRAM的空間分配依據(jù)需要處理的DCC開銷路數(shù)均勻分配，將SDRAM的存儲空間劃分成與需要處理的DCC開銷路數(shù)相同的、大小一樣的子存儲空間部分，每個子存儲空間緩存一路DCC開銷。例如有四個通道時，可將SDRAM的存儲空間劃分成四個大小一樣的子存儲空間部分，每個子存儲空間緩存一路DCC開銷。采用如圖3所示的基于SDRAM的三級緩存結構可以有效解決多個DCC光方向的數(shù)據(jù)并行傳輸?shù)男枨?。在上述技術方案的基礎上，基于SDRAM的三級緩存結構的背板側以太網(wǎng)幀到線路側HDLC幀的轉換過程具體如下
(1)以太網(wǎng)到多路HDLC解復用模塊首先將接收的以太網(wǎng)包去掉以太網(wǎng)報頭、VLAN標簽和CRC校驗，然后封裝HDLC的2字節(jié)的FCS校驗，最后按VLAN標簽轉發(fā)到第一級緩存FIF0_
i,i=l,…，η ;
(2)SDRAM緩存接口控制器模塊中的讀/寫SDRAM狀態(tài)機采用輪詢方式進行讀/寫操作，如圖5所示，
讀/寫SDRAM狀態(tài)機在模塊復位信號RESET無效(RESET=O)時啟動，在初始化使能信號INIT_EN為I時，由初始的空閑狀態(tài)(IDLE)進入SDRAM控制器初始化狀態(tài)(INIT_SDRAM)，當初始化完成指示信號INIT_0VER為I時，表示初始化完成，由INIT_SDRAM狀態(tài)進入寫SDRAM 狀態(tài) I (PAGE_WRITE_1)；
從第一級緩存FIF0_1讀取HDLC幀寫入SDRAM，當WRITE_0VER1信號為I時表示寫操作完成，進入寫 SDRAM 狀態(tài) 2 (PAGE_WRITE_2)；
從第一級緩存FIF0_2讀取HDLC幀寫入SDRAM，當WRITE_0VER2信號為I時表示寫操作完成，進入寫 SDRAM 狀態(tài) 3 (PAGE_WRITE_3)；
依次類推，直到
從第一級緩存FIF0_n讀取HDLC幀寫入SDRAM，當WRITE_0VER_N信號為I時表示寫操作完成，然后開始讀SDRAM的操作，讀/寫SDRAM狀態(tài)機的狀態(tài)也從寫SDRAM狀態(tài)n(PAGE_WRITE_N)進入讀 SDRAM 狀態(tài) I (PAGE_READ_1)；
SDRAM緩存接口控制器模塊從第I路DCC開銷的SDRAM存儲空間中讀取HDLC幀寫入第三級緩存FIF01，當READ_0VER_1信號為I時表示讀操作完成，然后進入讀SDRAM狀態(tài)2(PAGE_READ_2)；
SDRAM緩存接口控制器模塊從第2路DCC開銷的SDRAM存儲空間中讀取HDLC幀寫入第三級緩存FIF02，當READ_0VER_2信號為I時表示讀操作完成；
依次類推，直到
SDRAM緩存接口控制器模塊從第η路DCC開銷的SDRAM存儲空間中讀取HDLC幀寫入第三級緩存FIFOn，當READ_0VER_N信號為I時表示讀操作完成，就完成了一輪讀/寫SDRAM的操作，再次進入寫SDRAM狀態(tài)I (PAGE_WRITE_1 )，SDRAM緩存接口控制器模塊中的讀/寫SDRAM狀態(tài)機將按上述順序進行下一輪讀/寫操作；
(3)HDLC發(fā)送處理模塊根據(jù)第三級緩存FIF0_i (i=l, . . η)的空或滿狀態(tài)從FIF0_i中讀出HDLC幀，并按HDLC協(xié)議將讀出的并行數(shù)據(jù)轉換成串行的數(shù)據(jù)送往DCC開銷插入模塊。
在圖5所示的狀態(tài)轉移圖中，當狀態(tài)轉移信號(INIT_0VER，WRITE_0VER_N, READ_OVER_N, N=l，. . n)為O時，狀態(tài)保持不變。
本說明書中未作詳細描述的內容屬于本領域專業(yè)技術人員公知的現(xiàn)有技術。
權利要求
1.一種分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理裝置，其特征在于，包括外接SDRAM、復用處理單元和解復用處理單元， 所述復用處理單元包括 若干DCC開銷提取模塊，與線路I……n —對一連接，n為整數(shù)， 若干HDLC接收處理模塊，與DCC開銷提取模塊一對一連接， 多路HDLC到以太網(wǎng)復用模塊，其各輸入接口與HDLC接收處理模塊一對一連接， 以太網(wǎng)發(fā)送處理模塊，連接到多路HDLC到以太網(wǎng)復用模塊的輸出接口， 所述解復用處理單元包括 以太網(wǎng)接收處理模塊， 以太網(wǎng)到多路HDLC解復用模塊，其輸入接口連接以太網(wǎng)接收處理模塊， 與SDRAM連接的SDRAM緩存接口控制器模塊，其具有多個輸出接口，其輸入接口連接到以太網(wǎng)到多路HDLC解復用模塊的輸出接口， 若干HDLC發(fā)送處理模塊，與SDRAM緩存接口控制器模塊的輸出接口一對一連接， 若干DCC開銷插入模塊，其輸入接口與HDLC發(fā)送處理模塊一對一連接，其輸出接口與線路I……n —對一連接，n為整數(shù)， 微機接口模塊，向外部CPU提供一個訪問本裝置的接口，能讀取寄存的以太網(wǎng)幀和HDLC幀的相關性能統(tǒng)計，便于故障定位， 所述以太網(wǎng)發(fā)送處理模塊和以太網(wǎng)接收處理模塊與PHY芯片連接， 所述各DCC開銷提取模塊和DCC開銷插入模塊與光傳輸處理器芯片連接。
2.如權利要求I所述的分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理裝置，其特征在于該裝置采用基于SDRAM的三級緩存結構， 第一級緩存存在于以太網(wǎng)到多路HDLC解復用模塊中， 第二級緩存為SDRAM， 第三級緩存存在于HDLC發(fā)送處理模塊中， 第一級緩存和第三級緩存輔助第二級緩存完成多路并行DCC開銷數(shù)據(jù)的存貯轉發(fā)功能，完成背板側以太網(wǎng)時鐘速率和線路側開銷時鐘速率的適配功能； 第二級緩存SDRAM的空間分配依據(jù)需要處理的DCC開銷路數(shù)均勻分配，將SDRAM的存儲空間劃分成與需要處理的DCC開銷路數(shù)相同的、大小一樣的子存儲空間部分，每個子存儲空間緩存一路DCC開銷。
3.一種基于權利要求I所述裝置的分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理方法，其特征在于包括線路側HDLC幀到背板側以太網(wǎng)幀的轉換過程 來自線路側光傳輸處理器芯片的DCC開銷經(jīng)過DCC開銷提取模塊轉換成串行的HDLC數(shù)據(jù)流送往HDLC接收處理模塊，多路HDLC到以太網(wǎng)復用模塊將來自HDLC接收處理模塊的HDLC幀封裝進以太網(wǎng)幀，然后通過以太網(wǎng)發(fā)送處理模塊發(fā)送到背板側的PHY芯片； 所述多路HDLC到以太網(wǎng)復用模塊采用輪詢方式將HDLC幀封裝進以太網(wǎng)幀。
4.如權利要求3所述的分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理方法，其特征在于采用輪詢方式將HDLC幀封裝進以太網(wǎng)幀時，由以太網(wǎng)復用狀態(tài)機按以下步驟進行封裝處理 以太網(wǎng)復用狀態(tài)機在模塊復位信號RESET有效時進入VLAN封裝I狀態(tài)， 當VLAN封裝使能信號VLAN_TXENABLE_1為O時，表示HDLC接收處理模塊I的緩存中沒有完整的HDLC幀，下一個時鐘周期直接進入下一個狀態(tài)——VLAN封裝2狀態(tài)，同時VLAN封裝操作完成指示信號VLAN_TXOVER置為O ; 當VLAN封裝使能信號VLAN_TXENABLE_1為I時，表示HDLC接收處理模塊I的緩存中有完整的HDLC幀，能進行封裝，封裝完之后，將VLAN封裝操作完成指示信號VLAN_TXOVER置為1，狀態(tài)機檢測到VLAN_TXOVER等于I時，進入下一個狀態(tài)——VLAN封裝2狀態(tài)，同時VLAN_TXOVER 置為 O ; 當VLAN封裝使能信號VLAN_TXENABLE_2為O時，表示HDLC接收處理模塊2的緩存中沒有完整的HDLC幀，下一個時鐘周期直接進入VLAN封裝3狀態(tài)，同時VLAN封裝操作完成指示信號VLAN_TXOVER置為O ; 當VLAN封裝使能信號VLAN_TXENABLE_2為I時，表示HDLC接收處理模塊2的緩存中有完整的HDLC幀，能進行封裝，封裝完之后，將VLAN封裝操作完成指示信號VLAN_TXOVER信號置為1，狀態(tài)機檢測到VLAN_TXOVER等于I時，進入下一個狀態(tài)——VLAN封裝3狀態(tài)，同時 VLAN_TXOVER 置為 O ; 依次類推， 當VLAN封裝使能信號VLAN_TXENABLE_n為O時，表示HDLC接收處理模塊η的緩存中沒有完整的HDLC巾貞，下一個時鐘周期直接從VLAN封裝η狀態(tài)進入VLAN封裝I狀態(tài)，同時VLAN封裝操作完成指示信號VLAN_TXOVER置為O ; 當VLAN封裝使能信號VLAN_TXENABLE_n為I時，表示HDLC接收處理模塊η的緩存中有完整的HDLC幀，能進行封裝，封裝完之后，將VLAN封裝操作完成指示信號VLAN_TXOVER信號置為1，狀態(tài)機檢測到VLAN_TXOVER等于I時，進入VLAN封裝I狀態(tài)，同時VLAN_TXOVER置為O ; 如此即完成了一輪多路HDLC幀封裝到以太網(wǎng)幀的復用操作，以太網(wǎng)復用狀態(tài)將按上述順序進行下一輪操作。
5.如權利要求4所述的分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理方法，其特征在于當狀態(tài)轉移信號VLAN_TXENABLE_i=l并且VLAN_TX0VER=0時，狀態(tài)保持不變，i=l,…，η。
6.如權利要求3所述的分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理方法，其特征在于還包括背板側以太網(wǎng)幀到線路側HDLC幀的轉換過程 來自背板側的以太網(wǎng)幀經(jīng)過以太網(wǎng)接收處理模塊和以太網(wǎng)到多路HDLC解復用模塊后，去掉以太網(wǎng)報頭、VLAN標簽和CRC校驗，然后按VLAN編號轉發(fā)到與SDRAM連接的SDRAM緩存接口控制器模塊，各HDLC發(fā)送處理模塊從SDRAM中讀取對應通道的HDLC幀并發(fā)送到線路側DCC開銷插入模塊，線路側DCC開銷插入模塊將DCC開銷插入到線路側光傳輸處理器芯片。
7.如權利要求6所述的分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理方法，其特征在于在背板側以太網(wǎng)幀到線路側HDLC幀的轉換過程中，采用基于SDRAM的三級緩存結構， 第一級緩存存在于以太網(wǎng)到多路HDLC解復用模塊中， 第二級緩存為SDRAM， 第三級緩存存在于HDLC發(fā)送處理模塊中， 第一級緩存和第三級緩存輔助第二級緩存完成多路并行DCC開銷數(shù)據(jù)的存貯轉發(fā)功能，完成背板側以太網(wǎng)時鐘速率和線路側開銷時鐘速率的適配功能；第二級緩存SDRAM的空間分配依據(jù)需要處理的DCC開銷路數(shù)均勻分配，將SDRAM的存儲空間劃分成與需要處理的DCC開銷路數(shù)相同的、大小一樣的子存儲空間部分，每個子存儲空間緩存一路DCC開銷。
8.如權利要求7所述的分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理方法，其特征在于基于SDRAM的三級緩存結構的背板側以太網(wǎng)幀到線路側HDLC幀的轉換過程具體如下 (1)以太網(wǎng)到多路HDLC解復用模塊首先將接收的以太網(wǎng)包去掉以太網(wǎng)報頭、VLAN標簽和CRC校驗，然后封裝HDLC的2字節(jié)的FCS校驗，最后按VLAN標簽轉發(fā)到第一級緩存FIFO_i, i=l,…，η ; (2)SDRAM 緩存接口控制器模塊中的讀/寫SDRAM狀態(tài)機采用輪詢方式進行讀/寫操作， 讀/寫SDRAM狀態(tài)機在模塊復位信號RESET無效時啟動，在初始化使能信號INIT_EN為I時，由初始的空閑狀態(tài)進入SDRAM控制器初始化狀態(tài)，當初始化完成指示信號INIT_OVER為I時，表示初始化完成，由INIT_SDRAM狀態(tài)進入寫SDRAM狀態(tài)I ; 從第一級緩存FIF0_1讀取HDLC幀寫入SDRAM，當WRITE_0VER1信號為I時表示寫操作完成，進入寫SDRAM狀態(tài)2 ; 從第一級緩存FIF0_2讀取HDLC幀寫入SDRAM，當WRITE_0VER2信號為I時表示寫操作完成，進入寫SDRAM狀態(tài)3 ; 依次類推，直到 從第一級緩存FIF0_n讀取HDLC幀寫入SDRAM，當WRITE_OVER_N信號為I時表示寫操作完成，然后開始讀SDRAM的操作，讀/寫SDRAM狀態(tài)機的狀態(tài)也從寫SDRAM狀態(tài)η進入讀SDRAM 狀態(tài) I ; SDRAM緩存接口控制器模塊從第I路DCC開銷的SDRAM存儲空間中讀取HDLC幀寫入第三級緩存FIF01，當READ_0VER1信號為I時表示讀操作完成，然后進入讀SDRAM狀態(tài)2 ； SDRAM緩存接口控制器模塊從第2路DCC開銷的SDRAM存儲空間中讀取HDLC幀寫入第三級緩存FIF02，當READ_0VER2信號為I時表示讀操作完成； 依次類推，直到 SDRAM緩存接口控制器模塊從第η路DCC開銷的SDRAM存儲空間中讀取HDLC幀寫入第三級緩存FIFOn，當READ_OVER_N信號為I時表示讀操作完成，就完成了一輪讀/寫SDRAM的操作，再次進入寫SDRAM狀態(tài)I，SDRAM緩存接口控制器模塊中的讀/寫SDRAM狀態(tài)機將按上述順序進行下一輪讀/寫操作； (3)冊1^(發(fā)送處理模塊根據(jù)第三級緩存？正0_丨的空或滿等狀態(tài)從FIF0_i中讀出HDLC幀，并按HDLC協(xié)議將讀出的并行數(shù)據(jù)轉換成串行的數(shù)據(jù)送往DCC開銷插入模塊。
全文摘要
本發(fā)明涉及一種分組傳送網(wǎng)中SDH業(yè)務DCC開銷的處理方法及裝置，包括外接SDRAM，且該裝置采用基于SDRAM的三級緩存結構，第一級緩存存在于以太網(wǎng)到多路HDLC解復用模塊中，第二級緩存為SDRAM，第三級緩存存在于HDLC發(fā)送處理模塊中，第一和第三級緩存輔助第二級緩存完成多路并行DCC開銷數(shù)據(jù)的存貯轉發(fā)功能，完成背板側以太網(wǎng)時鐘速率和線路側開銷時鐘速率的適配功能；第二級緩存SDRAM的空間分配依據(jù)需要處理的DCC開銷路數(shù)均勻分配。本發(fā)明所述的處理方法及裝置，通過外接SDRAM緩解DCC開銷處理對RAM資源的需求，可進行多路DCC開銷處理，且設計了基于SDRAM的三級緩存結構，它可以有效解決多路DCC開銷數(shù)據(jù)的并行傳輸需求。
文檔編號H04Q11/00GK102665151SQ20121012214
公開日2012年9月12日 申請日期2012年4月24日 優(yōu)先權日2012年4月24日
發(fā)明者楊虎林, 陳飛月 申請人:烽火通信科技股份有限公司