專利名稱：可調有限脈沖響應發(fā)射器的制作方法
技術領域：
在此描述主題的實施例概括來說涉及電子電路，并且更具體來說涉及有限脈沖響應發(fā)射器和相關發(fā)射器電路。
背景技術：
許多現(xiàn)代電子裝置包括協(xié)作執(zhí)行各種任務、功能或操作的多處理器(例如數(shù)據(jù)處理器、圖形處理器、信號處理器等)。頻繁地，數(shù)據(jù)或信息必須從一個處理器通信到第二處理器，從而使得該第二處理器能夠完成特別任務、功能或操作。符號間干擾是在經(jīng)由通信信道從一個處理器傳遞到另一處理器時遇到的一個問題。有限脈沖響應(FIR)均衡是一種用于減輕符號間干擾的技術。在FIR均衡中，數(shù)據(jù)位以引起傳輸?shù)臄?shù)據(jù)的先前和/或后繼位的方式濾波。然而，由于制造工藝變化，因此難以用準確且可重復的方式實現(xiàn)希望的均衡，由此減小產(chǎn)量。另外，這些工藝變化使得難以準確匹配特性阻抗，這進而可以導致信號反射或使信號質量惡化的其他干擾。
發(fā)明概要在示范實施例中，提供用于發(fā)射器的設備。發(fā)射器包括配置成在輸出節(jié)點生成輸出信號的驅動器電路和耦合到該驅動器電路的分配控制模塊。驅動器電路包括配置成基于多個數(shù)據(jù)位生成輸出信號的多個驅動器支路(driver leg)。分配控制模塊配置成向多個數(shù)據(jù)位中的相應數(shù)據(jù)位分配多個驅動器支路的相應子組，其中每個相應子組生成受其相應數(shù)據(jù)位影響的輸出信號的相應分量。根據(jù)示范實施例，計算模塊包括處理系統(tǒng)、發(fā)射器和控制模塊。發(fā)射器耦合到處理系統(tǒng)，從而傳輸代表經(jīng)由串行接口從處理系統(tǒng)接收的數(shù)據(jù)的第一位的輸出信號。發(fā)射器配置成根據(jù)均衡比使用數(shù)據(jù)的第二位將輸出信號均衡。在這點上，發(fā)射器包括配置成生成輸出信號的一組驅動器支路，其中控制模塊配置成基于均衡比在第一位和第二位之間分配該組驅動器支路。在另一實施例中，提供一種用于生成代表串行數(shù)據(jù)的第一位的輸出信號的方法。該方法開始于啟用多個驅動器支路的子組，導致一組已啟用的驅動器支路。多個驅動器支路的輸出耦合到輸出節(jié)點，該輸出節(jié)點耦合到串行接口。通過基于串行接口的均衡比在串行數(shù)據(jù)的第一位和第二位之間分配該組已啟用的驅動器支路，并且使用該組已啟用的驅動器支路在輸出節(jié)點生成輸出信號，該方法繼續(xù)。在這點上，根據(jù)均衡比通過第二位將輸出信號均衡。提供本概要來介紹以簡化形式的一部分概念，在具體實施方式
中進一步描述了這些概念。本概要不是為了標識所要求的主題的關鍵特征或必要特征，也不是為了在確定所要求的主題的范圍方面提供幫助。附圖簡述可以通過在連同以下附圖考慮時參考詳細描述和權利要求取得主題的更完整理解，其中相似參考號遍及附圖指代相似元素。


圖1是根據(jù)一個實施例的用于在兩個計算模塊之間通信的框圖；圖2是根據(jù)一個實施例的適合在圖1的系統(tǒng)中使用的發(fā)射器系統(tǒng)的示意圖；圖3是根據(jù)一個實施例的適合在圖2的發(fā)射器系統(tǒng)中使用的驅動器支路的示意圖；圖4是適合與圖1的系統(tǒng)或圖2的發(fā)射器系統(tǒng)一起使用的示范輸出信號生成過程的流程圖；以及圖5是根據(jù)一個實施例的適合在圖2的發(fā)射器系統(tǒng)中使用的可配置驅動器支路的示意圖。
具體實施例方式以下詳細描述僅是性質上的說明，并且不是為了限制本主題或本申請的實施例以及這樣的實施例的使用。如在此使用的，詞“示范”意思是“用作例子、實例或說明”。在此描述為示范的任何實施都不必需解釋為超過其他實施優(yōu)選或有利的。此外，不存在受在先前技術領域、發(fā)明背景、發(fā)明概要或以下具體實施方式
中存在的任何明確或暗示的理論約束的意圖。在此討論的技術和概念涉及有限脈沖響應(FIR)均衡發(fā)射器，以及具有可配置特性輸出阻抗和可配置均衡的相關電路。如在此使用的，F(xiàn)IR均衡發(fā)射器應理解為指代通過使用數(shù)據(jù)的先前和/或后繼位將信號濾波或以其他方式均衡而在輸出節(jié)點(或輸出端口)生成代表數(shù)據(jù)的特定位(主位)的輸出信號的發(fā)射器。在這點上，數(shù)據(jù)的先前和/或后繼位用來將輸出信號均衡(或濾波)從而補償耦合到輸出節(jié)點(或輸出端口)的通信信道的下游缺陷。例如，輸出信號可以被均衡或濾波，從而補償耦合到輸出節(jié)點的通信信道(例如電路板跡線或另一合適串行接口)的噪聲、失真、衰減或其他性能特性。如在下面更詳細描述的，在示范實施例中，在用來生成已濾波輸出信號的FIR均衡發(fā)射器中的驅動器支路的數(shù)目可調整，從而實現(xiàn)特性輸出阻抗目標。另外，已啟用的驅動器支路能夠以實現(xiàn)希望的均衡比的方式在主數(shù)據(jù)位和先前和/或后繼數(shù)據(jù)位之間分配。這樣，F(xiàn)IR發(fā)射器可以配置成在數(shù)據(jù)位之間實現(xiàn)希望的均衡比，同時以準確且可重復的方式實現(xiàn)希望的有效輸出阻抗。圖1描繪用于從第一計算模塊102(例如處理器、中央處理單元(CPU)、圖形處理單元(GPU)等)經(jīng)由串行接口 106將數(shù)據(jù)傳遞到第二計算模塊104 (例如另一處理器、CPU、GPU等)的系統(tǒng)100的示范實施例。串行接口 106代表計算模塊102、104之間的物理通信信道，并且取決于實施例，串行接口 106可以實現(xiàn)為總線、導線、導電跡線、管腳、另一合適互連和/或其合適組合。應理解，圖1是用于解釋和便于描述的目的的系統(tǒng)100的簡化表示，并且圖1不意圖以任何方式限制本主題。如將理解的，實際實施例可以包括用于提供額外的功能和特征的其他裝置和部件，并且/或者計算模塊102、104可以是更大系統(tǒng)的部分。在這點上，應理解，盡管本主題可以在從第一計算模塊102傳遞數(shù)據(jù)到第二計算模塊104的背景下描述，但本主題可以用相似方式實施以便從第二計算模塊104傳遞數(shù)據(jù)到第一計算模塊102或傳遞數(shù)據(jù)到未在圖1中圖示的其他模塊，并且在一些實施例中，串行接口 106可以用于在計算模塊102、104之間的雙向通信。此外，盡管圖1將計算模塊102、104示作不同元件(例如，分離的芯片和/或裝置封裝)，但在一些實施例中，計算模塊102、104可以實施為共同的裝置封裝的部分。
在示范實施例中，第一計算模塊102包括但不限于處理系統(tǒng)108、并行-串行轉換電路110、發(fā)射器鎖相環(huán)(PLL)112、配置成經(jīng)由串行接口 106傳遞數(shù)據(jù)的發(fā)射器114，以及發(fā)射器控制器116。處理系統(tǒng)108 —般代表用于第一計算模塊102的主處理核心。在各種實施例中，可以使用一個或更多算術邏輯單元(ALU)、一個或更多浮點單元(FPU)、一個或更多存儲器元件(例如一個或更多緩存)、分立門或晶體管邏輯、分立硬件部件或其任何組合來實現(xiàn)處理系統(tǒng)108。處理系統(tǒng)108耦合到并行-串行轉換電路110并生成或以其他方式提供待傳輸?shù)降诙嬎隳K104的并行化(或多位)數(shù)據(jù)，并且向并行-串行轉換電路110提供并行數(shù)據(jù)。并行-串行轉換電路110耦合在處理系統(tǒng)108和發(fā)射器114之間，并且并行-串行轉換電路110—般代表配置成將來自處理系統(tǒng)108的并行數(shù)據(jù)轉換成能夠經(jīng)由串行接口 106傳輸或以其他方式傳遞的串行化數(shù)據(jù)的硬件部件。處理系統(tǒng)108也耦合到發(fā)射器PLL112并生成或以其他方式提供基準時鐘信號，該基準時鐘信號由發(fā)射器PLL112用來生成傳輸時鐘信號以便將經(jīng)由串行接口 106傳輸?shù)臄?shù)據(jù)同步。在圖示實施例中，發(fā)射器PLLl 12耦合到發(fā)射器114，并且基于從處理系統(tǒng)108接收的基準時鐘信號，發(fā)射器PLL112生成傳輸時鐘信號(CTX)，該傳輸時鐘信號(Ctx)由發(fā)射器114用來經(jīng)由串行接口 106傳輸與傳輸時鐘信號(Ctx)同步的數(shù)據(jù)。在示范實施例中，傳輸時鐘信號(Ctx)的頻率大于200MHz，并且通常在約IGHz到約8GHz的范圍內。圖1的圖示實施例描繪源同步系統(tǒng)，其中發(fā)射器PLL112也耦合到第二串行接口 118，并且配置成經(jīng)由第二串行接口 118傳遞傳輸時鐘信號(Ctx)到第二計算模塊104，從而支持計算模塊102、104之間的源同步通信。 發(fā)射器114 一般代表第一計算模塊102的硬件部件和/或電路，該硬件部件和/或電路配置成從并行-串行轉換電路110的輸出，經(jīng)由串行接口 106循序傳輸代表串行化數(shù)據(jù)的個別位的電信號，該串行化數(shù)據(jù)與從發(fā)射器PLL112接收的傳輸時鐘信號(Ctx)的上升和/或下降沿同步，如在下面更詳細描述的。在示范實施例中，發(fā)射器114實現(xiàn)為配置成基于串行接口 106的性能特性(例如噪聲、失真、衰減等)利用串行數(shù)據(jù)的先前和/或后繼位，將代表串行數(shù)據(jù)的相應位的電信號均衡的FIR均衡發(fā)射器。如在下面更詳細描述的，在示范實施例中，發(fā)射器114配置成實現(xiàn)經(jīng)由串行接口 106傳輸?shù)男盘柕南Ｍ木猓瑫r實現(xiàn)與接收器120的有效輸入阻抗匹配的希望的有效輸出阻抗。在這點上，發(fā)射器控制器116一般代表耦合到發(fā)射器114并配置成通過在發(fā)射器114內啟用特定數(shù)目的驅動器支路從而匹配外部精確電阻基準140并且以實現(xiàn)希望的均衡的方式分配生成經(jīng)由串行接口 106傳遞的信號的已啟用的驅動器支路來控制發(fā)射器114的輸出阻抗的硬件、固件、處理邏輯和/或軟件(或其組合)，如在下面更詳細描述的。應注意，盡管發(fā)射器控制器116被描繪為第一計算模塊102的分立元件，但在實踐中發(fā)射器控制器116的特征和/或功能性可以由處理系統(tǒng)108來實施，或者發(fā)射器控制器116可以以其他方式與處理系統(tǒng)108集成。在圖示實施例中，第二計算模塊104包括但不限于用于經(jīng)由串行接口 106傳遞數(shù)據(jù)的接收器120、接收器時鐘和數(shù)據(jù)恢復(CDR)模塊122、串行-并行轉換電路124、第二處理系統(tǒng)126和接收器控制器130。如在圖1中圖示的，⑶R模塊122耦合到串行接口 118，并接收由發(fā)射器PLL112生成的傳輸時鐘信號(CTX)。在示范實施例中，CDR模塊122從從串行接口 118接收的信號除去高頻抖動和/或失真，并向接收器120提供與經(jīng)由串行接口 106傳輸?shù)臄?shù)據(jù)對準的已清理時鐘信號。在示范實施例中，接收器120耦合到CDR模塊122，并且一般代表第二計算模塊104的硬件部件和/或電路，其中這些硬件部件和/或電路耦合到串行接口 106，并且配置成將串行接口 106上的電信號轉換成與從CDR模塊122接收的已清理時鐘信號的上升和/或下降沿同步的串行化數(shù)字值。串行-并行轉換電路124耦合到接收器120的輸出和CDR模塊122的輸出，并且串行-并行轉換電路124 —般代表計算模塊104的硬件部件，其中這些硬件部件配置成將與傳輸時鐘信號(Ctx)同步的來自接收器120的串行化數(shù)據(jù)轉換成與處理系統(tǒng)126的時鐘域同步的并行數(shù)據(jù)。處理系統(tǒng)126 —般代表用于第二計算模塊104的主處理核心，并且處理系統(tǒng)126耦合到串行-并行轉換電路124的輸出，并且配置成以常規(guī)方式從串行-并行轉換電路124接收數(shù)據(jù)和/或按照該數(shù)據(jù)運作?？梢允褂靡粋€或更多ALU、一個或更多FPU、一個或更多存儲器元件、分立門或晶體管邏輯、分立硬件部件或其任何組合來實現(xiàn)處理系統(tǒng)126，這取決于實施例。在圖示實施例中，接收器控制器130 —般代表耦合到接收器120且配置成監(jiān)控由接收器120經(jīng)由串行接口 106接收的信號并基于接收到的信號確定串行接口 106的一個或更多性能度量(或品質因數(shù))的硬件、固件、處理邏輯和/或軟件(或其組合)。例如，接收器控制器130可以確定與串行接口 106的噪聲、串行接口 106的失真、串行接口 106的衰減、串行接口 106的位誤碼率和/或接收器120的輸入處的電壓裕量對應的串行接口 106的一個或更多性能度量。應注意，盡管接收器控制器130被描繪為第二計算模塊104的分立元件，但在實踐中接收器控制器130的特征和/或功能性可以由處理系統(tǒng)126實施，或接收器控制器130可以以其他方式與處理系統(tǒng)126集成。在一些實施例中，接收器控制器130可以耦合到第三串行接口 132，并配置成將串行接口 106的性能度量傳輸或以其他方式傳遞到發(fā)射器控制器116。在示范實施例中，電阻基準140實現(xiàn)為電阻元件，該電阻元件被精確控制從而提供與系統(tǒng)的特性阻抗(例如接收器120的預期輸入阻抗)或其比率對應的特定電阻。在一些實施例中，電阻基準140的電阻也可以在計算模塊102、104之間引起寄生電阻(例如，特性阻抗加上與串行接口 106的寄生阻抗對應的偏移)。盡管圖1將電阻基準140描繪為在第一計算模塊102外部，但在其他實施例中，電阻基準140可以實施為與第一計算模塊102相同的裝置封裝和/或芯片的部分。圖2描繪適合在圖1的系統(tǒng)100中的第一計算模塊102中使用的FIR均衡發(fā)射器系統(tǒng)200的示范實施例。FIR均衡發(fā)射器系統(tǒng)200的圖示實施例包括耦合到發(fā)射器控制模塊202的發(fā)射器電路201。在這點上，當與圖1的第一計算模塊102—起使用時，發(fā)射器114可以實現(xiàn)為發(fā)射器電路201，并且發(fā)射器控制器116可以實現(xiàn)為發(fā)射器控制模塊202。如在下面更詳細描述的，發(fā)射器控制模塊202配置發(fā)射器電路201來實現(xiàn)由發(fā)射器電路201生成的輸出信號的希望的均衡，而同時實現(xiàn)發(fā)射器電路201的希望的有效輸出阻抗。發(fā)射器電路201的圖示實施例包括但不限于耦合到輸入節(jié)點210的串行化延遲布置204與耦合到輸出節(jié)點208的驅動器電路206。如在下面更詳細描述的，驅動器電路206包括多個驅動器支路，其中發(fā)射器控制模塊202配置成啟用在驅動器電路206內的驅動器支路的總數(shù)的子組從而實現(xiàn)特性輸出阻抗目標，并在從串行化延遲布置204獲得的已延遲串行化數(shù)據(jù)的相應位之間分配已啟用的驅動器支路的子組，從而在輸出節(jié)點208生成輸出數(shù)據(jù)信號。在這點上，輸出數(shù)據(jù)信號是代表在輸入節(jié)點210接收的串行化數(shù)據(jù)的特定位的電信號，該電信號已通過受在輸出節(jié)點208的串行化數(shù)據(jù)的先前和/或后繼位影響的電信號均衡、濾波或以其他方式修改。在示范實施例中，當發(fā)射器電路201用作圖1的第一計算模塊102中的發(fā)射器114時，輸入節(jié)點210耦合到或以其他方式配置成從并行-串行轉換電路110的輸出接收串行化數(shù)據(jù)，并且輸出節(jié)點208耦合到串行接口 106。在這點上，驅動器電路206利用從并行-串行轉換電路110提供的串行化數(shù)據(jù)的先前和/或后繼位來基于串行接口 106的特性和/或性能度量將輸出數(shù)據(jù)信號濾波或以其他方式均衡，如在下面更詳細描述的。盡管未在圖2中圖示，但在一些實施例中，發(fā)射器電路201可以包括配置成向驅動器電路206選擇性提供串行化數(shù)據(jù)的先前和/或后繼位的旁路邏輯，如在標題為“ADJUSTABLE FINITE IMPULSE RESPONSE TRANSMITTER”的美國專利申請序列號 12/857，225中所述(該申請轉讓給了本申請的受讓人并且通過引用方式包括在此)。在示范實施例中，串行化延遲布置204包含配置成在輸入節(jié)點210延遲串行化數(shù)據(jù)流的多個串行化延遲元件212、214、216、218。在這點上，第一延遲元件212的輸入耦合到或以其他方式配置成接收在輸入節(jié)點210的串行數(shù)據(jù)，第二延遲元件214的輸入耦合到或以其他方式配置成接收第一延遲元件212的輸出，第三延遲元件216的輸入耦合到或以其他方式配置成接收第二延遲元件214的輸出，并且第四延遲元件218的輸入耦合到或以其他方式配置成接收第三延遲元件216的輸出。在示范實施例中，延遲元件212、214、216、218每個都實現(xiàn)為由在節(jié)點220的時鐘信號計時的觸發(fā)器，即，每個延遲元件212、214、216、218的時鐘輸入耦合到節(jié)點220，如圖所示。在圖示實施例中，在節(jié)點220的時鐘信號對應于位速率時鐘信號，其中時鐘信號的上升沿與在輸入節(jié)點210的串行數(shù)據(jù)的相應位同步，使得在輸入節(jié)點210的串行數(shù)據(jù)的位以該位速率傳播通過延遲元件212、214、216、218。當發(fā)射器電路201用作圖1的發(fā)射器114時，時鐘節(jié)點220耦合到或以其他方式配置成接收來自發(fā)射器PLL112的傳輸時鐘信號(CTX)。在圖示實施例中，第二延遲元件214的輸出對應于由在輸出節(jié)點208的電信號代表的位，即在節(jié)點220在時鐘信號的當前周期期間由發(fā)射器電路201傳輸?shù)拇谢瘮?shù)據(jù)的位。如在此使用的，主數(shù)據(jù)位應理解為指代在節(jié)點220在時鐘信號的當前周期期間正由發(fā)射器電路201傳輸?shù)奈换蛞云渌绞接稍谳敵龉?jié)點208的電信號來表示。在這點上，第三延遲兀件216的輸出對應于在先前傳輸間隔期間由發(fā)射器電路201傳輸?shù)拇袛?shù)據(jù)的位(例如，在時鐘信號的先前周期期間的主數(shù)據(jù)位)，并且第四延遲元件218的輸出對應于在當前傳輸間隔之前兩個傳輸間隔由發(fā)射器電路201傳輸?shù)拇袛?shù)據(jù)的位。相似地，第一延遲元件212的輸出對應于在隨后的傳輸間隔期間(例如在時鐘信號的下個上升沿之后)將由發(fā)射器電路201傳輸?shù)拇袛?shù)據(jù)的位。為了方便但沒有限制，第一延遲元件212的輸出在此可以替換地稱為前達(precursor)數(shù)據(jù)位，并且第三和第四延遲元件216和218的輸出在此可以替換地稱為后達(postcursor)數(shù)據(jù)位。在這點上，在串行化數(shù)據(jù)中，前達數(shù)據(jù)位在主數(shù)據(jù)位之后，并且后達數(shù)據(jù)位先于主數(shù)據(jù)位。應認識到，盡管圖2描繪了具有四個延遲元件212、214、216、218的串行化延遲布置204，但對于串行化延遲布置204發(fā)射器電路201的實踐實施例可以利用任何數(shù)目的延遲元件。在示范實施例中，驅動器電路206配置為在輸出節(jié)點208以受在驅動器輸入節(jié)點224、226、228的信號影響的方式生成代表在驅動器輸入節(jié)點222的信號的輸出數(shù)據(jù)信號的4位FIR濾波器。在這點上，第一驅動器輸入節(jié)點222配置成從延遲元件214的輸出接收主數(shù)據(jù)位，第二驅動器輸入節(jié)點224配置成從延遲元件212的輸出接收前達數(shù)據(jù)位，并且第三和第四驅動器輸入節(jié)點226、228配置成分別從延遲元件216、218的輸出接收相應的后達數(shù)據(jù)位。來自串行化延遲布置204的已延遲串行化數(shù)據(jù)的每個相應位被提供到驅動器電路206中已啟用的驅動器支路的子組的輸入。在圖示實施例中，在節(jié)點222的主數(shù)據(jù)位被提供到已啟用的驅動器支路的第一子組230，在節(jié)點224的前達數(shù)據(jù)位被提供到已啟用的驅動器支路的第二子組232，在節(jié)點226的第一后達數(shù)據(jù)位被提供到已啟用的驅動器支路的第三子組234，并且在節(jié)點228的第二后達數(shù)據(jù)位被提供到已啟用的驅動器支路的第四子組236。已啟用的驅動器支路的每個子組230、232、234、236充當可變增益放大器布置，其中已啟用的驅動器支路的子組230、232、234、236的輸出在輸出節(jié)點208相加，從而生成均衡的輸出數(shù)據(jù)信號。由已啟用的驅動器支路的相應子組230、232、234、236提供的有效增益與該相應子組230、232、234、236中的驅動器支路的數(shù)目成比例，其中該子組230、232、234、236中的已啟用的驅動器支路的數(shù)目經(jīng)選擇而以實現(xiàn)耦合到輸出節(jié)點208的通信信道(例如串行接口 106)的希望的均衡的方式生成輸出數(shù)據(jù)信號。在這點上，發(fā)射器控制模塊202耦合到驅動器電路206的驅動器支路，并控制在在驅動器輸入節(jié)點222、224、226、226的數(shù)據(jù)位之間已啟用的驅動器支路的分配，這進而控制已啟用的驅動器支路的相應子組230、232、234、236的有效輸出阻抗，并由此控制由驅動器支路的相應子組230、232、234、236提供的增益，從而在接收器120的輸入處實現(xiàn)特定性能度量(或品質因數(shù))。這樣，驅動器電路206用在節(jié)點224、226、228的前達和后達位將在驅動器輸入節(jié)點222的主數(shù)據(jù)位濾波或以其他方式均衡。應注意，盡管圖2將已啟用的驅動器支路的子組232、234、236描繪為配置為將前達和/或后達數(shù)據(jù)位邏輯反相的反相器，但在其他實施例中，已啟用的驅動器支路的子組232、234、236可以配置為異或(XOR)邏輯門，該XOR邏輯門具有與發(fā)射器控制模塊202耦合的相應XOR邏輯門的輸入，從而允許發(fā)射器控制模塊202控制相應子組232、234、236的輸出是在輸出節(jié)點208添加還是減去，從而實現(xiàn)希望的均衡。應理解，圖2是用于解釋和便于描述目的的FIR均衡發(fā)射器系統(tǒng)200的簡化表示，并且圖2不意圖以任何方式限制本主題。在這點上，盡管圖2描繪了使用單個前達數(shù)據(jù)位和兩個后達數(shù)據(jù)位將主數(shù)據(jù)位濾波或均衡，但應認識到在實踐中前達和/或后達數(shù)據(jù)位的組合和/或數(shù)目可以取決于特定應用的需要來變化，并且在此描述的本主題可以針對前達和/或后達數(shù)據(jù)位的任何組合和/或數(shù)目以等效方式實施。另外，盡管圖2描繪了 FIR均衡發(fā)射器系統(tǒng)200的單端全速率實施,但在實踐中FIR均衡發(fā)射器系統(tǒng)200可以以差分方式和/或用半速率架構實施。圖3描繪了適合在圖2的驅動器電路206中使用的驅動器支路300的示范實施例。在這點上，驅動器電路206包括驅動器支路300的多個實例，其中發(fā)射器控制模塊202啟用驅動器支路300的總數(shù)的子組從而實現(xiàn)特性輸出阻抗目標，如在下面更詳細描述的。因此，已啟用的驅動器支路的每個子組230、232、234、236可以包括驅動器支路300的一個或更多實例，其中在子組230、232、234、236中的已啟用的驅動器支路的累積數(shù)目在輸出節(jié)點208提供希望的輸出阻抗。在示范實施例中，驅動器支路300的每個實例包括但不限于第一晶體管302、耦合在第一晶體管302和輸出節(jié)點310之間的第一電阻元件304、第二晶體管308，以及耦合在第二晶體管308和輸出節(jié)點310之間的第二電阻元件306。在示范實施例中，第一晶體管302的漏極/源極端子耦合到正基準電壓節(jié)點312，第二晶體管308的源極/漏極端子耦合到負基準電壓節(jié)點314，并且驅動器支路300的輸出節(jié)點310耦合到發(fā)射器電路201的輸出節(jié)點208。在示范實施例中，電阻元件304、306基本上相同，并且具有相同電阻值(例如，在實際和/或實踐制造容差內)，并且晶體管302、308具有基本相同的寬度，使得在節(jié)點312和310之間的阻抗基本等于在節(jié)點310和314之間的阻抗。在圖示實施例中，每個驅動器支路300具有配置成從串行化延遲布置204經(jīng)輸入選擇電路320接收相應數(shù)據(jù)位的輸入316，其中由輸入選擇電路320選擇的相應數(shù)據(jù)位向啟用邏輯318提供。在這點上，輸入選擇電路320控制將來自串行化延遲布置204的數(shù)據(jù)位中的哪個(例如主數(shù)據(jù)位、先達數(shù)據(jù)位或后達數(shù)據(jù)位)提供到相應驅動器支路300的輸入節(jié)點316，如在下面更詳細描述的。啟用邏輯318 —般代表配置成控制晶體管302、308的操作以停用和/或啟用相應驅動器支路300的硬件、電路和/或邏輯。如在下面闡述的，為停用在驅動器電路206內的驅動器支路300的相應實例，啟用邏輯318向晶體管302、308的控制(或柵極)端子提供信號，從而關閉晶體管302、308或以其他方式使其失效。相反，為啟用驅動器支路300的相應實例，啟用邏輯318以當驅動器支路300啟用時允許在輸出節(jié)點208生成的電信號受在輸入節(jié)點316的輸入數(shù)據(jù)位影響的方式操作晶體管302、308。再次參考圖2，并且繼續(xù)參考圖1和圖3，在示范實施例中，發(fā)射器控制模塊202包括補償控制模塊240，該補償控制模塊240耦合到驅動器電路206中驅動器支路300的每個實例的啟用邏輯318，并配置成控制在驅動器電路206內啟用的驅動器支路300的實例數(shù)目從而實現(xiàn)特性輸出阻抗目標，如在下面更詳細描述的。在示范實施例中，發(fā)射器控制模塊202包括代表在驅動器電路206內的驅動器支路300的總數(shù)的副本的驅動器副本242，其中補償控制模塊240配置成將電阻基準140與由驅動器副本242的驅動器支路300的總數(shù)的子組提供的有效電阻比較，以便確定應在驅動器電路206內啟用的驅動器支路300的實例數(shù)目，從而在輸出節(jié)點208實現(xiàn)特性輸出阻抗目標。發(fā)射器控制模塊202也包括分配控制模塊250，該分配控制模塊250耦合到驅動器電路206中驅動器支路300的每個實例的輸入選擇電路320，并配置成控制來自串行化延遲布置204的每個相應數(shù)據(jù)位被提供到的已啟用的驅動器支路300的數(shù)目(即，在每個子組230、232、234、236中已啟用的驅動器支路300的數(shù)目)，以便實現(xiàn)希望的均衡比?，F(xiàn)在參考圖4，在示范實施例中，均衡發(fā)射器系統(tǒng)可以配置成執(zhí)行輸出信號生成過程400與在下面描述的另外的任務、功能和操作。各種任務可以由軟件、硬件、固件或其任何組合執(zhí)行。為說明目的，以下描述可以涉及在上面關于圖1-3提到的元件。在實踐中，任務、功能和操作可以由所描述系統(tǒng)的不同元件執(zhí)行，例如發(fā)射器114、發(fā)射器控制器116、發(fā)射器電路201、發(fā)射器控制模塊202、補償控制模塊240、分配控制模塊250、串行化延遲布置204和/或驅動器電路206。應認識到，任何數(shù)目的另外或可替換任務可以包括，并且可以納入具有未在此詳細描述的額外功能性的更復雜的規(guī)程或過程。參考圖4并繼續(xù)參考圖1-3，輸出信號生成過程400初始化或開始確定應啟用以實現(xiàn)特性輸出阻抗目標的在發(fā)射器的驅動器電路內的驅動器支路的數(shù)目(任務402)。在示范實施例中，電阻基準140提供對應于特性輸出阻抗目標的電阻。根據(jù)一個實施例，為確定有待啟用的在驅動器電路206內的驅動器支路300的數(shù)目，發(fā)射器控制器116、202和/或補償控制模塊240循序啟用驅動器副本242的個別驅動器支路300，并將已啟用的副本驅動器支路300的有效電阻與電阻基準140比較，直到已啟用的副本驅動器支路300提供與電阻基準140匹配的阻抗。例如，補償控制模塊240可以通過將已啟用的副本驅動器支路300置為與電阻基準140串聯(lián)來實施分壓器電路。補償控制模塊240可以初始啟用一個副本驅動器支路300，并且然后循序增加被啟用的副本驅動器支路300的數(shù)目，直到跨已啟用的副本驅動器支路300的電壓基本等于跨電阻基準140的電壓。在一些實施例中，電阻基準140可以是可選擇的或以其他方式可配置的從而提供多個可能的電阻基準。在這樣的實施例中，發(fā)射器控制器116、202和/或補償控制模塊240可以為發(fā)射器114、201識別特性輸出阻抗目標，并為適當阻抗選擇或以其他方式配置電阻基準140。例如，發(fā)射器控制器116、202和/或補償控制模塊240可以訪問和/或監(jiān)控指示發(fā)射器114、201和/或驅動器電路206的希望的特性輸出阻抗的控制狀態(tài)寄存器。在其他實施例中，處理系統(tǒng)108可以信號通知發(fā)射器控制器116、202和/或補償控制模塊240，從而實施希望的特性輸出阻抗。在示范實施例中，在確定實現(xiàn)特性輸出阻抗目標需要的驅動器支路的數(shù)目之后，通過啟用在發(fā)射器的驅動器電路內的已確定數(shù)目的驅動器支路，輸出信號生成過程400繼續(xù)(任務404)。在這點上，發(fā)射器控制器116、202和/或補償控制模塊240啟用驅動器電路300的驅動器支路300的總數(shù)的子組，從而在輸出節(jié)點208提供與驅動器副本242的已啟用的副本驅動器支路300的阻抗基本相同的阻抗，該阻抗進而匹配由電阻基準140提供的輸出阻抗目標。例如，根據(jù)一個或更多實施例，補償控制模塊240向在驅動器電路206內的已確定數(shù)目的驅動器支路300的啟用邏輯318提供信號，從而允許在相應驅動器支路300的輸入316的已選擇輸入數(shù)據(jù)位影響或以其他方式控制晶體管302、308的操作。這樣，發(fā)射器控制器116、202和/或補償控制模塊240啟用在驅動器電路206內的確定數(shù)目的驅動器支路300。對于實現(xiàn)特性輸出阻抗目標不需要的驅動器電路206內的剩余驅動器支路300，補償控制模塊240向啟用邏輯318提供信號從而關閉晶體管302、308，并由此通過防止剩余驅動器支路300導電和影響在輸出節(jié)點208、310的信號來停用剩余驅動器支路300。在示范實施例中，通過為經(jīng)由串行接口傳輸?shù)妮敵鲂盘柧鈦碜R別希望的均衡t匕，輸出信號生成過程400繼續(xù)(任務406)。在這點上，發(fā)射器控制器116、202和/或分配控制模塊250可以訪問和/或監(jiān)控指示串行接口 106的希望的均衡比的控制狀態(tài)寄存器。在其他實施例中，處理系統(tǒng)108和/或接收器控制器130可以信號通知發(fā)射器控制器116、202和/或分配控制模塊250以實施希望的均衡比。希望的均衡比(或去加重比)經(jīng)選擇基于串行接口 106的特性在接收器120的輸入處實現(xiàn)特定性能度量(或品質因數(shù))。在識別希望的均衡比之后，通過根據(jù)已識別的均衡比在數(shù)據(jù)位之間分配在驅動器電路內的已啟用的驅動器支路以便實現(xiàn)輸出信號的希望的均衡，輸出信號生成過程400繼續(xù)(任務408)。在這點上，通過操作已啟用的驅動器支路300的輸入選擇電路320來實施希望的均衡比，發(fā)射器控制器116、202和/或分配控制模塊250在位于驅動器輸入節(jié)點222、224、226、228的來自串行化延遲布置204的串行化數(shù)據(jù)的已延遲位之間分配驅動器電路206內的已啟用的驅動器支路300。在這點上，分配控制模塊250從補償控制模塊240接收驅動器電路206內的已啟用的驅動器支路300的數(shù)目，并通過將在驅動器電路206內的已啟用的驅動器支路300的總數(shù)乘以相應數(shù)據(jù)位的特定加權，為來自串行化延遲布置204的每個相應數(shù)據(jù)位計算有待分配到該相應數(shù)據(jù)位的已啟用的驅動器支路300的數(shù)目(B卩，驅動器支路的相應子組230、232、234、236的已啟用的驅動器支路300的數(shù)目)。例如，如果希望的均衡比為先達數(shù)據(jù)位提供特定加權，那么分配控制模塊250將驅動器電路206內的已啟用的驅動器支路300的總數(shù)乘以該希望的加權，從而確定有待分配到在節(jié)點224的先達數(shù)據(jù)位的已啟用的驅動器支路300的數(shù)目(即，在子組232中已啟用的驅動器支路300的數(shù)目)。在確定有待分配到先達數(shù)據(jù)位的已啟用的驅動器支路300的數(shù)目之后，分配控制模塊250為該數(shù)目的已啟用的驅動器支路300操作輸入選擇電路320，從而向已啟用驅動器支路300的總數(shù)的該子組232的輸入316提供先達數(shù)據(jù)位。這樣，在該子組232中的已啟用驅動器支路300的相應晶體管302、308可以由在節(jié)點224的先達數(shù)據(jù)位控制或以其他方式影響，從而在輸出節(jié)點208生成可歸因于或以其他方式代表先達數(shù)據(jù)位的輸出信號的分量。以相似方式，對于剩余數(shù)據(jù)位，分配控制模塊250將在驅動器電路206內的已啟用驅動器支路300的總數(shù)乘以每個相應數(shù)據(jù)位的希望的加權，從而確定有待分配到該相應數(shù)據(jù)位的已啟用驅動器支路300的數(shù)目，并為該數(shù)目的已啟用驅動器支路300操作輸入選擇電路320，從而允許已啟用驅動器支路300的相應晶體管302、308由該相應數(shù)據(jù)位控制或以其他方式影響，并由此在輸出節(jié)點208生成可歸因于或以其他方式代表相應數(shù)據(jù)位的輸出信號的分量。這樣，分配控制模塊250根據(jù)均衡比分配驅動器電路206的已啟用驅動器支路300，從而在輸出節(jié)點208實現(xiàn)輸出信號的希望的均衡。例如，如果補償控制模塊240啟用在驅動器電路206內的一百個驅動器支路300，從而實現(xiàn)特性輸出阻抗目標以及與先達數(shù)據(jù)位的百分之十的加權對應的希望的均衡比，那么分配控制模塊250將已啟用驅動器支路300的總數(shù)乘以希望的加權，從而確定已啟用驅動器支路300中的十個應分配到先達數(shù)據(jù)位。分配控制模塊250然后操作與在驅動器電路206中的已啟用驅動器支路300中的十個關聯(lián)的輸入選擇電路320，從而向這十個已啟用驅動器支路300的輸入316提供在節(jié)點224的先達數(shù)據(jù)位，由此允許先達數(shù)據(jù)位控制或以其他方式影響這十個已啟用驅動器支路300的相應晶體管302、308的操作。這樣，驅動器電路206的輸出阻抗中的百分之十分配到先達數(shù)據(jù)位，S卩，與先達數(shù)據(jù)位關聯(lián)的驅動器支路的子組232包含在驅動器電路206中的已啟用驅動器支路300的總數(shù)的百分之十。以相似方式，如果希望的均衡比對應于第一后達數(shù)據(jù)位的百分之二十的加權，那么分配控制模塊250操作與已啟用驅動器支路300中的二十個關聯(lián)的輸入選擇電路320，從而向這十個已啟用驅動器支路300的輸入316提供在節(jié)點226的第一后達數(shù)據(jù)位，由此允許第一后達數(shù)據(jù)位控制或以其他方式影響這二十個已啟用驅動器支路300的相應晶體管302、308的操作。這樣，驅動器電路206的輸出阻抗中的百分之二十分配到第一后達數(shù)據(jù)位，即，與第一后達數(shù)據(jù)位關聯(lián)的驅動器支路的子組234包含在驅動器電路206中的已啟用驅動器支路300的總數(shù)的百分之二十。如果希望的均衡比對應于第二后達數(shù)據(jù)位的百分之五的加權，那么分配控制模塊250操作與已啟用驅動器支路300中的五個關聯(lián)的輸入選擇電路320，從而向這五個已啟用驅動器支路300的輸入316提供在節(jié)點228的第二后達數(shù)據(jù)位，由此允許第二后達數(shù)據(jù)位控制或以其他方式影響這五個已啟用驅動器支路300的相應晶體管302、308的操作。這樣，驅動器電路206的輸出阻抗中的百分之五分配到第二后達數(shù)據(jù)位，即，與第二后達數(shù)據(jù)位關聯(lián)的驅動器支路的子組236包含驅動器電路206中的已啟用驅動器支路300的總數(shù)的百分之五。在示范實施例中，通過操作剩余驅動器支路的輸入選擇電路320以在節(jié)點222提供主數(shù)據(jù)位以提供到剩余驅動器支路的相應輸入316，分配控制模塊250將剩余已啟用驅動器支路300分配到在節(jié)點222的主數(shù)據(jù)位，由此允許在節(jié)點222的主數(shù)據(jù)位控制或以其他方式影響剩余已啟用驅動器支路300的相應晶體管302、308的操作。在這點上，在一些實施例中，分配控制模塊250和/或輸入選擇電路320可以配置成在發(fā)射器電路201的初始化時默認將驅動器電路206的驅動器支路300分配到在節(jié)點222的主數(shù)據(jù)位。對于上述示范情況，分配控制模塊250操作與已啟用驅動器支路300中的六十五個(例如，在將已啟用驅動器支路分配到先達和后達數(shù)據(jù)位之后，一百個已啟用驅動器支路中的剩余已啟用驅動器支路)關聯(lián)的輸入選擇電路320來在節(jié)點222提供主數(shù)據(jù)位以提供到這些支路的相應輸入316，由此允許在節(jié)點222的主數(shù)據(jù)位控制或以其他方式影響驅動器電路300中的已啟用驅動器支路300中的六十五個的相應晶體管302、308的操作。應注意，盡管在已啟用驅動器支路中的全部都具有基本相同的電阻的背景下在此描述本主題，但在一些實施例中，驅動器支路的電阻可以相對于彼此變化或縮放(例如，一個驅動器支路的子組中每個都提供電阻R，另一驅動器支路的子組中每個都提供電阻2R，又一驅動器支路的子組中每個都提供電阻4R，等等)，其中當在數(shù)據(jù)位之間分配驅動器支路時，分配控制模塊250保持對不同的已啟用驅動器支路相對于彼此的相應加權的跟蹤。仍參考圖4，并且繼續(xù)參考圖1-3，在分配已啟用驅動器支路從而實現(xiàn)希望的均衡比之后，通過在發(fā)射器的輸出生成將通信信道均衡的均衡輸出信號，輸出信號生成過程400繼續(xù)(任務410)。在這點上，如在上面描述的，已啟用驅動器支路300的輸出節(jié)點310在輸出節(jié)點208連接在一起，使得由已啟用驅動器支路300的個別子組230、232、234、236生成的信號組合，從而在輸出節(jié)點208提供代表在節(jié)點222的主數(shù)據(jù)位的均衡輸出信號。在節(jié)點222、224、226、228的相應數(shù)據(jù)位中的每個影響或以其他方式控制已啟用驅動器支路300中的其關聯(lián)子組230、232、234、236的晶體管302、308的操作，從而在輸出節(jié)點208產(chǎn)生信號，該信號與由已啟用驅動器支路300中的其他子組230、232、234、236生成的信號組合并根據(jù)希望的均衡比加權，從而在輸出節(jié)點208獲得均衡輸出信號。例如，前達子組232生成代表來自延遲元件212的前達數(shù)據(jù)位的信號，主子組230生成代表來自延遲元件214的主數(shù)據(jù)位的信號，第一后達子組234生成代表來自延遲元件216的第一后達數(shù)據(jù)位的信號，并且第二后達子組236生成代表來自延遲元件218的第二后達數(shù)據(jù)位的信號，其中個別分量信號在輸出節(jié)點208組合、復用或以其他方式添加到一起，從而獲得輸出信號。這樣，輸出信號代表受先達數(shù)據(jù)位影響的第一信號分量、受主數(shù)據(jù)位影響的第二信號分量、受第一后達數(shù)據(jù)位影響的第三信號分量和受第二后達數(shù)據(jù)位影響的第四信號分量的組合。同時，耦合到輸出節(jié)點208和/或串行接口 106的已啟用驅動器支路300的有效輸出阻抗基本等于特性輸出阻抗目標，如在上面所述。圖5描繪適合在圖2的驅動器副本242和/或驅動器電路206中使用的可配置驅動器支路500的示范實施例。驅動器支路500的圖示實施例包括但不限于第一晶體管502、率禹合在第一晶體管502和第二晶體管510的端子之間的多個電阻兀件504、506、508，以及率禹合在第二晶體管510的端子和輸出節(jié)點514之間的另一電阻元件512。如圖所示，第一晶體管502的漏極/源極端子耦合到正基準電壓節(jié)點516，并且第一晶體管502的源極/漏極端子耦合到電阻元件504。第二晶體管510的漏極/源極端子也耦合到正基準電壓節(jié)點516，并且第一晶體管502的源極/漏極端子經(jīng)電阻元件512耦合到輸出節(jié)點514。這樣，當?shù)诙w管510接通或以其他方式激活時，第一晶體管502和電阻元件504、506、508被有效停用，如在下面更詳細描述的。驅動器支路500也包括第三晶體管518、耦合在第三晶體管518和第四晶體管526的端子之間的多個電阻元件520、522、524，以及耦合在第四晶體管526的端子和輸出節(jié)點514之間的另一電阻元件528。以與在上面描述相似的方式，晶體管518、526中的每個的源極/漏極端子耦合到負(或接地)基準電壓節(jié)點530，使得當?shù)谒木w管526接通或以其他方式激活時，第三晶體管518和電阻元件520、522、524被有效停用，如在下面更詳細描述的。在示范實施例中，可配置驅動器支路500包括耦合到晶體管502、510、518、526的控制(或柵極)端子的啟用邏輯532。當可配置驅動器支路500將被啟用時，啟用邏輯532配置成控制是第一對晶體管510、526還是第二對晶體管502、518在輸出節(jié)點514生成輸出信號，同時停用另一對晶體管，從而實現(xiàn)可配置驅動器支路500的希望的阻抗。在這點上，為配置較低有效阻抗的驅動器支路500，啟用邏輯532允許在輸入節(jié)點534的輸入信號影響或以其他方式控制晶體管510、518的操作，同時停用另一對晶體管502、518 (例如，通過向柵極端子施加信號從而關閉晶體管502、518)。關閉晶體管502、518有效地停用電阻元件504、506、508、520、522、524，并由此減小驅動器支路500的有效阻抗。相反，為配置較高有效阻抗的驅動器支路500，啟用邏輯532允許在輸入節(jié)點534的輸入信號影響或以其他方式控制晶體管502、518的操作，同時停用另一對晶體管510、526 (例如，通過向柵極端子施加信號從而關閉晶體管510、526)。當晶體管510、526關閉時，電阻元件504、506、508、512、520、522、524、528都被有效啟用并耦合到輸出節(jié)點514，由此增大驅動器支路500的有效阻抗。在示范實施例中，電阻元件504、506、508、512、520、522、524、528基本相同并具有
相同電阻值(例如，在實際和/或實踐制造容差內)。另外，晶體管510、526的寬度相對于晶體管502、518的寬度縮放，從而提供可歸因于已啟用晶體管的電阻與已啟用電阻元件的電阻的相對恒定的比率，而無論哪對晶體管被啟用。在這點上，對于圖示實施例，晶體管510、526的寬度是晶體管502、518的寬度的四倍。仍參考圖5并且參考圖2和4，根據(jù)一個或更多實施例，驅動器副本242的驅動器支路實現(xiàn)為可配置驅動器支路500，從而允許使用不同基準電阻為相同特性阻抗目標而校準驅動器電路206。例如，電阻元件504、506、508、512、520、522、524、528的電阻和晶體管502、510、518、526的寬度經(jīng)選擇來促進使用五十歐姆基準電阻或兩百歐姆基準電阻將驅動器電路206校準到五十歐姆。在這點上，補償控制模塊240可以通過停用晶體管510、526并允許晶體管502、518影響在輸出節(jié)點514的輸出信號，為二百歐姆基準初始配置在驅動器副本242中的可配置驅動器支路500的啟用邏輯532。如在上面描述的，補償控制模塊240可以循序啟用驅動器副本242的個別驅動器支路500，并將已啟用副本驅動器支路500的有效電阻與電阻基準140比較。在示范實施例中，響應于確定所有副本可配置驅動器支路500均已啟用，并且已啟用副本驅動器支路500的有效阻抗仍大于電阻基準140 (例如，當基準電阻是五十歐姆時)，補償控制模塊240配置啟用邏輯532來停用晶體管502、518，并允許晶體管510、526影響在輸出節(jié)點514的輸出信號，并由此停用另外的電阻元件504、506、508、520、522、524且減小與較小基準電阻一起使用的個別副本驅動器支路500的阻抗。以與在上面所述相似的方式，補償控制模塊240重復循序啟用驅動器副本242的個別驅動器支路500并將已啟用副本驅動器支路500的有效電阻與電阻基準140比較的步驟，直到啟用實現(xiàn)特性輸出阻抗目標的數(shù)個副本驅動器支路500。因此，可配置驅動器支路500可以在發(fā)射器114、201的驅動器電路206和/或驅動器副本242中利用，從而允許使用不同基準電阻來校準發(fā)射器114、201和/或驅動器電路206。在另外的替代實施例中，可以使用可配置驅動器支路500來實現(xiàn)驅動器電路206中的驅動器支路，從而針對不同特性輸出阻抗目標來校準驅動器電路206。為簡要概述，在此描述的設備、系統(tǒng)和方法的一個優(yōu)點是FIR均衡發(fā)射器能夠以準確且可重復的方式同時實現(xiàn)希望的均衡比和希望的有效輸出阻抗。因此，符號間干擾和信號反射的效應可以減輕，由此改善經(jīng)由特定通信信道傳遞數(shù)據(jù)的有效性。為了簡潔，可能未在此詳細描述與FIR濾波器和/或數(shù)字濾波器、串行通信、并行-串行和/或串行-并行轉換、電路設計、信令和系統(tǒng)的其他功能方面(以及系統(tǒng)的個別操作部件)相關的常規(guī)技術。此外，在此含有的各附圖中示出的連接線意圖代表在各種元件之間的示范功能關系和/或物理耦接。應注意，在本主題的實施例中可能存在許多替代或額外的功能關系或物理連接。另外，某些術語也可能僅為了參考的目的而在前面描述中使用，并因此不意圖限制，并且指代結構的術語“第一”、“第二”和其他這樣的數(shù)值術語不意味著序列或順序，除非上下文清晰表明這樣的序列或順序。前面的描述涉及“連接”或“耦合”在一起的元件或節(jié)點或特征。如在此使用，除非以其他方式明確陳述，否則“連接”意思是一個元件/節(jié)點/特征直接聯(lián)結到另一元件/節(jié)點/特征(或直接與其通信)，并且不必需機械地連接。同樣，除非以其他方式明確陳述，否則“耦合”意思是一個元件/節(jié)點/特征直接或間接聯(lián)結到另一元件/節(jié)點/特征(或直接或間接與其通信)，并且不必需機械地耦合。因此，盡管附圖可以示出元件的一個或更多示范布置，但另外中間元件、裝置、特征或部件可以在示出主題的實施例中存在。如在此使用，“節(jié)點”意思是給定信號、邏輯電平、電壓、數(shù)據(jù)模式、電流或量值在其存在的任何內部或外部基準點、連接點、接合、信號線、導電元件等。盡管已在前面詳細描述中呈現(xiàn)至少一個示范實施例，但應認識到巨大數(shù)目的變化存在。也應認識到，在此描述的示范實施例或多個實施例不意圖以任何方式限制所要求主題的保護范圍、適用性或配置。相反，前面詳細描述向本領域技術人員提供方便且啟發(fā)的路線圖，以便實施描述的實施例或多個實施例。應理解，可以在不背離包括在提交本專利申請時的已知等效和可預見等效的由權利要求定義的保護范圍的情況下，在元件的功能和布置上做出各種改變。
權利要求
1.一種發(fā)射器，其包含: 驅動器電路，所述驅動器電路配置成在輸出節(jié)點生成輸出信號，所述驅動器電路包括多個驅動器支路，并且所述輸出信號基于多個數(shù)據(jù)位而生成；以及 分配控制模塊，所述分配控制模塊耦合到所述驅動器電路，其中所述分配控制模塊配置成向所述多個數(shù)據(jù)位中的每個相應數(shù)據(jù)位分配所述多個驅動器支路的相應子組，以便生成受所述相應數(shù)據(jù)位影響的所述輸出信號的相應分量。
2.根據(jù)權利要求1所述的發(fā)射器，其進一步包含耦合到所述驅動器電路和所述分配控制模塊的補償控制模塊，其中: 所述補償控制模塊配置成啟用第一數(shù)目的所述多個驅動器支路，導致包含所述多個驅動器支路的子組的一組已啟用的驅動器支路；以及 所述分配控制模塊配置成將所述一組已啟用的驅動器支路的相應子組分配到所述多個數(shù)據(jù)位中的相應數(shù)據(jù)位。
3.根據(jù)權利要求2所述的發(fā)射器，其中對于所述多個數(shù)據(jù)位中的每個相應數(shù)據(jù)位，所述分配控制模塊配置成: 基于所述第一數(shù)目的已啟用的驅動器支路和該相應數(shù)據(jù)位的均衡比，計算待分配到該相應數(shù)據(jù)位的驅動器支路的相應數(shù)目；以及 向所述一組已啟用的驅動器支路的子組的輸入提供該相應數(shù)據(jù)位，所述子組具有所述相應數(shù)目的已啟用的驅動器支路。
4.根據(jù)權利要求3所述的發(fā)射器，所述驅動器電路的所述輸出節(jié)點耦合到串行接口，所述均衡比配置成將所述串行接口均衡，其中: 所述已啟用的驅動器支路中的每個具有耦合到所述輸出節(jié)點的輸出；且 所述已啟用的驅動器支路中的每個配置成在所述輸出節(jié)點生成受在其輸入的所述相應數(shù)據(jù)位影響的信號。
5.根據(jù)權利要求3所述的發(fā)射器，其中: 所述一組已啟用的驅動器支路中的每個相應驅動器支路具有耦合到配置成接收所述多個數(shù)據(jù)位的輸入選擇電路的輸入；且 所述分配控制模塊配置成操作所述輸入選擇電路，從而向所述一組已啟用的驅動器支路中的所述相應數(shù)目的驅動器支路的所述輸入提供所述多個數(shù)據(jù)位中的每個相應數(shù)據(jù)位。
6.根據(jù)權利要求2所述的發(fā)射器，其中所述補償控制模塊配置成確定待啟用以實現(xiàn)特性阻抗目標的驅動器支路的所述第一數(shù)目。
7.根據(jù)權利要求2所述的發(fā)射器，其中所述補償控制模塊配置成在啟用所述第一數(shù)目的所述多個驅動器支路之后，停用第二數(shù)目的所述多個驅動器支路，導致包含所述多個驅動器支路中的剩余驅動器支路的一組已停用的驅動器支路。
8.根據(jù)權利要求1所述的發(fā)射器，所述多個驅動器支路包含數(shù)個已啟用的驅動器支路，其中所述分配控制模塊配置成通過以下步驟將所述數(shù)個已啟用的驅動器支路分配到所述多個數(shù)據(jù)位中的每個數(shù)據(jù)位: 基于已啟用的驅動器支路的數(shù)目和該相應數(shù)據(jù)位的均衡比，為所述多個數(shù)據(jù)位中的每個相應數(shù)據(jù)位計算驅動器支路的相應數(shù)目；以及 向所述數(shù)個已啟用的驅動器支路的子組的輸入提供該相應數(shù)據(jù)位，所述子組包括所述相應數(shù)目的驅動器支路。
9.根據(jù)權利要求8所述的發(fā)射器，所述驅動器電路的所述輸出節(jié)點耦合到串行接口，其中: 所述數(shù)個已啟用的驅動器支路中的每個驅動器支路具有耦合到所述輸出節(jié)點的輸出；且 所述數(shù)個已啟用的驅動器支路中的每個驅動器支路配置成在所述輸出節(jié)點生成受在其輸入的所述相應數(shù)據(jù)位影響的信號。
10.一種計算模塊，其包含: 處理系統(tǒng)； 發(fā)射器，所述發(fā)射器耦合到所述處理系統(tǒng)以便經(jīng)由串行接口從所述處理系統(tǒng)傳輸代表數(shù)據(jù)的第一位的輸出信號，其中所述發(fā)射器配置成根據(jù)均衡比使用所述數(shù)據(jù)的第二位將所述輸出信號均衡，所述發(fā)射器包括配置成生成所述輸出信號的一組驅動器支路；以及 控制模塊，所述控制模塊配置成基于所述均衡比在所述第一位和所述第二位之間分配所述一組驅動器支路。
11.根據(jù)權利要求10所述的計算模塊，所述發(fā)射器包括總數(shù)的驅動器支路，其中所述控制模塊配置成啟用所述總數(shù)的驅動器支路中的第一數(shù)目的驅動器支路，導致所述一組驅動器支路，所述一組驅動器支路包含所述總數(shù)的驅動器支路的子組。
12.根據(jù)權利要求11所述的計算模塊，其中所述控制模塊配置成通過以下步驟在所述第一位和所述第二位之間分配所述一組驅動器支路: 將所述第一數(shù)目乘以所述均衡比從而獲得待分配到所述第二位的驅動器支路的第二數(shù)目；以及 向所述第一數(shù)目的已啟用的驅動器支路的子組的輸入提供所述第二位，所述子組包括所述第二數(shù)目的驅動器支路。
13.根據(jù)權利要求12所述的計算模塊，其中所述控制模塊配置成在向所述已啟用的驅動器支路的所述子組的輸入提供所述第二位之后，向所述第一數(shù)目的已啟用的驅動器支路中的剩余驅動器支路的輸入提供所述第一位。
14.根據(jù)權利要求11所述的計算模塊，其中所述控制模塊配置成基于特性阻抗目標確定驅動器支路的所述第一數(shù)目。
15.一種用于使用多個驅動器支路在耦合到串行接口的輸出節(jié)點生成代表串行數(shù)據(jù)的第一位的輸出信號的方法，所述多個驅動器支路具有耦合到所述輸出節(jié)點的其輸出，所述方法包含: 啟用所述多個驅動器支路的子組，導致一組已啟用的驅動器支路； 基于所述串行接口的均衡比，在所述串行數(shù)據(jù)的所述第一位和第二位之間分配所述一組已啟用的驅動器支路；以及 使用所述一組已啟用的驅動器支路生成所述輸出信號。
16.根據(jù)權利要求15所述的方法，其中啟用所述多個驅動器支路的所述子組包含: 確定所述多個驅動器支路中的第一數(shù)目的驅動器支路以便在所述輸出節(jié)點實現(xiàn)阻抗目標；以及 啟用所述第一數(shù)目的驅動器支路。
17.根據(jù)權利要求16所述的方法，所述均衡比為所述第二位提供希望的加權，其中在所述第一位和所述第二位之間分配所述一組已啟用的驅動器支路包含: 基于所述第一數(shù)目和所述第二位的所述希望的加權確定第二數(shù)目的驅動器支路；以及 向所述一組已啟用的驅動器支路中的所述第二數(shù)目的驅動器支路的輸入提供所述第二位。
18.根據(jù)權利要求17所述的方法，其中確定所述第二數(shù)目包含將所述第一數(shù)目乘以所述第二位的所述希望的加權，從而獲得所述第二數(shù)目。
19.根據(jù)權利要求17所述的方法，其中在所述第一位和所述第二位之間分配所述一組已啟用的驅動器支路進一步包含向所述一組已啟用的驅動器支路中的第三數(shù)目的驅動器支路的輸入提供所述第一位，所述第三數(shù)目小于或等于所述第一數(shù)目與所述第二數(shù)目之間的差。
20.根據(jù)權利要求19所述的方法，其中生成所述輸出信號包含: 使用所述第二數(shù)目的已啟用的驅動器支路生成受所述第二位影響的第一信號； 使用所述第三數(shù)目的已啟用的驅動器支路生成受所述第一位影響的第二信號；以及 在所述輸出節(jié)點組合所述第一信號和所述第二信號。
全文摘要
本發(fā)明提供用于生成代表串行數(shù)據(jù)位的輸出信號的設備和方法。發(fā)射器(200)包括配置成在輸出節(jié)點生成輸出信號的驅動器電路(206)和耦合到該驅動器電路的分配控制模塊(250)。驅動器電路包括配置成基于多個數(shù)據(jù)位生成輸出信號的多個驅動器支路(232，230，234，236)。分配控制模塊配置成向多個數(shù)據(jù)位中的相應數(shù)據(jù)位分配多個驅動器支路的相應子組，其中每個子組生成受其相應數(shù)據(jù)位影響的輸出信號的分量。
文檔編號H04L25/02GK103201990SQ201180054420
公開日2013年7月10日 申請日期2011年11月8日 優(yōu)先權日2010年11月11日
發(fā)明者查爾斯·王, 蘭德爾·肖 申請人:超威半導體公司