專利名稱：具有去突波噪聲功能的信號(hào)檢測(cè)電路與其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有去突波噪聲(deglUch)功能的信號(hào)檢測(cè)電路，特 別是涉及一種可檢測(cè)差動(dòng)信號(hào)(differential signal)的信號(hào)夾止情形又能 去突波噪聲的信號(hào)檢測(cè)電路。
背景技術(shù)：
在序列式連結(jié)(serial 1 ink)的信號(hào)收發(fā)機(jī)制中，接收端常會(huì)設(shè)置一信 號(hào)檢測(cè)器，其可檢測(cè)所接收端所接收到的差動(dòng)輸入信號(hào)，以判斷此輸入信號(hào) 是否為所需，其振幅是否合乎特定的預(yù)設(shè)訊號(hào)規(guī)格。此信號(hào)檢測(cè)器會(huì)根據(jù)參 考電壓來進(jìn)行判斷。
有時(shí)，所接收的輸入信號(hào)會(huì)高于參考電壓。為此，信號(hào)檢測(cè)器能具有較 好整流的功能。此外，在信號(hào)轉(zhuǎn)態(tài)時(shí)，差動(dòng)信號(hào)會(huì)在極短時(shí)間內(nèi)小于參考電 壓，如此將造成信號(hào)夾止的判斷上出現(xiàn)突波噪聲(glitch)。此外，噪聲也可 能造成突波噪聲。
請(qǐng)參考圖1,其顯示已知低電壓差動(dòng)信號(hào)檢測(cè)器的架構(gòu)圖。如圖1所示， 此信號(hào)檢測(cè)器10包括減法器11與12，參考電壓產(chǎn)生器13,取樣器14與 15,時(shí)鐘產(chǎn)生器16，或邏輯門17,以及脈沖擴(kuò)展器(pulse stretcher) 18。
減法器11與12將輸入信號(hào)IN與參考電壓VREF(由參考電壓產(chǎn)生器13 所產(chǎn)生)相減，并將減法結(jié)果輸入至取樣器14與15。根據(jù)時(shí)鐘產(chǎn)生器16所 產(chǎn)生的參考時(shí)鐘，取樣器14與15對(duì)減法器11與12的輸出信號(hào)進(jìn)行取樣， 并將取樣結(jié)果送至或邏輯門17。取樣器14與15可放大這些減法器11與12 的輸出信號(hào)。時(shí)鐘產(chǎn)生器16會(huì)隨機(jī)產(chǎn)生低頻參考時(shí)鐘。故而，取樣器14與 15的取樣點(diǎn)為隨機(jī)。
脈沖擴(kuò)展器18將或邏輯門17的輸出信號(hào)進(jìn)行脈沖寬度擴(kuò)展，以得到輸 出信號(hào)0UT。進(jìn)行脈沖擴(kuò)展將有助于后級(jí)電路的信號(hào)處理。在此已知電路中， 取樣器14、 15,以及或邏輯門17可達(dá)到全波整流的目的。
然而，取樣器14與15必需具有高增益，才能提高此已知電路的共模噪聲4氐4元(common mode noise re ject ion)能力。jt匕夕卜，jt匕已^口電3各不具備去 噪聲能力。
因此，需要有一種可檢測(cè)差動(dòng)信號(hào)的信號(hào)檢測(cè)電路，其能改良已知技術(shù) 的缺點(diǎn)，還能提供其它優(yōu)點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明提供一種信號(hào)檢測(cè)電路，其可檢測(cè)差動(dòng)輸入信號(hào)是否小于規(guī)格大 小以反映輸入信號(hào)的訊號(hào)夾止(Squelch)情形，且本發(fā)明信號(hào)檢測(cè)電路具有 去突波噪聲功能、更佳的共模噪聲抵抗能力、良好的判斷精確度。
本發(fā)明的范例提供一種信號(hào)檢測(cè)電路，用于檢測(cè)差動(dòng)輸入信號(hào)的信號(hào)夾 止情形。信號(hào)檢測(cè)電路包括參考電壓產(chǎn)生器，產(chǎn)生參考電壓，參考電壓的 共模電壓追尋輸入信號(hào)的共模電壓；實(shí)時(shí)信號(hào)判斷電路，實(shí)時(shí)全波整流并放 大輸入信號(hào)與參考電壓間的差值，實(shí)時(shí)信號(hào)判斷電路判斷輸入信號(hào)是否大于 參考電壓；其中，實(shí)時(shí)信號(hào)判斷電路包括 一雙輸入差動(dòng)比較器與一異或邏
輯門，雙輸入差動(dòng)比較器與異或邏輯門的組合可比較差動(dòng)輸入信號(hào)與參考電 壓；以及去突波噪聲電路，耦接至實(shí)時(shí)信號(hào)判斷電路此去突波噪聲電路利用 超取樣(over-sampling)與邏輯處理以去突波噪聲。此去突波噪聲電路包括 模擬部份與數(shù)字部份，去突波噪聲電路的模擬部份對(duì)實(shí)時(shí)信號(hào)判斷電路的輸 出信號(hào)進(jìn)行取樣和/或放大，去突波噪聲電路的數(shù)字部份將模擬部份的取樣 結(jié)果轉(zhuǎn)換成數(shù)字輸出信號(hào)。此數(shù)字輸出信號(hào)即可代表輸入信號(hào)是否為所需， 也就是輸入信號(hào)的信號(hào)夾止情形。
本發(fā)明的另 一范例提供一種信號(hào)檢測(cè)方法，用于;f企測(cè)一差動(dòng)輸入信號(hào)。 此方法包括下列步驟產(chǎn)生參考電壓，參考電壓的共模電壓追尋輸入信號(hào)的 共模電壓；反相輸入信號(hào)以產(chǎn)生輸入信號(hào)的反相信號(hào)；比較輸入信號(hào)與參考 電壓，以產(chǎn)生第一比較結(jié)果；比較輸入信號(hào)的反相信號(hào)與參考電壓，以產(chǎn)生 第二比較結(jié)果；對(duì)第一與第二比較結(jié)果進(jìn)行異或邏輯運(yùn)算，以產(chǎn)生第一異或 邏輯運(yùn)算結(jié)果；對(duì)第一異或邏輯運(yùn)算結(jié)果進(jìn)行取樣和/或放大；以及將取樣 結(jié)果轉(zhuǎn)換成數(shù)字輸出信號(hào)，數(shù)字輸出信號(hào)代表該輸入信號(hào)是否為所需，也就 是輸入信號(hào)的夾止情形。
本發(fā)明的又一范例提供一種信號(hào)檢測(cè)方法，檢測(cè)一輸入信號(hào)的信號(hào)夾止 情形并提供一對(duì)應(yīng)的輸出信號(hào)，該輸出信號(hào)的信號(hào)電平反映該輸入信號(hào)的信號(hào)夾止情形。該方法包含檢測(cè)該輸入信號(hào)是否超越一預(yù)設(shè)的參考范圍，并
提供一比較信號(hào)以代表比較的結(jié)果；以及對(duì)該比較信號(hào)進(jìn)行取樣并根據(jù)不同 時(shí)間的取樣值來進(jìn)行邏輯運(yùn)算，以濾除取樣到訊號(hào)極性反轉(zhuǎn)交錯(cuò)點(diǎn)(Cross point)的取樣錯(cuò)誤，增加夾止訊號(hào)輸出的正確性。
為使本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并 結(jié)合附圖詳細(xì)說明如下。


圖1顯示已知的低電壓差動(dòng)信號(hào)檢測(cè)器的架構(gòu)圖。
圖2顯示根據(jù)本發(fā)明一實(shí)施例的低電壓差動(dòng)信號(hào)檢測(cè)電路
圖3顯示根據(jù)本實(shí)施例的參考電壓產(chǎn)生器的一例。
圖4顯示根據(jù)本實(shí)施例的差動(dòng)比較器的一例。
圖5顯示根據(jù)本實(shí)施例的對(duì)稱性差動(dòng)異或邏輯門的一例。
圖6A與6B分別顯示根據(jù)本實(shí)施例的去突波噪聲電路的兩種例子。
圖7A與圖7B顯示本實(shí)施例如何去除突波噪聲的示意圖。
附圖符號(hào)說明 10:信號(hào)檢測(cè)器 11、 12:減法器 13:參考電壓產(chǎn)生器 14、 15:取樣器 16:時(shí)鐘產(chǎn)生器 17:或邏輯門 18:脈沖擴(kuò)展器 20:信號(hào)檢測(cè)電路 21:參考電壓產(chǎn)生器 22:實(shí)時(shí)信號(hào)判斷電路 23:去突波噪聲電路 221:反相器 222、 223:比較器 224:異或邏輯門301、 302、 308:晶體管
303、 304、 309、 310:電阻
305、 306、 311:電流源
307:放大器
401、 402:電流源
403 ~ 406:晶體管
407、 408:電阻
501:電流源
502 - 507:晶體管
508、 509:電阻
601:緩沖器
602:反相器
603A、 603B:鎖存器
604:與邏輯門
605:或邏輯門
612:反相器
613A、 613B、 613C:鎖存器 614A、 614B、 614C:與邏輯門 615:或邏輯門
具體實(shí)施例方式
請(qǐng)參考圖2,其顯示根據(jù)本發(fā)明一實(shí)施例的信號(hào)檢測(cè)電路，其可檢測(cè)輸 入信號(hào)IN的信號(hào)夾止(Squelch)情形并反映于輸出信號(hào)OUT。本發(fā)明的信號(hào) 檢測(cè)電路具有去突波噪聲功能、更佳的共模噪聲抵抗能力、避免判斷誤差、 也不需利用高成本的高增益取樣器。
如圖2所示，此信號(hào)檢測(cè)電路20包括參考電壓產(chǎn)生器21,實(shí)時(shí)信號(hào) 判斷電路22與去突波噪聲電路23。實(shí)時(shí)信號(hào)判斷電路22包括反相器221, 比較器222與223,以及異或邏輯門224。比較器222與223可形成一雙輸 入差動(dòng)比較器。
參考電壓產(chǎn)生器21會(huì)根據(jù)輸入信號(hào)IN來產(chǎn)生參考電壓VREF(其也為差 動(dòng)信號(hào))。輸入信號(hào)IN為差動(dòng)信號(hào)，其包括信號(hào)IIP與信號(hào)IN_N。參考電壓VREF也為差動(dòng)信號(hào)，其包括參考電壓VREF-P與VREF—N。參考電壓VREF 的共模電壓將追尋輸入信號(hào)IN的共模電壓。
請(qǐng)參考圖3,其顯示參考電壓產(chǎn)生器21的一例。如圖3所示，此參考電 壓產(chǎn)生器21包括晶體管301、 302與308;電阻303、 304、 309與310; 電流源305、 306與311;以及放大器307。這些組件的連接關(guān)系可由圖3看 出，于此不詳細(xì)描述。電阻303與304最好具有相同電阻值(互相匹配)； 同樣地，電阻309與310最好具相同電阻值(互相匹配)。
晶體管301與302，以及電阻303與304可組成一個(gè)電平移位器(level shifter),將低電壓的輸入信號(hào)IN的電壓電平(比如，接近于OV)稍微拉高 (比如，拉高至約1. 5V)。放大器307最好具有高增益值。
由圖3可看出，參考電壓VREF-P與VREF-N可分別近似表示如下
VREF—P N1+I*R (1)
VREF—N N1-I*R (2)
其中，Nl代表節(jié)點(diǎn)電壓，R為電阻309與310的電阻值，I為流經(jīng)電阻 309與310的電流。
實(shí)時(shí)信號(hào)判斷電路22可實(shí)時(shí)對(duì)信號(hào)進(jìn)行全波整流并放大，以及判斷輸 入信號(hào)IN是否大于參考電壓VREF。實(shí)時(shí)信號(hào)判斷電路22還具有檢測(cè)訊號(hào)夾 止(squelch)的功能。
請(qǐng)?jiān)俅螀⒖紙D2。反相器221將輸入信號(hào)IN反相成反相信號(hào)IN-BAR。 比較器222比較輸入信號(hào)IN與參考電壓VREF。比較器223比較反相信號(hào) IN—BAR與參考電壓VREF。
請(qǐng)參考圖4,其顯示差動(dòng)架構(gòu)的比較器222。如圖4所示，比較器222 包括電流源401與402,晶體管403 ~ 406,以及電阻407與408。信號(hào) COM—OUT_P與COM-OUT_N為比較器222的比較結(jié)果。這些組件的連接關(guān)系可 參考圖4而得知，于此不詳述。當(dāng)然，比較器223的架構(gòu)可類似于或相同于 比較器222。
異或邏輯門224接收比較器222與223的輸出，并進(jìn)行異或邏輯運(yùn)算。 在本實(shí)施例中，異或邏輯門224比如為對(duì)稱性的差動(dòng)模擬架構(gòu)。比起非對(duì)稱 的差動(dòng)架構(gòu)，對(duì)稱性的差動(dòng)模擬異或邏輯門224具有更好的抗共模噪聲能力。
請(qǐng)參考圖5,其顯示對(duì)稱性的差動(dòng)模擬異或邏輯門224的架構(gòu)。如圖5 所示，異或邏輯門224包括電流源501，晶體管502 - 507，以及電阻508與509。這些組件的連接關(guān)系可參考圖5而得知，于此不詳述。在圖5中，參考符號(hào)VAN與VAP代表某一個(gè)輸入信號(hào)(比如是比較器222 的輸出信號(hào))；參考符號(hào)VBN與VBP代表另一個(gè)輸入信號(hào)(比如是比較器223 的輸出信號(hào));XOR一OUT一P與XOR_OUT_N則是異或邏輯門224的輸出信號(hào)。比較器222/223與異或邏輯門224可提供全波整流與放大效果，有助于 判斷輸入信號(hào)是否大于參考電壓，亦可提升檢測(cè)的精確性。去突波噪聲電路23利用多次取樣與邏輯處理，以達(dá)到去突波噪聲的目 的。請(qǐng)參考圖6A與6B，其分別顯示去突波噪聲電路23的兩種例子。去突波 噪聲電路23包括模擬部份與數(shù)字部份。去突波噪聲電路23的模擬部份可將 信號(hào)放大并進(jìn)行取樣，也可稱為取樣部份。去突波噪聲電路23的數(shù)字部份 則將取樣結(jié)果轉(zhuǎn)換成數(shù)字邏輯信號(hào)0UT，以反映差動(dòng)輸入信號(hào)IN的信號(hào)夾止情形。請(qǐng)參考圖6A,去突波噪聲電路23包括緩沖器601，反相器602，鎖存 器603A與603B，與邏輯門604,以及或邏輯門605。這些組件的連接關(guān)系可 由圖6A而得知，于此不詳述。在此例中，去突波噪聲電路23的模擬部份包 括緩沖器601,反相器602,以及鎖存器603A與603B;去突波噪聲電路 23的數(shù)字部份包括與邏輯門604,以及或邏輯門605。緩沖器601可將異或邏輯門224的輸出信號(hào)XOR—OUT更進(jìn)一步放大。反 相器602將經(jīng)放大的信號(hào)XOR—OUT反相成信號(hào)XOR—0UT_BAR。緩沖器601的輸出信號(hào)輸入至鎖存器603A與603B的重置端CLR,以用 于重置這些鎖存器。當(dāng)輸入信號(hào)大于參考電壓且此兩者間的差值大于一既定 值時(shí)，這些鎖存器就會(huì)被重置。信號(hào)XOR—0UT_BAR輸入至鎖存器603A與603B的數(shù)據(jù)端D。取樣時(shí)鐘 SP_CK輸入至鎖存器603A與603B的控制端。根據(jù)取樣時(shí)鐘SP-CK的觸發(fā)， 鎖存器603A與603B可對(duì)信號(hào)X0R-0UT_BAR進(jìn)行取樣。在圖6A的例中，為 增加取樣正確性，最好是在輸入信號(hào)IN的一個(gè)周期內(nèi)可進(jìn)行至少2次的取 樣，也就是超取樣(over-sampling);亦即取樣時(shí)鐘SP—CK的頻率至少為輸 入信號(hào)IN的2倍。鎖存器603A與603B的取樣結(jié)果輸入至與邏輯門604。或邏輯門605接 收與邏輯門604的輸出信號(hào)，并輸出此信號(hào)檢測(cè)電路的輸出信號(hào)0UT。請(qǐng)參考圖6B，去突波噪聲電路23包括反相器612，鎖存器613A、 613B與613C,與邏輯門614A、 614B與614C,以及或邏輯門615。這些組件的連 接關(guān)系可由圖6B而得知，于此不詳述。在此例中，去突波噪聲電路23的模 擬部份包括反相器612,以及鎖存器613A、 613B與613C;去突波噪聲電 路23的數(shù)字部份包括與邏輯門614A、 614B與614C,以及或邏輯門615。 圖6B的反相器與鎖存器的操作類似于圖6A的反相器與鎖存器，于此不 再重述。不過，在圖6B的例子中，信號(hào)X0R_0UT并不需要當(dāng)成鎖存器的重 置信號(hào)。在圖6B的例中，為增加取樣正確性，最好是在輸入信號(hào)IN的一個(gè) 周期內(nèi)可進(jìn)行至少3次的取樣；亦即取樣時(shí)鐘SP—CK的頻率至少為輸入信號(hào) IN的三倍。
與邏輯門614A、 614B與614C的輸入端接收某兩個(gè)鎖存器的輸出信號(hào)。 比如，與邏輯門614A接收鎖存器613A與613C的輸出信號(hào)；與邏輯門614B 接收鎖存器613A與613B的輸出信號(hào)；與邏輯門614C接收鎖存器613B與613C 的輸出信號(hào)。與邏輯門614A、614B與614C的輸出信號(hào)皆輸入至或邏輯門615。
信號(hào)取樣時(shí)可能會(huì)取樣到信號(hào)轉(zhuǎn)態(tài)點(diǎn)，如果不加以處理，則輸出信號(hào)OUT 中可能會(huì)有突波噪聲，影響信號(hào)夾止的判讀。此外，傳輸過程中偶爾出現(xiàn)的 小噪聲(noise)也可能會(huì)造成輸出信號(hào)會(huì)有突波噪聲(glitch)。圖7A與圖7B 顯示本實(shí)施例如何去除突波噪聲的示意圖。在圖7A與圖7B中，箭頭T代表 取樣點(diǎn)，實(shí)線代表輸入信號(hào)IN而虛線代表參考電壓VREF。
圖7A顯示輸入信號(hào)在正常傳輸下的取樣示意圖。在對(duì)信號(hào)X0R_0UT_BAR 取樣時(shí)，可能會(huì)剛好取樣到信號(hào)轉(zhuǎn)態(tài)點(diǎn)，造成部份的取樣結(jié)果為邏輯'T'。 AND邏輯運(yùn)算可消除在信號(hào)轉(zhuǎn)態(tài)點(diǎn)所產(chǎn)生的突波噪聲。從圖7A圖看出，當(dāng)輸 入信號(hào)IN在正常傳輸下，輸出信號(hào)OUT應(yīng)該維持為"0",不受取樣點(diǎn)的位 置影響，也不會(huì)受輸入信號(hào)轉(zhuǎn)態(tài)的影響。
圖7B顯示本實(shí)施例如何消除傳輸過程偶爾出現(xiàn)的小突波噪聲。即使在 未傳輸信號(hào)，傳輸過程仍有可能會(huì)出現(xiàn)突波噪聲。若某些突波噪聲的大小剛 好超過參考電壓且又被取樣到，可藉由0R邏輯運(yùn)算加以消除，以避免誤差 產(chǎn)生。從圖7B圖看出，當(dāng)輸入信號(hào)IN中沒有信號(hào)傳輸時(shí)，輸出信號(hào)0UT應(yīng) 該為'T，；此外即使傳輸過程突然有突波噪聲，輸出信號(hào)也會(huì)保持為"1"。
在本實(shí)施例中，取樣部份可具有較小的差動(dòng)增益，不需如已知技術(shù)一樣 需要高的差動(dòng)增益。此外，比較器，異或邏輯門與去突波噪聲電路的取樣部 份(模擬部份)皆為具有增益的差動(dòng)模擬電路。比較器所輸出的低電壓信號(hào)可經(jīng)模擬差動(dòng)放大后，被取樣成數(shù)字邏輯信號(hào)。如此可避免判斷誤差的產(chǎn)生。 這些差動(dòng)模擬電路可有效避免共模噪聲的干擾。
從另一方面來看，本實(shí)施例可檢測(cè)到輸入信號(hào)IN的信號(hào)夾止情形，且
輸出信號(hào)OUT的信號(hào)電平會(huì)反映輸入信號(hào)IN的信號(hào)夾止情形。首先，檢測(cè) 輸入信號(hào)IN是否超越預(yù)設(shè)參考范圍，并提供比較結(jié)果。對(duì)該比較結(jié)果進(jìn)行 取樣，并根據(jù)不同時(shí)間的取樣值來進(jìn)行邏輯運(yùn)算以調(diào)整輸出信號(hào)OUT的信號(hào) 電平。如此，可以濾除取樣到訊號(hào)極性反轉(zhuǎn)交錯(cuò)點(diǎn)(Cross point)時(shí)所發(fā)生 的取樣錯(cuò)誤，增加夾止訊號(hào)輸出的正確性。
本實(shí)施例的架構(gòu)適合于各式高速序列式連結(jié)系統(tǒng)，或通用串行總線(USB) 系統(tǒng)中。
雖然本發(fā)明已以較佳實(shí)施例披露如上，然其并非用以限定本發(fā)明，本領(lǐng) 域的技術(shù)人員在不脫離本發(fā)明的精神和范圍的前提下可作若干的更動(dòng)與潤(rùn) 飾，因此本發(fā)明的保護(hù)范圍以本發(fā)明的權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種信號(hào)檢測(cè)電路，用于檢測(cè)一輸入信號(hào)的信號(hào)夾止情形，該輸入信號(hào)為一差動(dòng)信號(hào)，該信號(hào)檢測(cè)電路包括一參考電壓產(chǎn)生器，根據(jù)該輸入信號(hào)而產(chǎn)生一參考電壓，該參考電壓為一差動(dòng)信號(hào)，該參考電壓的共模電壓追尋該輸入信號(hào)的共模電壓；一實(shí)時(shí)信號(hào)判斷電路，實(shí)時(shí)全波整流并放大該輸入信號(hào)與該參考電壓間的差值，該實(shí)時(shí)信號(hào)判斷電路判斷該輸入信號(hào)是否大于該參考電壓，該實(shí)時(shí)信號(hào)判斷電路包括一雙輸入差動(dòng)比較器與一異或邏輯門，用來比較該輸入信號(hào)與該參考電壓；以及一去突波噪聲電路，耦接至該實(shí)時(shí)信號(hào)判斷電路，該去突波噪聲電路利用超取樣與邏輯處理以去突波噪聲，該去突波噪聲電路包括一模擬部份與一數(shù)字部份，該去突波噪聲電路的該模擬部份對(duì)該實(shí)時(shí)信號(hào)判斷電路的一輸出信號(hào)進(jìn)行取樣和/或放大，該去突波噪聲電路的該數(shù)字部份將該模擬部份的取樣結(jié)果轉(zhuǎn)換成該信號(hào)檢測(cè)電路的一數(shù)字輸出信號(hào)以反映該輸入信號(hào)的信號(hào)夾止情形。
2. 如權(quán)利要求1所述的信號(hào)檢測(cè)電路，其中該實(shí)時(shí)信號(hào)判斷電路還包括 一第一反相器，反相該輸入信號(hào)以產(chǎn)生該輸入信號(hào)的一反相信號(hào)。
3. 如權(quán)利要求2所述的信號(hào)檢測(cè)電路，其中該實(shí)時(shí)信號(hào)判斷電路的該雙 輸入差動(dòng)比較器包括一第一比較器，具有 一第一輸入端，接收該輸入信號(hào)； 一第二輸入端， 接收該參考電壓；以及一輸出端；以及一第二比較器，具有 一第一輸入端，接收該輸入信號(hào)的該反相信號(hào)； 一第二輸入端，接收該參考電壓；以及一輸出端；其中該第 一 與第二比較器皆為差動(dòng)模擬放大器。
4. 如權(quán)利要求3所述的信號(hào)檢測(cè)電路，其中該實(shí)時(shí)信號(hào)判斷電路的該異 或邏輯門具有一第一輸入端，耦接至該第一比較器的該輸出端； 一第二輸入端，耦接 至該第二比較器的該輸出端；以及一輸出端，輸出該實(shí)時(shí)信號(hào)判斷電路的該 輸出信號(hào)；其中該異或邏輯門為 一對(duì)稱性差動(dòng)模擬邏輯門。
5. 如權(quán)利要求1所述的信號(hào)檢測(cè)電路，其中該去突波噪聲電路的該模擬部份包括一緩沖器，具有 一輸入端，接收該實(shí)時(shí)信號(hào)判斷電路的該輸出信號(hào)； 以及一輸出端；一第二反相器，具有 一輸入端，耦接至該緩沖器的該輸出端；以及一 輸出端；一第一鎖存器，具有 一數(shù)據(jù)端，耦接至該第二反相器的該輸出端；一 控制端，接收一取樣時(shí)鐘； 一重置端，耦接至該緩沖器的該輸出端；以及一 輸出端；以及一第二鎖存器，具有 一數(shù)據(jù)端，耦接至該第二反相器的該輸出端；一 控制端，接收該取樣時(shí)鐘； 一重置端，耦接至該緩沖器的該輸出端；以及一 輸出端。
6. 如權(quán)利要求5所述的信號(hào)檢測(cè)電路，其中該去突波噪聲電路的該數(shù)字 部份包括一第一與邏輯門，具有 一第一輸入端，耦接至該第一鎖存器的該輸出 端； 一第二輸入端，耦接至該第二鎖存器的該輸出端；以及一輸出端；以及一第一或邏輯門，具有 一輸入端，耦接至該第一與邏輯門的該輸出端； 以及一輸出端，輸出該信號(hào)檢測(cè)電路的該數(shù)字輸出信號(hào)。
7. 如權(quán)利要求5所述的信號(hào)檢測(cè)電路，其中該取樣時(shí)鐘的頻率至少為該 輸入信號(hào)的兩倍以上。
8. 如權(quán)利要求1所述的信號(hào)檢測(cè)電路，其中該去突波噪聲電路的該模擬 部份包括一第三反相器，具有 一輸入端，接收該實(shí)時(shí)信號(hào)判斷電路的該輸出信 號(hào)；以及一輸出端；一第三鎖存器，具有 一數(shù)據(jù)端，耦接至該第三反相器的該輸出端；— 控制端，接收一取樣時(shí)鐘；以及一輸出端；以及一第四鎖存器，具有 一數(shù)據(jù)端，耦接至該第三反相器的該輸出端；一 控制端，接收該取樣時(shí)鐘；以及一輸出端；以及一第五鎖存器，具有 一數(shù)據(jù)端，耦接至該第三反相器的該輸出端；一 控制端，接收該取樣時(shí)鐘；以及一輸出端。
9. 如權(quán)利要求8所述的信號(hào)檢測(cè)電路，其中該去突波噪聲電路的該數(shù)字一第二與邏輯門，具有 一第一輸入端，耦接至該第三鎖存器的該輸出 端； 一第二輸入端，耦接至該第五鎖存器的該輸出端；以及一輸出端；一第三與邏輯門，具有 一第一輸入端，耦接至該第三鎖存器的該輸出 端； 一第二輸入端，耦接至該第四鎖存器的該輸出端；以及一輸出端；一第四與邏輯門，具有 一第一輸入端，耦接至該第四鎖存器的該輸出 端； 一第二輸入端，耦接至該第五鎖存器的該輸出端；以及一輸出端；以及一第二或邏輯門，具有 一第一輸入端，耦接至該第二與邏輯門的該輸 出端； 一第二輸入端，耦接至該第三與邏輯門的該輸出端； 一第三輸入端， 耦接至該第四與邏輯門的該輸出端；以及一輸出端，輸出該信號(hào)檢測(cè)電路的 該數(shù)字輸出信號(hào)。
10. 如權(quán)利要求8所述的信號(hào)檢測(cè)電路，其中該取樣時(shí)鐘的頻率至少為 該輸入信號(hào)的三倍以上。
11. 一種信號(hào)檢測(cè)方法，用于檢測(cè)一輸入信號(hào)的信號(hào)夾止情形，該輸入 信號(hào)為一差動(dòng)信號(hào)，該信號(hào)檢測(cè)方法包括根據(jù)該輸入信號(hào)而產(chǎn)生一參考電壓，該參考電壓的共模電壓追尋該輸入信號(hào)的共模電壓；反相該輸入信號(hào)以產(chǎn)生該輸入信號(hào)的 一反相信號(hào)； 比較該輸入信號(hào)與該參考電壓，以產(chǎn)生一第一比較結(jié)果； 比較該輸入信號(hào)的該反相信號(hào)與該參考電壓，以產(chǎn)生一第二比較結(jié)果； 對(duì)該第一與第二比較結(jié)果進(jìn)行一異或邏輯運(yùn)算，以產(chǎn)生一第一異或邏輯運(yùn)算結(jié)果；對(duì)該第一異或邏輯運(yùn)算結(jié)果進(jìn)行取樣和/或放大；以及 將該取樣結(jié)果轉(zhuǎn)換成一數(shù)字輸出信號(hào)，該數(shù)字輸出信號(hào)用于代表該輸入 信號(hào)是否為所需以反映該輸入信號(hào)的信號(hào)夾止情形。
12. 如權(quán)利要求11所述的信號(hào)檢測(cè)方法，其中，比較該輸入信號(hào)與該參 考電壓的該步驟包括利用 一 差動(dòng)模擬放大器來比較該輸入信號(hào)與該參考電壓。
13. 如權(quán)利要求11所述的信號(hào)檢測(cè)方法，其中，比較該輸入信號(hào)的該反 相信號(hào)與該參考電壓的該步驟包括利用 一 差動(dòng)模擬放大器來比較該輸入信號(hào)的該反相信號(hào)與該參考電壓。
14. 如權(quán)利要求11所述的信號(hào)檢測(cè)方法，其中，進(jìn)行該異或邏輯運(yùn)算的該步驟包括利用一對(duì)稱性差動(dòng)模擬異或邏輯門以進(jìn)行該異或邏輯運(yùn)算。
15. 如權(quán)利要求11所述的信號(hào)檢測(cè)方法，其中對(duì)該第一異或邏輯運(yùn)算結(jié) 果進(jìn)行取樣和/或放大的該步驟包括放大并反相該第一異或邏輯運(yùn)算結(jié)果，以產(chǎn)生一第二異或邏輯運(yùn)算結(jié)果；根據(jù)一取樣時(shí)鐘，對(duì)該第二異或邏輯運(yùn)算結(jié)果進(jìn)行一第一超取樣；以及 根據(jù)該取樣時(shí)鐘，對(duì)該第二異或邏輯運(yùn)算結(jié)果進(jìn)行一第二超取樣。
16. 如權(quán)利要求15所述的信號(hào)檢測(cè)方法，其中將該取樣結(jié)果轉(zhuǎn)換成該數(shù) 字輸出信號(hào)的該步驟包括對(duì)該第一與第二超取樣結(jié)果進(jìn)行一與邏輯運(yùn)算與一或邏輯運(yùn)算，以得到 該數(shù)字輸出信號(hào)。
17. 如權(quán)利要求15所述的信號(hào)檢測(cè)方法，其中該取樣時(shí)鐘的頻率至少為 該輸入信號(hào)的兩倍以上。
18. 如權(quán)利要求11所述的信號(hào)檢測(cè)方法，其中，對(duì)該第一異或邏輯運(yùn)算 結(jié)果進(jìn)行取樣和/或放大的該步驟包括反相該第一異或邏輯運(yùn)算結(jié)果，以產(chǎn)生一第二異或邏輯運(yùn)算結(jié)果；以及； 根據(jù)一取樣時(shí)鐘，對(duì)該第二異或邏輯運(yùn)算結(jié)果進(jìn)行一第三超取樣； 根據(jù)該取樣時(shí)鐘，對(duì)該第二異或邏輯運(yùn)算結(jié)果進(jìn)行一第四超取樣；以及 根據(jù)該取樣時(shí)鐘，對(duì)該第二異或邏輯運(yùn)算結(jié)果進(jìn)行一第五超取樣。
19. 如權(quán)利要求18所述的信號(hào)檢測(cè)方法，其中將該取樣結(jié)果轉(zhuǎn)換成該數(shù) 字輸出信號(hào)的該步驟包括對(duì)該第三、第四與第五超取樣結(jié)果進(jìn)行一與邏輯運(yùn)算與一或邏輯運(yùn)算， 以得到該數(shù)字輸出信號(hào)。
20. 如權(quán)利要求18所述的信號(hào)檢測(cè)方法，其中該取樣時(shí)鐘的頻率至少為 該輸入信號(hào)的三倍以上。
21. —種信號(hào)檢測(cè)方法，檢測(cè)一輸入信號(hào)的信號(hào)夾止情形并提供一對(duì)應(yīng) 的輸出信號(hào)，該輸出信號(hào)的信號(hào)電平反映該輸入信號(hào)的信號(hào)夾止情形，該方 法包含檢測(cè)該輸入信號(hào)是否超越一預(yù)設(shè)的參考范圍，并提供一比較信號(hào)以代表比較的結(jié)果；以及對(duì)該比較信號(hào)進(jìn)行取樣并根據(jù)不同時(shí)間的取樣值來進(jìn)行邏輯運(yùn)算以調(diào) 整該輸出信號(hào)的信號(hào)電平以濾除取樣到訊號(hào)極性反轉(zhuǎn)交錯(cuò)點(diǎn)的取樣錯(cuò)誤，增 加夾止訊號(hào)輸出的正確性。
22.如權(quán)利要求21的方法，其中，在對(duì)該比較信號(hào)取樣時(shí)，其取樣頻 率為該輸入信號(hào)時(shí)鐘的三倍以上。
全文摘要
信號(hào)檢測(cè)電路檢測(cè)差動(dòng)輸入信號(hào)振幅是否小于規(guī)格大小以產(chǎn)生一數(shù)字輸出信號(hào)來反映該輸入訊號(hào)的信號(hào)夾止情形。該信號(hào)檢測(cè)電路包括參考電壓產(chǎn)生器，產(chǎn)生參考電壓，參考電壓的共模電壓追尋輸入信號(hào)的共模電壓；實(shí)時(shí)信號(hào)判斷電路，實(shí)時(shí)放大輸入信號(hào)與參考電壓間的差值；以及去突波噪聲電路，對(duì)實(shí)時(shí)信號(hào)判斷電路的輸出信號(hào)進(jìn)行取樣和/或放大，并將取樣結(jié)果轉(zhuǎn)換成該數(shù)字輸出信號(hào)。
文檔編號(hào)H04B1/10GK101320981SQ20071010659
公開日2008年12月10日 申請(qǐng)日期2007年6月6日 優(yōu)先權(quán)日2007年6月6日
發(fā)明者張正道, 熊玟清, 賴佳良, 陳冠宇 申請(qǐng)人:智原科技股份有限公司